CN204130564U - 侧入光式pin光电探测器芯片 - Google Patents

Abstract

本实用新型公开一种侧入光式PIN光电探测器芯片，包括：衬底、缓冲层、吸收层、过渡层、顶层、接触层、复合钝化层、保护层、负电极、正电极、掺杂有源区以及一增透膜；所述衬底具有一入光面，所述增透膜形成于所述入光面，所述衬底底部形成一倒“V”型腐蚀槽，所述腐蚀槽的位置相对所述掺杂有源区设置，所述腐蚀槽具有第一侧壁与第二侧壁，所述第一侧壁与所述衬底底面成45°，所述保护层为介电常数低的聚酰亚胺保护层，所述接触层、顶层、过渡层及吸收层处的复合钝化层形成一P型台面，所述缓冲层处的复合钝化层形成一N型台面，所述P型台面与N型台面均与所述掺杂有源区同心设置。

Description

侧入光式PIN光电探测器芯片

技术领域

本实用新型涉及光通信传输领域，尤其涉及一种侧入光式PIN光电探测器芯片。

背景技术

随着光通信技术的迅猛发展，人们对光通信传输速率的要求也越来越高。目前10G的光网络系统已大量铺开，紧接着下一代的光通信系统将逐渐发展为以100G光通信为主导的光网络系统。而，PIN光电探测器芯片作为光通信系统中的核心芯片，对接收速率的要求也随之越来越高。由于目前还没有单芯片的接收速率能够达到100G的光接收芯片，所以现在通常的100G光接收芯片的设计方案是由4个接收速率为28G的 PIN光电探测器芯片组成的阵列芯片构成，该阵列芯片再与无源光波导直接耦合，形成一个混合集成器件，然后再通过一个无源的混频器，从而使得整体接收速率达到100G。其中，单个28G的PIN光电探测器芯片将是100G光通信接收系统的关键。而，如图1和图2所示，目前常规的PIN光电探测器芯片采用常规设计外延片100，PIN光电探测器芯片接收光后产生的光生载流子在芯片PN结内的漂移时间较长，加之较大的扩散源区200和平面结构设计，导致芯片电容和分布参数相对较大，从而导致PIN光电探测器芯片的接收速率无法达到28G。另外目前通常的光电探测器芯片的收光面均在芯片正面或背面，如图1中的光敏面300和如图2中的光敏面400，从而无法与无源光波导进行直接对接耦合，所以不能用来构成接收速率达到100G的光接收芯片。

因此，现有技术存在缺陷，需要改进。

实用新型内容

本实用新型的目的在于提供一种侧入光式PIN光电探测器芯片，其接收速率能够达到28G，并且采用台面结构，可以与无源光波导进行良好的耦合对接，从而可以用来构成100G的光接收芯片。

本实用新型的技术方案如下：本实用新型提供一种侧入光式PIN光电探测器芯片，包括：衬底，形成于所述衬底上的缓冲层，形成于所述缓冲层上的吸收层，形成于所述吸收层上的过渡层，形成于所述过渡层上的顶层，形成于所述顶层上的接触层，形成于所述衬底、缓冲层与接触层上的复合钝化层，形成于所述复合钝化层上的保护层，形成于所述保护层、复合钝化层与缓冲层上的负电极，形成于所述接触层、复合钝化层与保护层上的正电极，形成于所述吸收层、过渡层、顶层与接触层中的掺杂有源区，以及一增透膜；所述衬底具有一入光面，所述增透膜形成于所述入光面，所述衬底底部形成一倒“V”型腐蚀槽，所述腐蚀槽的位置相对所述掺杂有源区设置，所述腐蚀槽具有第一侧壁与第二侧壁，所述第一侧壁与所述衬底底面成45°，所述保护层为介电常数低的聚酰亚胺保护层，所述接触层、顶层、过渡层及吸收层处的复合钝化层形成一P型台面，所述缓冲层处的复合钝化层形成一N型台面，所述P型台面与N型台面均与所述掺杂有源区同心设置。

所述衬底为N型半绝缘掺Fe InP衬底；所述缓冲层为掺杂浓度大于1×10¹⁸cm^-3的InP缓冲层，所述缓冲层的厚度大于1um且小于4um；所述吸收层为掺杂浓度低于5×10¹⁴cm^-3的InGaAs吸收层，所述吸收层的厚度大于1um且小于3um；所述过渡层为InGaAsP过渡层，所述过渡层的厚度大于0.01um且小于0.08um，所述过渡层的截至波长分别为1.3um和1.08um；所述顶层为InP顶层，所述顶层的厚度大于0.5um且小于3um；所述接触层为InGaAs接触层，所述接触层的厚度大于0.1um且小于1um。

所述掺杂有源区采用Zn扩散工艺形成，所述掺杂有源区的直径大于10um且小于40um，所述掺杂有源区的厚度大于0.5um且小于2um；所述P型台面的高度大于3um且小于6um，所述N型台面的厚度大于2um且小于5um；

所述正电极与负电极均通过热蒸发或电子束蒸发而形成，所述正电极由钛、铂、铬和金中一种或几种构成，所述负电极由金构成。

所述侧入光式PIN光电探测器芯片还包括：形成于所述衬底底部的金属焊接层，所述金属焊接层通过电子束蒸发或热蒸发的方式形成，所述金属焊接层的材质为钛、铂、金和共金焊料中一种或几种。

所述腐蚀槽的长度大于80um且小于200um，所述腐蚀槽的槽口的宽度大于40um且小于100um，所述腐蚀槽的中心距离所述掺杂有源区的中心点的距离大于30um且小于60um。

采用上述方案，本实用新型的侧入光式PIN光电探测器芯片，在确保芯片响应度的同时有效地缩短了光生载流子在芯片内部的渡越时间；另外，由于采用了较小的掺杂有源区设计和台面结构，并且采用低介电常数的厚聚酰亚胺作台面保护层，从而使芯片的电容降到了0.05Pf以下，且有效的降低了芯片的分布参数，同时有效地确保了芯片的接收速率能够达到28G；另外，通过在芯片背面集成倒“V”型腐蚀槽，改变芯片的入光方向，从而有效的确保了芯片的侧入光模式，能够良好的与无源光波导进行对接耦合，从而确保了该芯片所组成的阵列芯片能够很好的应用于100G的光接收系统中。

附图说明

图1为现有正面入光PIN光电探测器芯片结构示意图。

图2为现有侧面入光PIN光电探测器芯片结构示意图。

图3为本实用新型侧入光式PIN光电探测器芯片的结构示意图。

图4为图3中A-A线的剖视图。

图5为图4中B-B线的剖视图。

图6为本实用新型侧入光式PIN光电探测器芯片的掺杂有源区分解示意图。

图7为本实用新型侧入光式PIN光电探测器芯片的P型台面分解示意图。

图8为本实用新型侧入光式PIN光电探测器芯片的N型台面分解示意图。

图9为本实用新型侧入光式PIN光电探测器芯片的保护层分解示意图。

图10为本实用新型侧入光式PIN光电探测器芯片的正电极和负电极的分解示意图。

图11为本实用新型侧入光式PIN光电探测器芯片背面结构示意图。

具体实施方式

以下结合附图和具体实施例，对本实用新型进行详细说明。

请参阅图3至图11，本实用新型提供一种侧入光式PIN光电探测器芯片，包括：衬底12，形成于所述衬底12上的缓冲层13，形成于所述缓冲层13上的吸收层14，形成于所述吸收层14上的过渡层15，形成于所述过渡层15上的顶层16，形成于所述顶层16上的接触层17，形成于所述衬底12、缓冲层13与接触层17上的复合钝化层19，形成于所述复合钝化层19上的保护层7，形成于所述保护层7、复合钝化层19与缓冲层13上的负电极6，形成于所述接触层17、复合钝化层19与保护层7上的正电极5，形成于所述吸收层14、过渡层15、顶层16与接触层17中的掺杂有源区10，以及一增透膜11。所述衬底12具有一入光面，所述增透膜11形成于所述入光面。

所述衬底12为N型半绝缘掺Fe InP衬底；所述缓冲层13为掺杂浓度大于1×10¹⁸cm^-3的InP缓冲层，所述缓冲层13的厚度大于1um且小于4um，优选的范围大于2um且小于3um；所述吸收层14为掺杂浓度低于5×10¹⁴cm^-3的InGaAs吸收层，所述吸收层14的厚度大于1um且小于3um，优选的范围大于1.5um且小于2um；所述过渡层15为InGaAsP过渡层，所述过渡层15的厚度大于0.01um且小于0.08um，优选的范围为大于0.03um且小于0.05um，所述过渡层15的截至波长分别为1.3um和1.08um；所述顶层16为InP顶层，所述顶层16的厚度大于0.5um且小于3um，优选的范围为大于1um且小于2um；所述接触层17为InGaAs接触层，所述接触层17的厚度大于0.1um且小于1um，优选的范围大于0.3um且小于0.5um。

本实用新型通过在InGaAs吸收层14与InP顶层16之间增加了InGaAsP过渡层15，从而有效的缩短了光生载流子在PN异质结之间的跃迁时间，另外，由于有效的控制了吸收层14的厚度，从而最大限度的的缩短了光生载流子在吸收层14的渡越是时间。通过在顶层16上设置InGaAs接触层17，由于InGaAs具有较窄的禁带宽度，当它与金属接触时可以形成良好的欧姆接触，从而可以有效降低芯片的接触电阻。所述衬底12底部形成一倒“V”型腐蚀槽20，所述腐蚀槽20的位置相对所述掺杂有源区10设置，所述腐蚀槽20具有第一侧壁31与第二侧壁32，所述第一侧壁31与所述衬底12底面所成的角度θ为45°，所述接触层17、顶层16、过渡层15及吸收层14处的复合钝化层19形成一P型台面，所述缓冲层13处的复合钝化层形成一N型台面，所述P型台面与N型台面均与所述掺杂有源区10同心设置。

请参阅图6，所述掺杂有源区10采用Zn扩散工艺形成，所述掺杂有源区10的直径L1大于10um且小于40um，优选的范围大于20um且小于30um，所述掺杂有源区10的厚度H1大于0.5um且小于2um。请参阅图7及图8，所述P型台面的高度H2大于3um且小于6um，且所述P型台面的直径L2不大于40um，该P型台面与掺杂有源区10同心设置，且P型台面的外径与掺杂有源区10的外径间距L15小于10um。所述N型台面的厚度H3大于2um且小于5um，且所述N型台面的直径L3大于50um，该N型台面与上述P型台面同心设置，且外径与上述P型台面的外径间L16距大于10um。所述P型台面和N型台面通过RIE刻蚀或湿法腐蚀工艺获得。

请参阅图9，所述保护层7为介电常数低的聚酰亚胺保护层，该保护层7通过常规的光刻涂胶、曝光、显影等工艺形成，所述保护层7的厚度H4大于2um，该保护层7中间的空白区域33为一个圆的大半部分，该圆与所述P型台面同心设置，该圆的直径L7大于30um且小于60um，且该空白区域33边缘距离圆心的距离L8大于10um且小于15um（如图10所示），由于聚酰亚胺具有极低的介电常数，所以采用聚酰亚胺作为保护层7的填充材料，可以有效的降低芯片的电极电容。由于采用了较小的掺杂有源区10设计和台面结构，并且采用低介电常数的厚聚酰亚胺作台面保护层（保护层7），从而使芯片的电容降到了0.05Pf以下，且有效的降低了芯片的分布参数。采用上述结构的PIN光电探测器芯片的终测速率可达到28.6G，符合100G的光接收系统的要求。

请参阅图10，所述正电极5与负电极6均通过热蒸发或电子束蒸发工艺，再配以光刻工艺而形成。所述正电极5由钛（Ti）、铂（Pt）、铬（Cr）和金（Au）中一种或几种构成，所述负电极6由金构成。为了尽可能地降低电极电阻，通常正电极5的厚度大于2um，负电极6的厚度大于1um。

请参阅图5及图11，所述衬底12底部形成于形成一倒“V”型腐蚀槽20，所述腐蚀槽20的位置相对所述掺杂有源区10设置，所述腐蚀槽20具有第一侧壁31与第二侧壁32，所述第一侧壁31与所述衬底12底面所成的角θ为45°。所述腐蚀槽20的长度L13大于80um且小于200um，所述腐蚀槽的槽口的宽度L14大于40um且小于100um，所述腐蚀槽的中心距离所述掺杂有源区10的中心点的距离L12大于30um且小于60um。这样可以确保入射光经倒“V”型腐蚀槽的第一侧壁31反射改变光路后，进入芯片的吸收层14。

所述侧入光式PIN光电探测器芯片还包括：形成于所述衬底12底部的金属焊接层18，该金属焊接层18的主要作用是方便芯片在TO封装工艺中与金属焊料的焊接。所述金属焊接层18通过电子束蒸发或热蒸发的方式形成，所述金属焊接层18的材质为钛、铂、金和共金焊料（AuSn）中一种或几种。

另外，为了减少入射光在芯片侧面入射过程中的光反射现象，在完成背面工艺制作后，需要将芯片沿图3的C-C方向进行解理，获得芯片沿C-C方向的自然解理面。然后再采用电子束镀膜的方式在C-C解理面上蒸镀由SiO2/TiO2/ZrO2所组成的增透膜11。从图5中，我们可以看出整个芯片的光路图，入射光从C-C界面的增透膜11入射，进入芯片，再经过倒“V”型腐蚀槽20的第一侧壁31反射而改变方向，使入射光进入芯片的吸收层14，从而完成芯片的侧入射接收光的目的。

综上所述，本实用新型提供一种侧入光式PIN光电探测器芯片，在确保芯片响应度的同时有效地缩短了光生载流子在芯片内部的渡越时间；另外，由于采用了较小的掺杂有源区设计和台面结构，并且采用低介电常数的厚聚酰亚胺作台面保护层，从而使芯片的电容降到了0.05Pf以下，且有效的降低了芯片的分布参数，同时有效地确保了芯片的接收速率能够达到28G；另外，通过在芯片背面集成倒“V”型腐蚀槽，改变芯片的入光方向，从而有效的确保了芯片的侧入光模式，能够良好的与无源光波导进行对接耦合，从而确保了该芯片所组成的阵列芯片能够很好的应用于100G的光接收系统中。

以上仅为本实用新型的较佳实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种侧入光式PIN光电探测器芯片，其特征在于，包括：衬底，形成于所述衬底上的缓冲层，形成于所述缓冲层上的吸收层，形成于所述吸收层上的过渡层，形成于所述过渡层上的顶层，形成于所述顶层上的接触层，形成于所述衬底、缓冲层与接触层上的复合钝化层，形成于所述复合钝化层上的保护层，形成于所述保护层、复合钝化层与缓冲层上的负电极，形成于所述接触层、复合钝化层与保护层上的正电极，形成于所述吸收层、过渡层、顶层与接触层中的掺杂有源区，以及一增透膜；所述衬底具有一入光面，所述增透膜形成于所述入光面，所述衬底底部形成一倒“V”型腐蚀槽，所述腐蚀槽的位置相对所述掺杂有源区设置，所述腐蚀槽具有第一侧壁与第二侧壁，所述第一侧壁与所述衬底底面成45°，所述保护层为介电常数低的聚酰亚胺保护层，所述接触层、顶层、过渡层及吸收层处的复合钝化层形成一P型台面，所述缓冲层处的复合钝化层形成一N型台面，所述P型台面与N型台面均与所述掺杂有源区同心设置。

2.根据权利要求1所述的侧入光式PIN光电探测器芯片，其特征在于，所述衬底为N型半绝缘掺Fe InP衬底；所述缓冲层为掺杂浓度大于1×10¹⁸cm^-3的InP缓冲层，所述缓冲层的厚度大于1um且小于4um；所述吸收层为掺杂浓度低于5×10¹⁴cm^-3的InGaAs吸收层，所述吸收层的厚度大于1um且小于3um；所述过渡层为InGaAsP过渡层，所述过渡层的厚度大于0.01um且小于0.08um，所述过渡层的截至波长分别为1.3um和1.08um；所述顶层为InP顶层，所述顶层的厚度大于0.5um且小于3um；所述接触层为InGaAs接触层，所述接触层的厚度大于0.1um且小于1um。

3.根据权利要求1所述的侧入光式PIN光电探测器芯片，其特征在于，所述掺杂有源区采用Zn扩散工艺形成，所述掺杂有源区的直径大于10um且小于40um，所述掺杂有源区的厚度大于0.5um且小于2um；所述P型台面的高度大于3um且小于6um，所述N型台面的厚度大于2um且小于5um。

4.根据权利要求1所述的侧入光式PIN光电探测器芯片，其特征在于，还包括：形成于所述衬底底部的金属焊接层，所述金属焊接层通过电子束蒸发或热蒸发的方式形成。

5.根据权利要求1所述的侧入光式PIN光电探测器芯片，其特征在于，所述腐蚀槽的长度大于80um且小于200um，所述腐蚀槽的槽口的宽度大于40um且小于100um，所述腐蚀槽的中心距离所述掺杂有源区的中心点的距离大于30um且小于60um。