CN204011431U - 功率半导体器件 - Google Patents

Abstract

本实用新型涉及一种功率半导体器件，其包括有源区，有源区具有：第一导电类型的基底层，具有第二导电类型的下部半导体层；第二导电类型的本体区，与基底层接触；第一导电类型的源极区，位于所述本体区中；第一导电类型的第一掺杂区，至少部分位于本体区之下，第一掺杂区的掺杂浓度高于基底层的掺杂浓度；第二导电类型的第二掺杂区，位于本体区中且至少部分位于源极区下面，第二掺杂区的掺杂浓度高于本体区的掺杂浓度；发射极电极，连接到所述源极区；向下延伸到基底层中的沟槽，含有连接到发射极电极的屏蔽电极，其中沟槽延伸到基底层中的深度比第一掺杂区深；以及栅极，至少部分形成在至少一部分源极区和本体区上方并且与屏蔽电极电绝缘。

Description

功率半导体器件

技术领域

本实用新型涉及功率半导体器件，特别涉及一种改进的绝缘栅双极晶体管（IGBT）。

背景技术

功率半导体器件被广泛地用作消费电子产品、工业机器、汽车以及高速火车等中的电功率转换的器件。通过结构上的改进，性能提高也逐年得到实现。与平面型器件相比，采用沟槽技术的功率器件提供了每单位面积上具有显著增长的沟道宽度。并且，采用沟槽技术的半导体器件提供了优异的开关特性，并且被用在要求快速开关的应用中。

根据美国专利申请US2012/0104555A1，描述了一种具有平面栅极的IGBT，其中所述IGBT展现了沟槽中的与栅极电极隔离且与源极端子连接的屏蔽电极。此外，这个IGBT在漂移区的上部中具有比漂移区的掺杂浓度高的掺杂浓度的n层。

另外，根据德国专利申请DE10007415C2，描述了一种具有平面栅极的金属氧化物半导体（MOS）控制的功率器件，所述功率器件同样展现了沟槽中的与栅极电极隔离且与源极端子连接的屏蔽电极。

然而，功率器件针对在终端应用中发生的故障的免疫性是用于选择开关类型和/或技术的重要准则。在IGBT的情况下，高电流的应用故障模式（即电流超出典型的应用峰值电流2倍或更多）对器件固有地危险，因为IGBT器件结构包括寄生npnp晶闸管结构。在IGBT的仅少数有源单元中的该晶闸管的闭锁（latch-up）将导致电流丝化现象（filamentation）以及器件的损坏。为了使晶闸管闭锁，必要的是，大约稳态扩散电压的电压降存在于发射极（“源极”，典型地为n型）区和本体（典型地为p型）区之间以便双极动作（即横跨该结注入少数载流子）开始。在Si器件的情况下，这个扩散电压典型地大约为0.7V。

为了防止上述闭锁，发射极和本体由共同的金属接触层短路，如在美国专利申请US2012/0104555A1和德国专利申请DE10007415C2中所示。临界点则位于与该接触相对的源极区的边缘，因为分别流过源极区和本体区的电子流和空穴流将由于掺杂层的欧姆电阻而导致这些区的电压移位。

在当沟道已经关闭且本体区中的电流仅仅由空穴支持时的关断期间给出最临界的情况。在这种情况下，整个发射极（“源极”）区处于金属接触的电位，而空穴流导致横跨本体区的欧姆电压降。

该设计挑战在于在所有应用条件下，尤其是在应用故障模式的情况下，使这一欧姆电压降保持在用于闭锁的临界电平之下。总体上增加本体的掺杂水平（例如在扩散步骤之前通过更高的注入剂量来进行）将损害阈值电压并因此损害IGBT的静态性能。对于在美国专利申请US2012/0104555A1和德国专利申请DE10007415C2中公开的沟槽屏蔽器件，此情形决不是更容易，相反，在器件的传导状态下在器件内的增加的载流子浓度将在关断期间导致更高的空穴流密度并因此导致沟槽屏蔽IGBT的更高的闭锁敏感性。

实用新型内容

本实用新型的目标之一是为了克服一种或多种限制而引入在本体区中位于源极区下面且与本体区相同的导电类型的附加高掺杂区，从而提供从沟道区到发射极接触金属的低欧姆空穴电流路径。根据本实用新型的一个方面，提出了实现一种带有屏蔽电极的、附加高掺杂区在本体区中且位于源极区下面的器件，其中该附加高掺杂区具有与本体区相同的导电类型。

本实用新型公开了一种功率半导体器件，所述功率半导体器件包括有源区，有源区具有：第一导电类型的基底层，具有第二导电类型的下部半导体层；第二导电类型的本体区，与基底层接触；第一导电类型的源极区，位于所述本体区中；第一导电类型的第一掺杂区，至少部分位于本体区之下，第一掺杂区的掺杂浓度高于基底层的掺杂浓度；第二导电类型的第二掺杂区，位于本体区中且至少部分位于源极区下面，第二掺杂区的掺杂浓度高于本体区的掺杂浓度；发射极电极，连接到所述源极区；向下延伸到基底层中的沟槽，含有连接到发射极电极的屏蔽电极，其中沟槽延伸到基底层中的深度比第一掺杂区深；以及栅极，至少部分形成在至少一部分源极区和本体区上方并且与屏蔽电极电绝缘。

在一个实施例中，所述第二掺杂区在横向上延伸得与所述源极区一样远。

在另一个实施例中，所述第二掺杂区在所述源极区下面与所述沟槽相邻。

在另一个实施例中，所述发射极电极嵌入到所述源极区和所述第二掺杂区中以形成沟槽型接触。

在另一个实施例中，所述第二掺杂区与源极区之间的横向尺度在垂直于屏蔽沟槽的方向上改变，使得所述第二掺杂区仅在器件的部分区域中在横向上延伸超过源极区。

在另一个实施例中，所述第一掺杂区为井状并且包围所述本体区。

在另一个实施例中，所述第一掺杂区的掺杂浓度是不均匀的并且所述第一掺杂区的最高掺杂浓度区域是在本体区下面。

在另一个实施例中，所述半导体器件为垂直型功率器件并且包括位于基底层下面且与下部半导体层接触的集电极，并且所述栅极包括以下中的至少一个：平面栅极、垂直栅极及其组合。

在另一个实施例中，所述功率半导体器件还包括：具有第一导电类型的第三掺杂区，位于充当漂移区的基底层与充当集电极区的下部半导体层之间。

附图说明

附图被包括以提供对本实用新型的进一步理解，以及附图被结合在说明书中并且构成说明书的一部分。附图示出本实用新型的实施例，并且与描述一起用来解释本实用新型的原理。本实用新型的其他实施例以及许多预期优点将容易被认识到，因为通过参照下面的详细描述，它们变得更好理解。附图的元件不一定是相对于彼此按比例的。类似的附图标记表示对应的类似部分。

图1，包括图1A，图1B和图1C，为依据现有技术的沟槽屏蔽IGBT的示意截面图，其中图1A为现有技术的沟槽屏蔽IGBT沿着屏蔽沟槽的方向的截面图，图1B为图1A的IGBT沿箭头I的截面图而图1C为图1A的IGBT沿箭头II的截面图。

图2，包括图2A，图2B和图2C，为依据本实用新型的一个实施例的IGBT的示意截面图，其中与图1A的沟槽屏蔽IGBT相比，图2的IGBT还包括在本体区中位于源极区下面且与本体区相同的导电类型的附加高掺杂区，图2A为本实用新型的一个实施例的IGBT沿着屏蔽沟槽的方向的截面图，图2B为图2A的IGBT沿箭头I的截面图而图2C为图2A的IGBT沿箭头II的截面图。

图3为依据本实用新型的一个实施例的IGBT的局部示意截面图，示出了附加高掺杂区与源极区之间的横向的关键设计尺度d。

图4为依据本实用新型的一个实施例的IGBT的局部示意截面图。

图5，包括图5A，图5B和图5C，为依据本实用新型的一个实施例的与图2的IGBT类似但附加高掺杂区延伸是横向变化的沟槽屏蔽IGBT的示意截面图，其中图5A为图5C的IGBT沿箭头A的截面图而图5B为图5C的IGBT沿箭头B的截面图。

具体实施方式

在下面的详细描述中，参照了形成其一部分的附图，以及在附图中通过说明的方式示出其中可以实践本实用新型的特定实施例。应当理解，在不背离本实用新型的范围的情况下，可以利用其他实施例并且可以做出结构的或逻辑的改变。举例来说，作为一个实施例的一部分示出或描述的特征可以结合其他实施例来使用以产生又一实施例。本实用新型意图包括这样的修改和变型。实例是使用不应当被解释为限制所附权利要求书的范围的特定语言来描述的。附图不是按比例的，而是仅仅用于说明性目的。为了清楚起见，如果没有另作说明，则在不同附图中用相同的附图标记来表示相同的元件或制造过程。

如在说明书中所采用的，术语“电耦合”不限制是指元件必须直接耦合在一起。可选地，可以在“电耦合”的元件之间提供中间元件。作为一个实例，中间元件中的一部分、全部或者没有中间元件可以是可控的以在“电耦合”的元件之间提供低欧姆连接，并且在另一时间提供非低欧姆连接。术语“电连接”意图描述电连接在一起的元件之间的低欧姆电连接，例如经由金属和/或高度掺杂的半导体的连接。

一些附图通过在掺杂类型旁边指示“^-”或“⁺”来指代相对掺杂浓度。举例来说，“n^-”是指小于“n”掺杂区的掺杂浓度的掺杂浓度，而“n⁺”掺杂区具有与“n”掺杂区相比更大的掺杂浓度。具有相同的相对掺杂浓度的掺杂区可以具有或者可以不具有相同的绝对掺杂浓度。举例来说，两个不同的n⁺掺杂区可以具有不同的绝对掺杂浓度。这也适用于例如n^-掺杂和p⁺掺杂区。在下面描述的实施例中，所示的半导体区的导电类型被表示为n型或p型，更详细来说是n^-型、n型、n⁺型、p^-型、p型和p⁺型中的一个。在每个所示的实施例中，所示的半导体区的导电类型可以是相反的。换句话说，在下面描述的任一个实施例的替换实施例中，所示的p型区可以是n型，并且所示的n型区可以是p型。

诸如“第一”、“第二”等等之类的术语被用来描述各种结构、元件、区、段等等，并且不意图进行限制。类似的术语在整个描述中指代类似的元件。

术语“具有”、“包含”、“包括”、“包括”等等是开放性的，并且所述术语指示所述元件或特征的存在，但不排除附加的元件或特征。冠词“一个”、“一个”和“所述”意图包括复数以及单数，除非上下文明确地另有指示。

在后面的描述中使用的术语“衬底”或“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。这些结构要理解为包括硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、掺杂的和未掺杂的半导体、由基础半导体基部支持的硅的外延层、和其它半导体结构。半导体不一定是基于硅的。半导体还可以是硅-锗、锗或砷化镓。根据本申请的实施例，通常，碳化硅（SiC）或氮化镓（GaN）是半导体衬底材料的进一步的示例。

下面以n沟道IGBT为例来详细描述本实用新型，其中本体区为p型而源极区为n型。然而，本实用新型可以通过互换n型和p型而容易地转移到p沟道IGBT。

图1，包括图1A，图1B和图1C，为依据现有技术的沟槽屏蔽IGBT 100的示意截面图，其中图1A为现有技术的沟槽屏蔽IGBT 100沿着屏蔽沟槽的方向的截面图，图1B为图1A的IGBT 100沿箭头I的截面图而图1C为图1A的IGBT 100沿箭头II的截面图。

如图1A所示，提供半导体基底层30，其可包括但不限于具有第一导电类型例如n型的硅。半导体基底层30可以例如是外延层或者衬底层。半导体基底层30可以具有第二导电类型例如p型的下半导体层20。下半导体层20也可以是衬底层或者可以植入在半导体基底层30中。本体区可以形成在基底层中或者在基底层上。

在本示例中，p型下部半导体层20为IGBT器件的集电极区并且n^-型基底层30为IGBT器件的漂移区。在n^-型漂移区30之上设置n型掺杂区40，进而在n型掺杂区40中设置p型本体区50，并且在p型本体区50中形成n⁺源区51以及与n⁺源区51相邻的任选p⁺区52。如图1A所示，IGBT是垂直IGBT器件，其中集电极10沉积在器件的底面即集电极区20上，而发射极电极90沉积在器件的顶面即n⁺源区51以及任选p⁺区52上。例如，通过诸如光刻、蚀刻、氧化以及注入等半导体工艺来形成上述的各个区。此外，在器件的顶面上设置栅极电极70，所述栅极电极70通过隔离层（也称为栅极电介质）75而与p型本体区50和n型掺杂区40隔离，如图1A所示。

参照图1B，示出了图1A的IGBT 100沿箭头I的截面图。如图1B所示，在IGBT 100的单元区域中还设置了从顶面延伸到漂移区30中的沟槽76，并且在沟槽76中设置了通过隔离层75而与栅极电极70隔离的且与发射极电极90连接（在图中未示出）的屏蔽电极77，其中在图1A中的两条虚线分别示出了沟槽76和屏蔽电极77在器件中的深度位置。需要指出的是，沟槽76可以例如内衬有诸如氧化物等的介电层74。介电层74（也称为沟槽绝缘结构）将屏蔽电极77与本体区50彼此绝缘并且将屏蔽电极77与n型掺杂区40和n^-型漂移区30绝缘。进一步，隔离层75水平延伸、位于器件顶部上且将至少部分源区51、本体区50和n型掺杂区40与栅极电极70隔离。隔离层75例如可以是层间电介质层（ILD）。沟槽绝缘结构74例如可以包括场氧化物。

图1C为图1A的IGBT 100沿箭头II的截面图。除了顶部结构略有不同之外，图1C在结构上基本上与图1B类似。具体而言，在图1C中从上到下分别为发射极电极90、任选p⁺区52、本体区50、n型掺杂区40等而在图1B中从上到下分别为栅极电极70、隔离层75、n⁺源区51、本体区50、n型掺杂区40等。

在一个实施例中，发射极电极90和集电极10可以由作为主要成分的铝Al、铜Cu或铝或铜的合金(例如AlSi、AlCu或AlSiCu)构成或者包含作为主要成分的铝Al、铜Cu或铝或铜的合金(例如AlSi、AlCu或AlSiCu)。根据其它实施例，发射极电极90和集电极10可以包含作为主要成分的镍Ni、钛Ti、银Ag、金Au、铂Pt和/或钯Pd。例如，发射极电极90和集电极10可以包括两个或更多个子层，每个子层都包含了作为主要成分的Ni、Ti、Ag、Au、Pt、Pd和/或其合金中的一个或多个。在一个实施例中，栅极电极70与屏蔽电极77的材料可以是高导电材料，例如掺杂半导体材料，例如掺杂多晶硅。

在一个实施例中，隔离层75可以包括一个或更多子层，例如粘合层、缓冲层和/或扩散阻挡层。根据一个实施例，隔离层75包括热生长的氧化硅层。隔离层75可以进一步包括扩散阻挡层，例如氮化硅或氮氧化硅层。例如使用TEOS作为前体材料从沉积的氧化物提供的薄氧化硅或者例如非掺杂硅酸盐玻璃的硅酸盐玻璃可以形成粘合或缓冲层。隔离层75可以进一步包括从BSG（硼硅盐酸玻璃）、PSG（磷硅酸盐玻璃）或BPSG（硼磷硅酸盐玻璃）提供的主电介质层。其他实施例可以提供更少或更多的子层。

图2，包括图2A，图2B和图2C，为依据本实用新型的一个实施例的IGBT 200的示意截面图，其中与图1A的沟槽屏蔽IGBT 100相比，图2的IGBT 200还包括在本体区250中位于源极区251下面且与本体区250相同的导电类型的附加高掺杂区253（在本示例中为p+区），图2B为图2A的IGBT 200沿箭头I的截面图而图2C为图2A的IGBT 200沿箭头II的截面图。为了简洁清楚起见，在此省略了对与图1中对应的部分的描述。需要指出的是，n型掺杂区240的形状，位置以及掺杂分布是否均匀可以根据应用而改变。例如，n型掺杂区240可以为井状并且包围所述本体区。进一步，例如，n型掺杂区240的掺杂浓度是不均匀的并且所述第一掺杂区的最高掺杂浓度区域位于本体区之下。

根据本实用新型的一个实施例，附加p+区253嵌入在p型本体区250中，在垂直方向上尽可能地靠近n型源极区251。如图2B所示，所述附加p+掺杂区253在所述源极区251下面与所述沟槽276相邻。在横向即在平行于屏蔽电极的方向上，附加p+区253理想地应当延伸得与源极区251一样远，即图3中所示的距离d应当尽可能得小。图3为依据本实用新型的一个实施例的IGBT 300的局部示意截面图，示出了附加p+区253与源极区251之间的横向的关键设计尺度d。在优选的实施例中，距离d被设置为零。

需要指出的是，在横向上使附加p+区253延伸得比源极区251远可以具有增加阈值电压并且降低跨导的效果，而在横向上使源极区251延伸得比附加p+区253远将为空穴流提供附加的欧姆电阻。

在优选的工艺中，附加p+区253和n+源极区251的延伸是自对准的。术语“自对准”意味着上述两个区域不是通过光刻步骤而彼此对准的，而是通过永久结构比如下面图4所示的栅极结构而彼此对准的。这可以通过在相同的限定边缘例如栅极边缘上以不同的能量注入附加p+区253和n+源极区251（导致不同的注入深度）来获得。

如果必须考虑到工艺的附加温度预算，则所注入的种类（例如用于p型的硼以及用于n型的P或As）的扩散行为可以不同。扩散行为的这种不同可以通过例如使用间隔氧化物的工艺而加以考虑，其中一个种类（P，As）被注入到由栅极开口限定的区域中而第二种类（B）在沉积和背蚀刻所谓的“间隔氧化物”之后被注入，导致在注入边缘之间的良好控制且自对准的偏移。

此外，在一个实施例中，栅极电极270与屏蔽电极277的材料可以是高导电材料，例如掺杂半导体材料，例如掺杂多晶硅。隔离层275的材料可以是或者可以包含氧化硅、氮化硅、氧氮化硅或者另一种绝缘氧化物或者氮化物。金属化接触例如发射极电极290可以是高掺杂的多晶硅、金属或者金属化合物（例如铜Cu、铝Al、钨W）或者高导电化合物的结构。根据其它实施例，金属化接触例如发射极电极290包括两个或者更多的不同材料（例如金属硅化物、金属氮化物、扩散势垒材料和/或纯金属）层。

图4为依据本实用新型的一个实施例的IGBT 400的局部示意截面图。为了简洁清楚起见，在此省略了对与图2或图3中对应的部分的描述。

图4的IGBT 400与图2的IGBT 200相比，至少一个不同在于与附加p+区453和n+源极区451的接触被实施为沟槽接触。换言之，在图2中，发射极电极290实施为与可选的p+区252和n+源极区251接触即平面型接触；而在图4中，发射极电极490延伸到附加p+区453中，从而与附加p+区453和n+源极区451直接接触。

这种构造将最小化为该接触所需要的空间（允许更高的组装密度）并且通过缩短电流路径而进一步最小化p区的欧姆电阻。

在进一步的实施例中，图4的右边缘可以例如是对称平面，即为了简洁清楚起见，在图4中省略了与其对称的右半部的描绘。

图5，包括图5A，图5B和图5C，为依据本实用新型的一个实施例的与图2的IGBT 200类似但附加高掺杂区553（即附加p+区）延伸是横向变化的沟槽屏蔽IGBT 500的示意截面图，其中图5A为图5C的IGBT沿箭头A的截面图而图5B为图5C的IGBT沿箭头B的截面图。为了简洁清楚起见，在此省略了对与图2中对应的部分的描述。

如图所示，图5A和图5B分别是IGBT 500在垂直于屏蔽沟槽的方向上的不同位置的截面图，其中图5A示出了附加p+区553与源极区551在横向方向上重叠而图5B示出了附加p+区553延伸超出源极区551。

因此可以看到，图5的IGBT 500与图2的IGBT 200相比，至少一个不同在于附加p+区553与源极区551之间的横向尺度d（参见图3）在垂直于屏蔽沟槽的方向上改变，使得附加p+区553仅仅在单元的专用部分中延伸超过源极区（即发射极区）551，从而通过增加用于沟道形成的阈值电压来防止这些区域中的沟道形成，因此降低沟道宽度并且例如通过降低短路电流电平来增加器件的短路耐久性。

此外，根据本实用新型的各个实施例的器件可以包括：进一步的n型掺杂区（图中未示出），位于充当漂移区的基底层30、230、530与充当集电极区的下部半导体层20、220、520之间。

虽然上文以IGBT的实施例对本实用新型进行了描述，但是本实用新型同样也可应用于其它类型的功率器件诸如MOSFET，其中一个不同之处在于下部半导体层的掺杂类型。

尽管参照各个附图，各个区域的典型形状是条状的，但也可以是包围的设计，或者是正方形、矩形、环形或其组合。

要理解，在这里描述的各种实施例的特征可以被相互组合，除非具体地另有指出。

虽然已经在这里示意并且描述了具体实施例，但是本领域普通技术人员将会理解，在不偏离本实用新型的范围的情况下，各种可替代的和/或等价的实现可以代替所示出和描述的具体实施例。该申请旨在覆盖在这里讨论的具体实施例的任何修改或者变化。因此，本实用新型旨在仅由权利要求及其等价物限制。

Claims (9)

1. 一种功率半导体器件（200），其特征在于所述功率半导体器件包括有源区，所述有源区具有：

第一导电类型的基底层（230），具有第二导电类型的下部半导体层（220）；

第二导电类型的本体区（250），与所述基底层接触；

第一导电类型的源极区（251），位于所述本体区（250）中；

第一导电类型的第一掺杂区（240），至少部分位于本体区之下，所述第一掺杂区的掺杂浓度高于基底层（230）的掺杂浓度；

第二导电类型的第二掺杂区（253），位于本体区（250）中且至少部分位于源极区（251）下面，所述第二掺杂区的掺杂浓度高于本体区的掺杂浓度；

发射极电极（290），连接到所述源极区（251）；

向下延伸到基底层中的沟槽（276），含有屏蔽电极（277），所述屏蔽电极（277）连接到所述发射极电极（290），其中所述沟槽（276）延伸到基底层中的深度比第一掺杂区（240）深；以及

栅极（270），至少部分形成在至少一部分源极区和本体区上方并且与所述屏蔽电极电绝缘。

2. 如权利要求1所述的功率半导体器件，其特征在于，所述第二掺杂区（253）在横向上延伸得与所述源极区（251）一样远。

3. 如权利要求1所述的功率半导体器件，其特征在于，所述第二掺杂区（253）在所述源极区（251）下面与所述沟槽（276）相邻。

4. 如权利要求1所述的功率半导体器件，其特征在于，所述发射极电极（290）嵌入到所述源极区（251）和所述第二掺杂区（253）中以形成沟槽型接触（490）。

5. 如权利要求1到3中任一项所述的功率半导体器件，其特征在于，所述第二掺杂区与源极区之间的横向尺度在垂直于屏蔽沟槽的方向上改变，使得所述第二掺杂区仅部分地在横向上延伸超过源极区。

6. 如权利要求1到3中任一项所述的功率半导体器件，其特征在于，所述第一掺杂区为井状并且包围所述本体区。

7. 如权利要求1所述的功率半导体器件，其特征在于，所述第一掺杂区的掺杂浓度是不均匀的并且所述第一掺杂区的最高掺杂浓度区域是在本体区下面。

8. 如权利要求1-3和7中任一项所述的功率半导体器件，其特征在于，所述半导体器件为垂直型功率器件并且包括位于基底层下面且与下部半导体层（220）接触的集电极（210），并且所述栅极包括以下中的至少一个：平面栅极、垂直栅极及其组合。

9. 如权利要求1-3和7中任一项所述的功率半导体器件，其特征在于：具有第一导电类型的第三掺杂区，位于充当漂移区的基底层与充当集电极区的下部半导体层之间。