CN107833915A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN107833915A
CN107833915A CN201710831909.5A CN201710831909A CN107833915A CN 107833915 A CN107833915 A CN 107833915A CN 201710831909 A CN201710831909 A CN 201710831909A CN 107833915 A CN107833915 A CN 107833915A
Authority
CN
China
Prior art keywords
region
emitter
contact
semiconductor
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710831909.5A
Other languages
English (en)
Other versions
CN107833915B (zh
Inventor
M.达伊内塞
E.格里布尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN107833915A publication Critical patent/CN107833915A/zh
Application granted granted Critical
Publication of CN107833915B publication Critical patent/CN107833915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

本发明公开半导体器件。一种半导体器件包括半导体主体，其包括第一侧、第一导电类型的基极区，以及通过绝缘沟槽栅极电极结构与彼此分离的两个半导体台面，所述绝缘沟槽栅极电极结构从第一侧延伸到基极区中并且包括栅极电极和将栅极电极与半导体主体分离的电介质层。所述两个半导体台面中的每一个在垂直于第一侧的截面中包括与基极区形成第一pn结的第二导电类型的主体区、布置在主体区与第一侧之间并且具有比主体区更高的掺杂浓度的第二导电类型的闩锁安全区，以及布置在电介质层处并且在电介质层与闩锁安全区之间并且与主体区形成第二pn结的第一导电类型的发射极区。

Description

半导体器件
技术领域
本发明的实施例涉及半导体器件，特别地涉及双极型半导体器件并且涉及用于其的制造方法。
背景技术
汽车、消费品和工业应用中的现代设备的许多功能，诸如转换电能以及驱动电动机或电机，依赖于半导体器件诸如金属氧化物半导体场效应晶体管（MOSFET）和绝缘栅双极型晶体管（IGBT）。
在IGBT中，隔离栅FET（场效应晶体管）用于双极型晶体管的控制。在这样做时，隔离栅FET的低导通电阻Ron和快速电压控制与双极型晶体管的高电流和低饱和电压（VCEsat）组合在单个半导体器件中。相应地，IGBT广泛地使用在中等至高功率应用中，诸如开关模式电源、逆变器和牵引马达控制。单个功率IGBT可以具有高达大约100A或更大的电流开关能力并且可以承受高达6kV或甚至更大的阻断电压。
典型地，通常期望抵抗闩锁的高强度（ruggedness），即抵抗其中IGBT不再能够通过隔离栅关断的故障模式。取决于设计，甚至制造期间的小缺陷密度也可能造成降低抵抗所制造的IGBT的闩锁的强度。
相应地，存在改进双极型半导体器件的制造的需要。
发明内容
根据半导体器件的实施例，半导体器件包括具有第一侧的半导体主体。半导体主体包括第一导电类型的基极区，以及通过从第一侧延伸到基极区中的绝缘沟槽栅极电极结构与彼此分离的两个半导体台面。绝缘沟槽栅极电极结构包括栅极电极和将栅极电极与半导体主体分离的电介质层。两个半导体台面中的每一个在垂直于第一侧的截面中包括与基极区形成第一pn结的第二导电类型的主体区、布置在主体区与第一侧之间并且具有比主体区更高的掺杂浓度的第二导电类型的闩锁安全区，以及布置在电介质层处并且在电介质层与闩锁安全区之间并且与主体区形成第二pn结的第一导电类型的发射极区。两个半导体台面中的至少一个在截面中包括与闩锁安全区和发射极区形成相应欧姆接触的发射极接触件。
根据半导体器件的实施例，半导体器件包括具有第一侧的半导体主体。半导体主体包括第一导电类型的基极区、形成在两个沟槽之间的半导体台面，所述两个沟槽中的每一个从第一侧延伸到基极区中、布置在半导体台面中并且与基极区形成第一pn结的第二导电类型的主体区、与半导体台面中的主体区形成第二pn结的第一导电类型的发射极区、以及布置在第一pn结与第一侧之间并且具有比主体区更高的掺杂浓度的第二导电类型的闩锁安全区。发射极接触件与闩锁安全区和发射极区中的每一个形成相应欧姆接触。
根据用于形成半导体器件的方法的实施例，该方法包括提供晶片结构，所述晶片结构具有第一侧，并且包括第一导电类型的基极层、与基极层形成第一pn结的第二导电类型的主体层、从第一侧穿过第一pn结延伸的深沟槽。深沟槽中的每一个包括导电区和将导电区与基极层和主体层分离的电介质层。第一导电类型的两个发射极区和第二导电类型的两个闩锁安全区形成在主体层中，使得在垂直于第一侧的截面中，深沟槽中的第一深沟槽布置在两个发射极区之间，所述两个发射极区中的每一个邻接第一深沟槽的电介质层并且布置在两个闩锁安全区之一与第一深沟槽的电介质层之间。形成两个发射极接触件，使得两个发射极接触件中的每一个邻接两个发射极区中的一个和两个闩锁安全区中的一个。
本领域技术人员将在阅读以下详细描述时并且在查看附图时认识到附加的特征和优点。
附图说明
各图中的组件未必按比例，而是将重点放在说明本发明的原理上。而且，在各图中，相似的参考标记指定对应的部分。在各图中：
图1A图示穿过根据实施例的半导体器件的竖直截面；
图1B图示穿过根据实施例的半导体器件的竖直截面；
图2图示根据实施例的图1A中图示的半导体器件的更大部分；
图3图示根据实施例的图2中图示的半导体器件的顶视图；
图4图示穿过根据实施例的半导体器件的竖直截面；
图5A图示穿过半导体器件的竖直截面；
图5B图示图5A中图示的半导体器件的顶视图；
图5C图示穿过图5A中图示的半导体器件的另外的竖直截面；
图6A图示穿过根据实施例的半导体器件的竖直截面；
图6B图示穿过根据实施例的半导体器件的竖直截面；
图7图示穿过根据实施例的半导体器件的竖直截面；
图8图示穿过根据实施例的半导体器件的竖直截面；
图9图示根据实施例的半导体器件的顶视图；
图10图示根据实施例的半导体器件的顶视图；
图11图示穿过根据实施例的半导体器件的竖直截面；
图12A至15B分别图示根据实施例的用于形成半导体器件的方法的方法步骤期间的晶片的竖直截面，以及用于方法步骤的掩模的顶视图；以及
图16A至16B图示用于形成半导体器件的方法的方法步骤期间的晶片的竖直截面。
具体实施方式
在以下详细描述中，参考附图，附图形成其一部分，并且其中通过说明的方式示出其中可以实践本发明的特定实施例。在这方面，方向术语，诸如“顶部”、“底部”、“前面”、“后面”、“领先”、“落后”等，参考正被描述的（一个或多个）附图的取向而使用。因为实施例的组件可以以许多不同的取向定位，因此方向术语用于说明的目的并且绝非限制性的。要理解的是，可以利用其他实施例，并且可以在不脱离本发明的范围的情况下做出结构或逻辑改变。以下详细描述因而不以限制性含义来理解，并且本发明的范围由所附权利要求限定。
现在将详细参考各个实施例，其中的一个或多个示例在附图中图示。每一个示例通过解释的方式来提供，并且不意在作为对本发明的限制。例如，被图示或描述为一个实施例的部分的特征可以使用在其他实施例上或结合其他实施例使用以得出又另外的实施例。意图在于本发明包括这样的修改和变化。使用特定语言来描述示例，所述特定语言不应被解释为限制所附权利要求的范围。附图不是按比例的并且仅用于图解的目的。为了清楚起见，如果没有另行说明，则在不同附图中通过相同的参考符号来指定相同的元件或制造步骤。
如本说明书中所使用的术语“水平”意图描述大体平行于半导体衬底或主体的第一或主水平侧的取向。这可以例如是晶片或管芯的表面。
如本说明书中所使用的术语“竖直”意图描述大体布置成垂直于第一侧（即平行于半导体衬底或主体的第一表面的法向方向）的取向。同样地，如本说明书中所使用的术语“水平”意图描述大体布置成平行于第一侧的取向。
在本说明书中，将半导体主体的半导体衬底的第二侧视为由下部或背部侧或表面形成，而将第一侧视为由半导体衬底的上部、正或主侧或表面形成。如在本说明书中所使用的术语“以上”和“以下”，因而描述在考虑该取向的情况下结构特征相对于另一结构特征的位置。
在本说明书中，将n掺杂称为第一导电类型，而将p掺杂称为第二导电类型。可替换地，半导体器件可以用相反的掺杂关系来形成，使得第一导电类型可以是p掺杂并且第二导电类型可以是n掺杂。另外，一些图通过靠近掺杂类型指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意味着小于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更大的掺杂浓度。然而，指示相对掺杂浓度不意味着相同相对掺杂浓度的掺杂区必须具有相同的绝对掺杂浓度，除非另行说明。例如，两个不同的n+掺杂区可以具有不同的绝对掺杂浓度。同样的情况适用于例如n+掺杂和p+掺杂区。
在本说明书中描述的特定实施例涉及半导体器件而不限于此，特别地涉及通过场效应来控制的双极型半导体器件诸如IGBT，并且特别地涉及功率IGBT，以及用于其的制造方法。在本说明书内，术语“半导体器件”和“半导体组件”同义地使用。半导体器件典型地是竖直IGBT，其具有布置在第一侧上的发射极金属化物、布置在与第一侧相对的第二侧上的集电极金属化物和靠近第一侧布置以用于承载和/或控制所布置的发射极金属化物与集电极金属化物之间的负载电流的一个或多个绝缘栅极电极。典型地，IGBT是功率半导体器件，其具有有源区域，所述有源区域具有用于承载和/或控制负载电流的多个IGBT单元。另外，功率半导体器件典型地具有外围区域，所述外围区域具有当从上方看时至少部分地围绕所述有源区域的至少一个边缘终止结构。
典型地，（一个或多个）栅极电极实施为（一个或多个）沟槽栅极电极，即实施为布置在从主表面延伸到半导体衬底或主体中的沟槽中的（一个或多个）栅极电极。
如本说明书中所使用的术语“功率半导体器件”意图描述具有高电压和/或高电流开关能力的单个芯片上的半导体器件。换言之，功率半导体器件意图用于高电流，典型地在安培范围和/或超过大约10V的电压中，更典型地超过大约100V或甚至500V。典型地，功率半导体器件意图用于至少大约100W的功率。在本说明书内，术语“功率半导体器件”和“功率半导体组件”同义地使用。
如本说明书中所使用的术语“大体本征半导体材料”和“大体本征半导体区”意图描述分别具有至多1014cm-3的掺杂浓度（例如，在从大约1013cm-3至大约1014cm-3的范围内的掺杂浓度）的半导体材料和半导体区。
如本说明书中所使用的术语“场效应”意图描述第一导电类型的导电“沟道”的电场调解的形成和/或第二导电类型的半导体区（典型地第二导电类型的主体区）中的沟道的导电性和/或形状的控制。由于场效应，穿过沟道区的单极电流路径可以在第一导电类型的发射极区与第一导电类型的基极区或漂移区之间形成和/或控制，所述基极区或漂移区布置在第二导电类型的主体区与集电极区或背部空穴发射极区之间。典型地，集电极区处于与集电极电极（集电极金属化物）的低欧姆连接中，例如处于低欧姆接触中。发射极区和典型地还有基极区处于与发射极电极（发射极金属化物）的低欧姆连接中。
在本说明书的上下文中，术语“处于欧姆连接”意图描述：当没有电压或仅小探针电压施加到半导体器件和/或跨半导体器件施加时在半导体器件的相应元件或部分之间存在欧姆电流路径，例如低欧姆电流路径。在本说明书内，术语“处于欧姆连接”、“处于电阻电连接”、“电气耦合”和“处于电阻电连接”同义地使用。在本说明书的上下文中，术语“处于欧姆接触”意图描述半导体器件的两个元件或部分处于直接机械接触并且处于欧姆连接。
在本说明书的上下文中，术语“栅极电极”意图描述靠近主体区设置并且与其绝缘并且配置成形成和/或控制穿过主体区的沟道区的电极。
在本说明书的上下文中，术语“场电极”意图描述靠近半导体区（典型地，基极区）布置、与半导体区部分地绝缘并且配置成通过充电至适当的电压来在半导体区中扩展耗尽部分的电极，对于n型半导体区，所述适当电压典型地是关于周围半导体区的负电压。
在本说明书的上下文中，术语“台面”或“台面区”意图描述在竖直截面中延伸到半导体衬底或主体中的两个相邻沟槽之间的半导体区。
在下文中，主要参考硅（Si）半导体器件来解释关于半导体器件和用于形成半导体器件的制造方法的实施例。相应地，单晶半导体区或层典型地是单晶Si区或Si层。然而，应该理解的是，半导体主体可以由适合于制造半导体器件的任何半导体材料制成。在本说明书的上下文中，如果没有另行说明，则半导体区或层典型地是单晶半导体区或层。如果半导体主体包括宽带隙半导体材料，即具有1eV以上的带隙的半导体材料，诸如碳化硅（SiC）或氮化镓（GaN），其具有高击穿场强和高临界雪崩场强，相应地，相应半导体区的掺杂可以选择得更高，这减小开态电阻Ron，所述开态电阻Ron在下文中还称为导通电阻Ron。
参考图1A，解释半导体器件100的第一实施例。图1图示穿过半导体器件100的半导体主体40的竖直截面。半导体主体40延伸到第一侧101，典型地面向竖直方向z的平坦表面。
在示例性实施例中，半导体主体40包括布置在第一侧101下方的n型基极区1和两个相邻的半导体台面50，所述两个相邻的半导体台面50通过形成在从第一侧101部分地延伸到基极区1中的沟槽20中的绝缘沟槽栅极电极结构8、12与彼此分离。沟槽栅极电极结构8、12具有栅极电极12和将栅极电极12与半导体主体40分离的电介质层8。
进一步地，两个台面50中的每一个形成在具有栅极电极12的沟槽20（在下文中还称为第一沟槽20）与相应另外的沟槽21（在下文中还称为第二沟槽21）之间。
如图1A中所图示的，第二沟槽21典型地也包括电极10’和电介质层8’，所述电介质层8’布置在电极10’与半导体主体40之间。
典型地，电极10’形成场电极。照此，电极10’典型地还从半导体主体40绝缘，但是可以不处于与栅极电极12的欧姆连接中。电极10’可以是浮置的或者处于与布置在第一侧101上的金属化物（典型地，发射极金属化物）的欧姆连接中。
因此，电极10’典型地不用于电流开关。相应地，第一沟槽20和第二沟槽21在下文中还分别称为栅极沟槽20和非作用（inactive）沟槽21。
如图1A中所图示的，第一沟槽20处的台面50中的每一个仅具有一个发射极区3。
典型地，在非作用沟槽21的电介质层8处不存在发射极区。
第一和第二沟槽20、21可以在竖直截面中和/或当从上方看时具有相同的形状。
同样地，电极10’和栅极电极12可以在竖直截面中和/或当从上方看时具有相同的形状。
在竖直截面中，电极10’、栅极电极12以及沟槽20、21可以具有大体竖直取向的侧壁。
当从上方看时，电极10’、栅极电极12以及沟槽20、21典型地是条带形的。
如图1A中所图示的，第一和第二沟槽20、21通过p型主体层2（其与基极区2形成第一pn结14）部分地延伸到基极区1中。相应地，主体层2至少在竖直截面中被第一和第二沟槽20、21分离成分离的主体区2。
在其他实施例（在图1A和以下各图中未示出）中，颠倒掺杂关系。
在第一沟槽20的每一侧处，典型地n+型发射极区3布置在电介质层80的相应上部部分处。每一个发射极区3与主体区2形成相应的第二pn结15。相应地，沟道区可以通过关于主体区2适当地偏置栅极电极12而在栅极沟槽20的两侧处沿电介质层8形成在主体区2中。
发射极区3可以延伸到第一侧101。
在示例性实施例中，第一沟槽20处的台面50中的每一个具有发射极接触件10a，其从第一侧102沿相应发射极区3延伸并且延伸到埋覆在相应主体区2中的p型主体接触区4。相应地，在第一沟槽20处的两个台面50中的每一个中的发射极接触件10a与发射极区3与主体接触区4之间形成欧姆接触。在下文中，还将主体接触区4称为接触区。
如图1A中所图示的，发射极接触件10a可以布置在比两个发射极区3更深地延伸到主体层2中但是典型地不延伸到第一pn结14的相应接触沟槽25中。在下文中，还将接触沟槽25称为浅沟槽，并且还将第一和第二沟槽20、21称为深沟槽20、21。
发射极接触件10a和接触沟槽25分别可以在竖直截面中关于其台面50大体居中。
进一步地，发射极接触件10a典型地由高导电材料形成，所述高导电材料诸如高度掺杂的多晶硅（poly-Si）、硅化物、金属或其组合。
主体接触区4具有比邻接的主体区2更高的掺杂浓度。由于主体接触区4，主体区2可以在器件操作期间保持在发射极电位处。相应地，可以避免闩锁。因此，主体接触区4在下文中还称为抗闩锁区4。
如图1A中所图示的，主体接触区4典型地在相应台面50中与对应的发射极区3间隔开。
根据实施例，栅极沟槽20处的两个台面50中的每一个包括p型闩锁安全区5，其与发射极接触件10a和主体区2欧姆接触，并且可以布置在主体区2与第一侧101之间。
闩锁安全区5具有比邻接的主体区2更高的掺杂浓度并且可以延伸到第一侧101。
发射极区3、闩锁安全区5、主体接触区4和发射极接触件10a典型地当从上方看时也是大体条带形的。
闩锁安全区5典型地是高度掺杂的半导体区。典型地，闩锁安全区5的掺杂浓度高于大约1018/cm3，更典型地高于大约5*1018/cm3。
然而，这可以取决于竖直截面中的（一个或多个）闩锁安全区5的面积。
闩锁安全区5的掺杂浓度可以大体对应于主体接触区4的掺杂浓度，或者甚至可以高于主体接触区4的掺杂浓度。
当发射极接触件10a例如由于制造故障而未形成在所有截面中时，闩锁安全区5可以在半导体器件100的关断期间和阻断模式中，相应地，特别是在所谓的过流关断期间提供用于空穴去到邻接的发射极接触件10a的低欧姆电流路径。相应地，可以降低闩锁的风险。如以下关于图5A至5C来更加详细地解释这一点。
如示出穿过类似的半导体器件200的截面的图1B中所图示的，闩锁安全区5的竖直延伸可以大于主体接触区4的竖直延伸和/或发射极区3的竖直延伸。相应地，闩锁安全区5的电阻率可以特别低。
图2是图1A中图示的半导体器件100的典型更大部分，并且示出作用（active）单元120。每一个作用单元120包括通过栅极沟槽20与彼此分离的两个台面。作用单元120的定义有点书面，因为开态电流在主体接触区4下方变宽。
典型地，图2图示当从上方看时可以由外围区域围绕的有源区域的部分。外围区域可以包括一个或多个边缘终止结构。
在平行于第一侧101的水平方向（x）上，半导体主体40由边缘定界，所述边缘例如是锯切边缘。
在示例性实施例中，三个非作用沟槽21布置在两个栅极沟槽20之间。然而这仅仅是个示例。有源区域可以包括多个作用单元120。进一步地，在相邻的作用沟槽20之间可以存在更多或更少的（例如仅一个）非作用沟槽21。
分别布置在非作用沟槽21之间并且形成在非作用沟槽21之间的台面由于制造而可能也具有闩锁安全区5。
进一步地，分别布置在非作用沟槽21之间并且形成在非作用沟槽21之间的台面的主体区可以浮置，如图2中所示，或者与发射极金属化物10或栅极电极12欧姆连接。
第三pn结61竖直地布置在第一pn结14下方。
在示例性实施例中，pn结61形成在基极区1和典型地高度掺杂的p型集电极区（背部空穴发射极区）6之间，所述p型集电极区6与形成在半导体主体40的第二侧102处的集电极金属化物11欧姆接触。
在其他实施例中，具有比基极区更高的掺杂浓度的n型场停止区1可以布置在基极区与集电极区6之间。
在第一侧101上，布置与发射极接触件10a接触的发射极电极10。相应地，半导体器件100可以如在具有作用IGBT单元120中那样操作。
发射极电极10典型地通过层间电介质7与第一侧101间隔开。电介质层8和层间电介质7可以由任何合适的电介质材料诸如氧化硅（SiO2）、氮化硅（Si3N4）和氮氧化硅（SiOxNy）、TEOS（正硅酸乙酯）、USG（未掺杂的硅酸盐玻璃）、HDP氧化物（高密度等离子体氧化物）或掺杂的氧化物例如PSG（磷硅酸玻璃）、BPSG（硼磷硅酸盐）或BSG（硼硅酸盐玻璃）制成。
进一步地，层间电介质7可以由不同的电介质层形成。
典型地，电介质层8由SiO2或Si3N4制成，更典型地由热学SiO2制成。
非作用沟槽21的电极10’可以例如在另一截面中经由第一直通接触件与发射极金属化物10欧姆连接，所述第一直通接触件从发射极金属化物10通过层间电介质7延伸到典型地形成场电极的电极10’。
然而，电极10’中的一些或全部还可以是浮置电极。
同样地，栅极电极12可以例如经由第二直通接触件与布置在第一侧101上的栅极金属化物（未示出）欧姆连接，所述第二直通接触件布置在另一截面中并且从栅极金属化物通过层间电介质7延伸到栅极电极12。
进一步地，电极10’中的一些或全部可以与栅极电极12欧姆连接。
甚至进一步地，半导体器件100可以通过例如聚酰亚胺的盖层（在图2中未示出）来分别在发射极金属化物10和第一侧101上密封，除了接触垫之外。
图3分别图示图2中所示的半导体器件100的顶视图和布局。图2可以对应于沿图3中的虚点线的竖直截面。图3还可以对应于靠近第一侧101穿过半导体器件100的半导体主体40的水平截面。然而，为了清楚起见，在图3中未示出电介质区（8）。
如可以从图3看到的，当从上方看时，第一和第二沟槽20、21、接触沟槽25、栅极电极12、闩锁安全区5、发射极区3和发射极接触件10a可以形成为平行的条带。
在示例性实施例中，每一个栅极沟槽20邻接两个发射极区3，所述两个发射极区3通过栅极沟槽20并且因而通过栅极沟槽20的栅极电极（12）和电介质层（8）与彼此间隔开。
图4图示穿过半导体器件100’的截面，所述半导体器件100’类似于以上关于图1A、2和3解释的半导体器件100。图4典型地对应于沿图3中的虚点线的竖直截面，在区D中标记有由于制造故障所致的断裂的接触沟槽25。
相应地，发射极接触件10a和主体接触区4均未形成在右边IGBT单元120’的左边台面中。右边IGBT单元120’的左边台面仍旧可以大体有助于开关发射极电极10与集电极电极11之间的电流。
由于闩锁安全区5，IGBT 100’的IGBT单元120’的左边台面不过可以具有抵抗闩锁的高鲁棒性，因为IGBT单元120’的左边台面的发射极接触件形成在邻近的截面中。这在下文中更加详细地解释。
图5A图示IGBT 99的竖直部分。IGBT 99类似于以上关于图1A、2和3解释的半导体器件100。然而，在IGBT 99的台面50、50’中不存在闩锁安全区。图5A典型地对应于沿图5B中的虚点线的竖直截面，所述图5B分别示出顶视图中的IGBT 99和穿过半导体主体40靠近第一侧101的水平部分。图5C示出IGBT 99的沿图5A、5B中所示的线的另外的竖直部分。
如可以在图5A、5B中看到的，接触沟槽25在左边台面50’的区D中断裂。相应地，主体接触件和发射极接触件均未形成在栅极沟槽20的台面50’左边中。区D中的接触沟槽25中的不想要的间隙可能是由于随机制造缺陷所致。这样的缺陷可能由部分地遮蔽用于蚀刻接触沟槽25的掩模中的条带形的孔的小颗粒导致。
当IGBT 99被关断时，被绘制为圆形加上符号的空穴在发射极电极10中向外浮动并且在台面50’中被收集在pn结14的前方的主体区2中，如图5C中所图示的。由于布置在图5C中所示的两个主体接触区4之间的空穴所致的空穴电流具有竖直分量。由于主体区2的电阻率，存在沿电流路径的对应电压降。取决于主体区2的电阻率和区D中的间隙的长度，发射极区3与主体区2之间的电压降可能超过形成在主体区2与基极区1之间的主体二极管的阈值电压，所述阈值电压对于硅而言例如为大约0.7V。在该情况下，寄生双极型晶体管可能点燃（ignite）（闩锁）。这可能造成不受控的电流，该电流甚至可能破坏器件99。
闩锁可以通过如以上关于图1A至图4解释的闩锁安全区来避免。
在图5C中，虚线矩形指示用于在关断期间降低空穴电流经过和因而电压降的闩锁安全区的合适区。
相应地，针对缺陷尺寸区D的增加的强度可以通过没有对沟道宽度的任何负作用的闩锁安全区来提供。
闩锁安全区还可以用于在没有单独的主体接触区的情况下增加器件的强度，特别是IGBT的强度，因为每一个闩锁安全区还可以提供台面的主体区与发射极接触件之间的典型地低欧姆连接。这在下文中关于图6A和图6B来解释。
图6A图示IGBT 300的竖直部分。IGBT 300类似于以上关于图1A、2和3解释的半导体器件100。然而，没有台面50具有单独的主体接触区。而是，两个台面50中的每一个的主体区2经由布置在其间的闩锁安全区5与相应的发射极接触件10a欧姆接触。
相应地，闩锁安全区5还可以充当主体接触区。
在示例性实施例中，发射极接触件10a中的每一个直接布置在第一侧101上并且与相应台面50的发射极区3和闩锁安全区5重叠。
如示出穿过IGBT 400的截面的图6B中所图示的，闩锁安全区5的竖直延伸可以大于发射极区3的竖直延伸。相应地，闩锁安全区5的电阻率可以特别低。
图7和8分别示出具有关于图6A和图6B解释的IGBT 300和400的两个示例性作用单元120的相应典型更大部分。
图9分别图示半导体器件100a的顶视图和布局。半导体器件100a类似于以上关于图1A至图3解释的半导体器件100，并且还可以作为IGBT来操作。图2以及图7和图8可以对应于沿图9中的虚点线的竖直部分。
然而，栅极沟槽20处的发射极区3在顶视图中在栅极沟槽20的伸长方向y上被周期性地打断，以便组合闩锁安全区5和在其之上可以建立闩锁电压的距离减小的优点。
如图9中所图示的，当从上方看时，每一个栅极沟槽20可以邻接若干（对）发射极区3。相应地，当从上方看时，布置在栅极沟槽20中的每一个栅极电极（12）可以通过相应的电介质层（8）与多于两个发射极区3分离。
y方向上的发射极区3的长度Ly和栅极沟槽处的相邻发射极区3之间的y方向上的距离dy可以取决于应用而选择，特别地取决于短路强度而选择。
例如，Ly和/或dy可以在从大约100nm和大约10μm或甚至更大的范围内。这可以取决于应用要求。
图10分别图示半导体器件100b的顶视图和布局。半导体器件100b类似于以上关于图6解释的半导体器件100a，并且也可以作为IGBT来操作。图2以及图7和图8可以对应于沿图10中的虚点线的竖直部分。
然而，半导体器件100b的发射极区3仅经由一个或多个相应指状部分3a与发射极接触件10a接触。这对IGBT 100b的沟道宽度不具有影响，所述沟道宽度主要由发射极区3与栅极沟槽20之间的界面3b限定。发射极区3的指状部分在y方向上具有比栅极沟槽20处的相应发射极区3的主要部分更小的延伸。
相应地，减小发射极区3的面积。这可以导致进一步降低过流关断期间的闩锁风险而不影响IGBT的正常操作模式。
指状部分3a在x和y方向上的延伸、指状部分3a的间距和发射极区3的主要部分在x和y方向上的延伸是设计参数。
图11图示穿过半导体器件200’的竖直截面。半导体器件200’类似于以上关于图1A、图2和图3解释的半导体器件100并且也可以作为IGBT来操作。然而，闩锁安全区5更深地竖直延伸到相应的主体区2中，如以上关于图1B所解释的。相应地，闩锁安全区5的电阻率可以进一步降低，并且因而可以进一步改进抵抗闩锁的强度。图1B可以对应于图11的部分。
关于图12A至15B，解释用于形成半导体器件100的方法的方法步骤。
在第一过程中，可以提供具有第一侧101、n型基极层1和p型主体层2的晶片40。主体层2与基极层1形成第一pn结14并且可以延伸到第一侧101。第一pn结14可以至少在有源器件区域中大体平行于第一侧101。
此后，可以在第一侧101上形成具有第一开口的蚀刻掩模16。
此后，可以使用蚀刻掩模16从第一侧101穿过第一pn结14蚀刻深沟槽20、21。
在图12A中示出具有形成在相邻的深沟槽20、21之间的台面50的产生的晶片结构40的竖直部分。
典型地，图12A对应于在晶片级上平行制造的多个半导体器件100中的一个的有源区域的部分。
如图12A中所图示的，所提供的晶片40可以具有p型集电极层6。p型集电极层6典型地延伸到与第一侧101相对的第二侧102。
进一步地，p型集电极层6可以与基极层1形成另外的pn结16。
可替换地，较高的n掺杂的场停止区或层可以布置在基极层1与集电极层6之间。
深沟槽20、21可以具有（大体）竖直取向的侧壁。
在形成深沟槽20、21之后，电介质层8可以形成在深沟槽20、21的侧壁和底壁处。这可以例如通过热氧化来实现。
此后，深沟槽20、21可以填充有导电材料，诸如高度p掺杂的poly-Si以在深沟槽10、21中形成绝缘电极10、12’。这可以包括从第一侧101沉积导电材料以及平面化工艺，例如化学机械抛光（CMP）。
在图12B中示出在进一步移除蚀刻掩模16之后的产生的晶片结构40的竖直部分。
此后，被设计为非作用沟槽的深沟槽21以及邻接的台面部分可以被第一侧101上的注入掩模17覆盖。注入掩模17具有暴露（一个或多个）第一深沟槽20和主体层2的邻接部分的（一个或多个）第二开口，其中所述第一深沟槽20被设计为要制造的半导体器件100的作用沟槽。
典型地，对应的（一个或多个）第二开口和（一个或多个）第一深沟槽20关于彼此大体居中。
此后，可以使用注入掩模17向第一侧101到靠近第一侧101的主体区2的区段3中注入n型掺杂剂。
在图13中示出产生的晶片结构40的竖直部分。
此后，可以移除注入掩模17。
此后，可以从第一侧101向靠近第一侧101的主体层2的区段5中注入p型掺杂剂。
在图13B中示出产生的晶片结构40的竖直部分。
在一个实施例中，用不在区段3中过量掺杂n型掺杂剂的注入剂量从第一侧101无掩模地注入p型掺杂剂。
在另一实施例中，可以在注入p型掺杂剂之前在第一侧101上形成用于注入p型掺杂剂的另外的注入掩模18。
典型地，另外的注入掩模18具有与注入掩模17的（一个或多个）第二开口大体重叠的（一个或多个）掩模部分18。
使用另外的注入掩模18增加制造时间和努力，但是还允许更高的p掺杂并且促进形成如图13B中的虚线矩形所图示的竖直更厚的闩锁安全区5。这可以导致特别低的欧姆闩锁安全区5。
在注入之后，可以通过热退火激活n掺杂剂和p掺杂剂以形成发射极区3和闩锁安全区5。
作为注入替换的方案，n掺杂剂和/或p掺杂剂可以从形成在第一侧101处的相应掩模向外扩散，例如从相应经掺杂的氧化物掩模。
图14A、14B图示可以用于制造的掩模布局的顶视图。所示出的是用于形成深沟槽的蚀刻掩模的开口16、用于注入n型掺杂剂的注入掩模的开口17和用于蚀刻接触沟槽的另外的蚀刻掩模的开口19的叠覆。
用于形成图14A中的深沟槽的条带形状开口16中的字母I和G对应于如以上在图2、4、7、8和11中图示的非作用沟槽（I）和栅极沟槽（G）的布局。
当从上方看时，另外的蚀刻掩模的开口19可以与注入掩模的相邻开口17部分地重叠。
图14A中所示的注入掩模17每个用于形成深沟槽的蚀刻掩模的开口16具有若干矩形开口17，并且可以用于制造如以上关于图9所解释的半导体器件100a。
注入掩模的开口17中的每一个可以与用于形成深沟槽的蚀刻掩模的（仅）一个开口16重叠，更特别地与用于栅极沟槽的开口16重叠。
可替换地，可以使用每个用于形成深沟槽的蚀刻掩模的开口16的一个细长矩形开口17。这在图14A中通过均围绕示例性开口17的两个虚线矩形指示。
如图14B中所图示的，开口17还可以形成为具有矩形侧部（在示例性实施例中，四个矩形侧部）的矩形。这样的设计可以用于制造类似于如以上关于图9解释的半导体器件100b的半导体器件100b'。
在形成发射极区3和闩锁安全区5之后，可以在第一侧101上形成层间电介质7。
层间电介质7可以包括多于一个层间电介质层。进一步地，层间电介质7可以通过沉积（一个或多个）电介质材料而形成在第一侧101上。
此后，接触沟槽25可以穿过层间电介质7、发射极区3和闩锁安全区5形成并且部分地形成到主体区2中，所述主体区2由通过栅极沟槽20与彼此分离的相邻台面50中的主体层2的部分形成。
如图示产生的晶片结构40的竖直部分的图15A中所示的，接触沟槽25可以关于所接触的台面50大体居中。
典型地，接触沟槽25通过使用如以上关于图14A、14B所解释的掩模19进行蚀刻来形成，并且形成在层间电介质7上。
此后，主体接触区4可以形成在每一个接触沟槽25的底部处。这可以包括从第一侧101注入另外的p型掺杂剂以及另外的退火工艺。
此后，接触沟槽25可以填充有导电材料，诸如poly-Si或金属，以在每一个接触沟槽25中形成发射极接触件10a。
这可以通过沉积和可选的平面化工艺（例如通过CMP）来实现。
所沉积的导电材料的上部部分可以形成层间电介质7上的金属化物。典型地，金属化物还被结构化以形成发射极金属化物10和与发射极金属化物10分离的栅极金属化物。
产生的晶片结构40的竖直部分在图15B中示出。
此后，可以通过例如聚酰亚胺的盖层来分别在发射极金属化物10和第一侧101上密封晶片结构40，除了接触垫之外。
此后，集电极金属化物可以形成在第二侧102上与集电极层6欧姆接触。
此后，晶片结构40可以单体化成各个器件100。这可以例如通过锯切来实现。
关于图16A和16B，解释用于形成半导体器件300的方法的方法步骤。在如以上关于图12A至图14B解释的第一过程之后，可以穿过形成在第一侧101上的层间电介质7蚀刻接触沟槽25，并且蚀刻到通过栅极沟槽20与彼此分离的相邻台面50的发射极区3和闩锁安全区5。
如图16A中所图示的，接触沟槽25可以使用如以上关于图14A和14B解释的蚀刻掩模（19）而仅被蚀刻到第一侧101。
可替换地，接触沟槽25可以被蚀刻到发射极区3和闩锁安全区5中。
此后，接触沟槽25可以填充有导电材料，诸如poly-Si或金属，以在每一个接触沟槽25中形成发射极接触件10a。
这可以通过沉积和可选的平面化工艺（例如通过CMP）来实现。
所沉积的导电材料的上部部分可以形成层间电介质7上的金属化物。典型地，金属化物被进一步结构化以形成发射极金属化物10和与发射极金属化物10分离的栅极金属化物。
产生的晶片结构40的竖直部分在图16B中示出。
此后，可以通过例如聚酰亚胺的盖层来分别在发射极金属化物10和第一侧101上密封晶片结构40，除了接触垫之外。
此后，集电极金属化物可以形成在第二侧102上与集电极层6欧姆接触。
此后，晶片结构40可以单体化成各个器件300。这可以例如通过锯切来实现。
根据半导体器件的实施例，半导体器件包括具有第一侧的半导体主体。半导体主体包括第一导电类型的基极区，以及通过从第一侧延伸到基极区中的绝缘沟槽栅极电极结构与彼此分离的两个半导体台面。绝缘沟槽栅极电极结构包括栅极电极和将栅极电极与半导体主体分离的电介质层。两个半导体台面中的每一个在垂直于第一侧的截面中包括与基极区形成第一pn结的第二导电类型的主体区、布置在主体区与第一侧之间并且具有比主体区更高的掺杂浓度的第二导电类型的闩锁安全区，以及布置在电介质层处并且在电介质层与闩锁安全区之间并且与主体区形成第二pn结的第一导电类型的发射极区。两个半导体台面中的至少一个在截面中包括埋覆在主体区中并且具有比主体区更高的掺杂浓度的接触区。发射极接触件布置在发射极区与闩锁安全区之间，从接触区至少延伸到第一侧，并且与闩锁安全区、接触区和发射极区形成相应的欧姆接触。
根据半导体器件的实施例，半导体器件包括具有第一侧的半导体主体。半导体主体包括第一导电类型的基极区、形成在两个沟槽之间的半导体台面，所述两个沟槽中的每一个从第一侧延伸到基极区中、布置在半导体台面中并且与基极区形成第一pn结的第二导电类型的主体区、埋覆在主体区中具有比主体区更高的电导率并且与主体区形成欧姆接触的主体接触区、与半导体台面中的主体区形成第二pn结的第一导电类型的发射极区，以及布置在第一pn结与第一侧之间并且具有比主体区更高的掺杂浓度的第二导电类型的闩锁安全区。发射极接触件布置在发射极区与闩锁安全区之间，并且与闩锁安全区、主体接触区和发射极区中的每一个形成相应欧姆接触。
根据用于形成半导体器件的方法的实施例，该方法包括提供晶片结构，所述晶片结构具有第一侧，并且包括第一导电类型的基极层、与基极层形成第一pn结的第二导电类型的主体层、从第一侧穿过第一pn结延伸的深沟槽。深沟槽中的每一个包括导电区和将导电区与基极层和主体层分离的电介质层。第一导电类型的两个发射极区和第二导电类型的两个闩锁安全区形成在主体层中，使得在垂直于第一侧的截面中，深沟槽中的第一深沟槽布置在两个发射极区之间，两个发射极区中的每一个邻接第一深沟槽的电介质层并且布置在两个闩锁安全区之一与第一深沟槽的电介质层之间。从第一侧，形成比两个发射极区和两个闩锁安全区更深地延伸到主体层中的两个接触沟槽，使得所述两个接触沟槽中的每一个邻接两个发射极区中的一个和两个闩锁安全区中的一个。
尽管已经公开了本发明的各种示例性实施例，但是对本领域技术人员将明显的是，可以在不脱离本发明的精神和范围的情况下做出各种改变和修改，其将实现本发明的优点中的一些。对本领域中具备合理技能者将显而易见的是，可以适当地替换执行相同功能的其他组件。应该提到的是，参考特定图解释的特征可以与其他图的特征组合，甚至在其中这未被明确提到的那些情况下。对发明的概念的这样的修改意图被所附权利要求覆盖。
诸如“以下”、“下方”、“下部”、“之上”、“上部”等之类的空间相对术语用于描述的容易来解释一个元件相对于第二元件的定位。这些术语意图涵盖除了与图中描绘的那些不同的取向之外的器件的不同取向。进一步地，诸如“第一”、“第二”等之类的术语还用于描述各种元件、区、部分等，并且也不意图是限制性的。相似的术语贯穿本描述是指相似的元件。
如本文所使用的，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所说明的元件或特征的存在，但是不排除附加的元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文以其他方式明确指示。
在考虑到以上变化和应用的范围的情况下，应该理解的是，本发明不受上述描述限制，也不受附图限制。而是，本发明仅由所附权利要求及其法律等同物限制。

Claims (19)

1.一种半导体器件（100、200、300、400），包括：
- 半导体主体（40），其包括第一侧（101），第一导电类型的基极区（1），以及通过绝缘沟槽栅极电极结构（8、12）与彼此分离的两个半导体台面（50），所述绝缘沟槽栅极电极结构（8、12）从第一侧（101）延伸到基极区（1）中并且包括栅极电极（12）和将栅极电极（12）与半导体主体（40）分离的电介质层（8），
其中两个半导体台面（50）中的每一个在垂直于第一侧（101）的截面中包括与基极区（1）形成第一pn结（14）的第二导电类型的主体区（2）、布置在主体区（2）与第一侧（101）之间并且包括比主体区（2）更高的掺杂浓度的第二导电类型的闩锁安全区（5）、以及布置在电介质层（8）处并且在电介质层（8）与闩锁安全区（5）之间并且与主体区（2）形成第二pn结的第一导电类型的发射极区（3），
其中所述两个半导体台面（50）中的至少一个在截面中包括与闩锁安全区（5）和发射极区（3）形成相应欧姆接触的发射极接触件（10a），并且
其中接触区（4）埋覆在所述两个半导体台面（50）中的一个的主体区（2）中，包括比主体区（2）更高的掺杂浓度，并且与发射极接触件（10a）和主体区（2）形成相应的欧姆接触。
2.权利要求1所述的半导体器件，还包括布置在第一侧（101）上的发射极金属化物（10），其中发射极金属化物（10）与发射极接触件（10a）接触，或者其中发射极金属化物（10）的部分形成发射极接触件（10a）。
3.权利要求1或2所述的半导体器件，还包括以下中的至少一个：
- 布置在基极区（1）下方的第二导电类型的集电极区（6）；
- 第一导电类型的场停止区，其具有比基极区（1）更高的掺杂浓度，并且布置在基极区（1）与集电极区（6）之间；以及
- 布置成与发射极金属化物（10）相对并且与集电极区（6）欧姆连接的集电极金属化物（11）。
4.任一前述权利要求所述的半导体器件，其中半导体器件是双极型半导体器件，和/或其中半导体器件被实施为IGBT。
5.权利要求3或4所述的半导体器件，其中接触区（4）具有第二导电类型，和/或其中接触区（4）与闩锁安全区（5）间隔开。
6.任一前述权利要求所述的半导体器件，其中栅极电极（12）、所述两个半导体台面（50）、闩锁安全区（5）、发射极区（3）、接触区（4）和发射极接触件（10a）中的至少一个当从上方看时是大体条带形的，和/或其中所述两个半导体台面（50）中的至少一个当从上方看时包括至少两个发射极区（3）。
7.任一前述权利要求所述的半导体器件，其中发射极接触件（10a）布置在发射极区（3）与闩锁安全区（5）之间，其中当从上方看时，发射极接触件（10a）与发射极区（3）和闩锁安全区（5）重叠，和/或其中所述两个半导体台面（50）中的所述至少一个包括仅一个发射极区（3）。
8.任一前述权利要求所述的半导体器件，还包括闩锁安全部分（5'），其当从上方看时被所述两个半导体台面（50）中的所述至少一个的发射极区（3）和发射极接触件（10a）围绕。
9.任一前述权利要求所述的半导体器件，其中所述两个半导体台面（50）中的每一个形成在绝缘沟槽栅极电极结构（8、12）与相应沟槽电极结构之间，所述沟槽电极结构包括电极（10'）和布置在电极（10'）与半导体主体（40）之间的电介质层（8），并且其中电极（10'）不与栅极电极（12）欧姆连接。
10.一种半导体器件（100、200、300、400），包括：
- 半导体主体（40），其包括第一侧（101）、第一导电类型的基极区（1）、形成在两个沟槽（20、21）之间的半导体台面（50），所述两个沟槽（20、21）中的每一个从第一侧（101）延伸到基极区（1）中、布置在半导体台面（50）中并且与基极区（1）形成第一pn结（14）的第二导电类型的主体区（2）、与半导体台面（50）中的主体区（2）形成第二pn结（15）的第一导电类型的发射极区（3）、以及布置在第一pn结（14）与第一侧（101）之间并且包括比主体区（2）更高的掺杂浓度的第二导电类型的闩锁安全区（5）；
- 与闩锁安全区（5）和发射极区（3）中的每一个形成相应欧姆接触的发射极接触件（10a）；以及
- 主体接触区（4），其埋覆在主体区（2）中，包括比主体区（2）更高的电导率，并且与主体区（2）和发射极接触件（10a）形成欧姆接触。
11.权利要求10所述的半导体器件，还包括布置在第一侧（101）上的发射极金属化物（10），其中发射极金属化物（10）与发射极接触件（10a）接触，或者其中发射极金属化物（10）的部分形成发射极接触件（10a）。
12.权利要求10或11所述的半导体器件，还包括以下中的至少一个：
- 布置在基极区（1）下方的第二导电类型的集电极区（6）；以及
- 布置成与发射极金属化物（10）相对并且与集电极区（6）欧姆连接的集电极金属化物（11）。
13.权利要求12所述的半导体器件，其中主体接触区（4）具有第二导电类型，包括比主体区（2）更高的掺杂浓度，和/或与闩锁安全区（5）间隔开。
14.一种用于形成半导体器件（100、200、300、400）的方法，该方法包括：
- 提供晶片结构（40），所述晶片结构（40）包括第一侧（101）、第一导电类型的基极层（1）、与基极层（1）形成第一pn结（14）的第二导电类型的主体层（2）、从第一侧（101）穿过第一pn结（14）延伸的深沟槽（20、21），所述深沟槽（20、21）中的每一个包括导电区（10'、12）和将导电区（10'、12）与基极层（1）和主体层（2）分离的电介质层（8），其中第一导电类型的两个发射极区（3）和第二导电类型的两个闩锁安全区（5）形成在主体层（2）中，使得在垂直于第一侧（101）的截面中，所述深沟槽（20、21）中的第一深沟槽（20）布置在所述两个发射极区（3）之间，所述两个发射极区（3）中的每一个邻接第一深沟槽（20）的电介质层（8）并且布置在所述两个闩锁安全区（5）之一与第一深沟槽（20）的电介质层（8）之间；
- 形成两个发射极接触件（10a），使得所述两个发射极接触件（10a）中的每一个邻接所述两个发射极区（3）中的一个和所述两个闩锁安全区（5）中的一个，其中形成所述两个发射极接触件（10a）包括从第一侧（101）形成两个接触沟槽（25），所述两个接触沟槽（25）比所述两个发射极区（3）和所述两个闩锁安全区（5）更深地延伸到主体层（2）中，使得所述两个接触沟槽（25）中的每一个邻接所述两个发射极区（3）中的一个和所述两个闩锁安全区（5）中的一个；以及
- 在所述两个接触沟槽（25）中的至少一个的底部处形成具有比主体层（2）更高的掺杂浓度的第二导电类型的接触区（4）。
15.权利要求14所述的方法，还包括：
- 利用导电材料（10'、12）填充接触沟槽（25）。
16.权利要求14至15中任一项所述的方法，其中提供晶片结构（40）包括以下中的至少一个：
- 提供包括第一侧（101）、基极层（1）和主体层（2）的晶片（40）；
- 在第一侧（101）上形成包括第一开口的蚀刻掩模（16）；
- 使用蚀刻掩模（16）从第一侧（101）穿过第一pn结（14）蚀刻深沟槽（20、21）；
- 在深沟槽（20、21）的侧壁和/或底壁处形成相应电介质层（8）；
- 利用导电材料（10'、12）填充深沟槽（20、21）；
- 在第一侧（101）上形成注入掩模（17），所述注入掩模（17）包括与第一深沟槽（20、21）中的一个和/或第一开口中的一个部分重叠的第二开口；
- 使用注入掩模（17）注入第一导电类型的掺杂剂；
- 在第一侧（101）上形成包括与第二开口大体重叠的掩模部分的另外的注入掩模（18）；以及
- 从第一侧（101）注入第二导电类型的掺杂剂。
17.权利要求16所述的方法，其中第一开口当从上方看时是大体条带形的，其中第二开口当从上方看时是大体条带形的，其中注入掩模（17）包括若干第二开口，和/或其中所述若干第二开口中的至少两个与所述第一深沟槽（20、21）中的一个和/或所述第一开口中的一个部分重叠。
18.权利要求16或17所述的方法，其中注入掩模（17）具有与第一深沟槽（20、21）和/或第一开口中的一个部分重叠的至少两个第二开口，其中第二开口在截面中关于第一深沟槽（20）和/或所述第一开口中的一个大体居中，和/或其中第二开口在截面中具有比第一深沟槽（20）和/或所述第一开口中的一个更大的水平延伸。
19.权利要求14至18中任一项所述的方法，其中形成所述两个接触沟槽（25）和/或形成所述两个发射极接触件（10a）包括以下中的至少一个：
- 在第一侧（101）上形成电介质层（7）；
- 在第一侧（101）上和/或在电介质层（7）上形成抗蚀剂掩模（19），抗蚀剂掩模（19）包括开口，所述开口当从上方看时是大体条带形的，与所述两个闩锁安全区（5）中的一个部分重叠，当从上方看时与所述两个发射极区（3）中的一个和/或第二开口部分重叠，当从上方看时与第一开口间隔开，和/或在截面中关于形成在深沟槽（20、21）中的两个相邻沟槽之间的台面（50）大体居中；
- 使用抗蚀剂掩模（19）蚀刻穿过电介质层（7）；以及
- 使用抗蚀剂掩模（19）部分地蚀刻到主体层（2）中。
CN201710831909.5A 2016-09-16 2017-09-15 半导体器件 Active CN107833915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016117511.0A DE102016117511B4 (de) 2016-09-16 2016-09-16 Halbleiterbauteil und Herstellungsverfahren dafür
DE102016117511.0 2016-09-16

Publications (2)

Publication Number Publication Date
CN107833915A true CN107833915A (zh) 2018-03-23
CN107833915B CN107833915B (zh) 2021-07-27

Family

ID=61302110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710831909.5A Active CN107833915B (zh) 2016-09-16 2017-09-15 半导体器件

Country Status (3)

Country Link
US (1) US10177248B2 (zh)
CN (1) CN107833915B (zh)
DE (1) DE102016117511B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
EP4258360A1 (en) * 2022-04-04 2023-10-11 Hitachi Energy Switzerland AG Method for producing a semiconductor device and semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005548A1 (en) * 2000-05-30 2002-01-17 Fairchild Korea Semiconductor Ltd. Trench-gate power semiconductor device preventing latch-up and method for fabricating the same
CN203445129U (zh) * 2013-04-26 2014-02-19 英飞凌科技股份有限公司 绝缘栅双极型晶体管
US20140084359A1 (en) * 2012-09-24 2014-03-27 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN103828058A (zh) * 2011-09-27 2014-05-28 株式会社电装 包括垂直半导体元件的半导体器件
CN105097894A (zh) * 2014-05-22 2015-11-25 瑞萨电子株式会社 半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5488691B2 (ja) * 2010-03-09 2014-05-14 富士電機株式会社 半導体装置
JP5973730B2 (ja) * 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
US9299819B2 (en) * 2012-03-28 2016-03-29 Infineon Technologies Americas Corp. Deep gate trench IGBT
US10608104B2 (en) 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005548A1 (en) * 2000-05-30 2002-01-17 Fairchild Korea Semiconductor Ltd. Trench-gate power semiconductor device preventing latch-up and method for fabricating the same
CN103828058A (zh) * 2011-09-27 2014-05-28 株式会社电装 包括垂直半导体元件的半导体器件
US20140084359A1 (en) * 2012-09-24 2014-03-27 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN203445129U (zh) * 2013-04-26 2014-02-19 英飞凌科技股份有限公司 绝缘栅双极型晶体管
CN105097894A (zh) * 2014-05-22 2015-11-25 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
CN107833915B (zh) 2021-07-27
US20180083132A1 (en) 2018-03-22
US10177248B2 (en) 2019-01-08
DE102016117511A1 (de) 2018-03-22
DE102016117511B4 (de) 2021-02-11

Similar Documents

Publication Publication Date Title
CN102376709B (zh) 半导体器件
CN103794653B (zh) 带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件
US7655975B2 (en) Power trench transistor
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN109755293B (zh) 半导体装置
US8217420B2 (en) Power semiconductor device
KR20150140270A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20130126948A (ko) 후면 격리를 갖는 반도체 소자
CN103579339A (zh) 半导体器件
JP2008532257A (ja) 半導体装置およびその製造方法
US20160247916A1 (en) Bidirectional power transistor with shallow body trench
CN103208424B (zh) 用于制造半导体元件的方法及场效应半导体元件
KR20150107558A (ko) 반도체 장치 및 그 제조 방법
EP3631862A1 (en) A semiconductor device
JP5687582B2 (ja) 半導体素子およびその製造方法
US8232161B2 (en) Semiconductor device and manufacturing method of the same
CN104752492B (zh) 用于制造半导体器件的方法和半导体器件
CN105448997B (zh) 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法
CN104465771B (zh) 具有场电极的晶体管器件
CN109979936A (zh) 一种集成半导体器件和电子装置
CN105762182B (zh) 具有高抗闩锁能力的igbt器件
CN107833915A (zh) 半导体器件
JP2020072137A (ja) 半導体装置
CN103579236B (zh) 横向半导体器件及其制造方法
JP2002026315A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant