CN203882993U - 一种带有再钝化层开槽的Low-K芯片封装结构 - Google Patents
一种带有再钝化层开槽的Low-K芯片封装结构 Download PDFInfo
- Publication number
- CN203882993U CN203882993U CN201420277483.5U CN201420277483U CN203882993U CN 203882993 U CN203882993 U CN 203882993U CN 201420277483 U CN201420277483 U CN 201420277483U CN 203882993 U CN203882993 U CN 203882993U
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- chip
- fluting
- packaging structure
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 23
- 238000002161 passivation Methods 0.000 claims abstract description 112
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000013316 zoning Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型涉及一种带有再钝化层开槽的Low-K芯片封装结构，属于半导体封装技术领域。其包括表面设置有芯片电极（110）的硅基体（101），芯片表面钝化层（120）的表面设置再钝化层（200），再钝化层（200）于芯片电极（110）的正上方设置再钝化层开口（201），再钝化层开口（201）的尺寸边界不大于芯片表面钝化层开口（121）的尺寸边界，且露出芯片电极（110）的表面，再钝化层开口（201）内设置芯片引脚（400）；再钝化层（200）于芯片引脚（400）的一侧设置再钝化层开槽（202），所述再钝化层开槽（202）沿芯片引脚（400）的功能区域边界延伸至整个再钝化层（200）。本实用新型的芯片封装结构有效地降低了产品自身应力，提高了产品可靠性。
Description
技术领域
本实用新型涉及一种带有再钝化层开槽的Low-K芯片封装结构，属于半导体封装技术领域。
背景技术
在半导体制造行业，摩尔定律一直是鞭策行业向前发展的动力，芯片线宽节点从初始的微米阶段发展为现在的纳米阶段。随着单位面积上管芯数量按照摩尔定律的指数增长，相继出现了65纳米、45纳米、32纳米和目前的22纳米技术，这种特征尺寸的急剧缩减，导致介电材料追求低介电损耗常数（通常称为Low-k），以减小电路结构的寄生电阻、电容和电感，同时保证线路具有良好的绝缘性能。
对于目前市场上常用的手机应用处理器，就是使用的这种Low-K芯片。目前的手机的应用处理器，从芯片引脚布局和用途来看，分为两个部分：上下左右区域的功能引脚和中间区域的电源引脚，如图1所示。通常，这种芯片内Low-k 材料的选择为多孔材料，这种材料相对较脆，在外加应力的情况下容易导致芯片钝化层断裂，造成线路失效。
发明内容
本实用新型的目的在于克服上述不足，提供一种不易导致芯片钝化层断裂、造成线路失效的带有再钝化层开槽的Low-K芯片封装结构，以有效降低产品自身应力，提高产品可靠性。
本实用新型是这样实现的：
本实用新型一种带有再钝化层开槽的Low-K芯片封装结构，其包括表面设置有若干个芯片电极的硅基体，所述硅基体的上表面附着有芯片表面钝化层，所述芯片表面钝化层于芯片电极的正上方设有芯片表面钝化层开口，所述芯片表面钝化层开口露出芯片电极的表面，
其特征在于：所述芯片表面钝化层的表面设置再钝化层，所述再钝化层于芯片电极的正上方设置再钝化层开口，所述再钝化层开口的尺寸边界不大于芯片表面钝化层开口的尺寸边界，且露出芯片电极的表面，所述再钝化层开口的内壁以及裸露的芯片电极的表面设置金属溅射层，所述金属溅射层的表面固定连接芯片引脚；
全部所述芯片引脚按功能划分区域，形成功能区域边界；
还包括再钝化层开槽，所述再钝化层开槽沿功能区域边界延伸至整个再钝化层。
本实用新型所述功能区域边界将芯片引脚按功能划分为上下左右中五个区域，再将位于中间区域的芯片引脚再划分为四个区域。
本实用新型所述芯片引脚包括金属铜柱、金属锡帽，所述金属铜柱与金属溅射层的表面固连，所述金属锡帽置于金属铜柱的顶端。
本实用新型所述再钝化层的厚度范围为5～10μm。
本实用新型所述再钝化层开槽与芯片引脚之间的间距L1，L1≥50μm。
本实用新型所述再钝化层开槽的宽度不小于50μm。
本实用新型所述再钝化层开槽的深度与再钝化层的厚度相等。
进一步地，所述再钝化层开口的中心线与芯片表面钝化层开口的中心线重合。
进一步地，同一侧的所述再钝化层开口边缘与芯片表面钝化层开口边缘之间的间距L2，L2≥5μm。
本实用新型的有益效果是：
1、本实用新型通过在芯片钝化层表面覆盖一再钝化层、再在钝化层上设计沿芯片引脚的功能区域边界延伸的再钝化层开槽，实现了封装结构的应力的释放，有效地降低了再钝化层固化工艺中自身收缩的应力，提高了产品可靠性；
2、本实用新型通过添加开槽再钝化层将芯片表面的再钝化层进行划分，在回流工艺中，由于划分后每部分再钝化层的面积较小，热膨胀所带来的应力也相应减小，从而避免了芯片表面钝化层开裂的问题，提升了产品可靠性。
附图说明
图1为现有芯片封装结构的一种类型的布局示意图；
图2为本实用新型一种带有再钝化层开槽的Low-K芯片封装结构的一种类型的布局示意图；
图3为图2的局部I（拐角）的放大示意图；
图4为图3的A-A剖面示意图。
其中：
硅基体101
芯片电极110
芯片表面钝化层120
芯片表面钝化层开口121
再钝化层200
再钝化层开口201
再钝化层开槽202
金属溅射层311
芯片引脚400
金属铜柱401
金属锡帽402。
具体实施方式
现在将在下文中参照附图更加充分地描述本实用新型，在附图中示出了本实用新型的示例性实施例，从而本公开将本实用新型的范围充分地传达给本领域的技术人员。然而，本实用新型可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。
参见图2至图4，本实用新型一种带有再钝化层开槽的Low-K芯片封装结构，其包括表面设置有若干个芯片电极110的硅基体101。硅基体101的上表面附着有芯片表面钝化层120，芯片表面钝化层120于芯片电极110的正上方设有芯片表面钝化层开口121，芯片表面钝化层开口121露出芯片电极110的表面。
芯片表面钝化层120的表面设置再钝化层200，其材质一般为聚酰亚胺类的胶材，需通过固化工艺，将其胶材类的水分和其余杂质进行蒸发去除，使其更加稳定，以弥补Low-k 材料相对较脆的不足，使在外加应力的情况下不容易导致芯片下方钝化层的断裂，造成线路失效。优选再钝化层200的厚度范围为5～10μm。
再钝化层200于芯片电极110的正上方开设再钝化层开口201，再钝化层开口201的尺寸边界不大于芯片表面钝化层开口121的尺寸边界，且露出芯片电极110的表面。实际生产工艺过程中，同一侧的再钝化层开口201边缘与芯片表面钝化层开口121边缘之间的间距L2不小于5μm。采用精加工工艺，可以实现再钝化层开口201的中心线与芯片表面钝化层开口121的中心线重合，以达到设计的最佳结构。
再在再钝化层开口201的内壁以及裸露的芯片电极110的表面通过溅射工艺形成金属溅射层311，金属溅射层311的表面固定连接金属铜柱401，金属铜柱401的顶端电镀金属锡帽402，金属铜柱401和金属锡帽402构成芯片引脚400。全部芯片引脚400按功能划分区域，形成功能区域边界。
再钝化层200于芯片引脚400的一侧通过光刻工艺形成再钝化层开槽202，以有效地释放再钝化层固化工艺中自身收缩的应力和热膨胀系数不同的再钝化层200、芯片引脚400、硅基体101等因温度变化产生的应力，避免了芯片表面钝化层开裂的问题，以提高产品的可靠性。优选宽度不小于50μm的再钝化层开槽202，其深度为再钝化层200的厚度，即将再钝化层200完全开出来露出芯片表面钝化层120，以最大限度地释放再钝化层200、芯片引脚400、硅基体101等因温度变化产生的应力。一般地，再钝化层开槽202沿芯片引脚400的功能区域边界延伸至整个再钝化层200。该功能区域边界将芯片引脚400按功能分为上下左右中五个区域，其中位于中间区域的芯片引脚400一般为电源引脚，进一步地，该功能区域边界将位于中间的芯片引脚400划分为四个区域，即功能区域边界将整个产品表面划分为面积更小的若干个区域以减小应力。在产品的拐角处，如图3所示，芯片引脚400按功能分区致使功能区域边界走向弯曲，此处通常以平滑方式处理再钝化层开槽202。一般地，再钝化层开槽202与芯片引脚400之间的间距L1≥50μm。
本实用新型一种带有再钝化层开槽的Low-K芯片封装结构不限于上述优选实施例，可以将上述开槽应用于类似芯片封装结构的钝化层或绝缘层，并设计一合理的深度和走向，以有效地降低产品自身应力、提高产品可靠性。
因此任何本领域技术人员在不脱离本实用新型的精神和范围内，依据本实用新型的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本实用新型权利要求所界定的保护范围内。
Claims (9)
1.一种带有再钝化层开槽的Low-K芯片封装结构，其包括表面设置有若干个芯片电极（110）的硅基体（101），所述硅基体（101）的上表面附着有芯片表面钝化层（120），所述芯片表面钝化层（120）于芯片电极（110）的正上方设有芯片表面钝化层开口（121），所述芯片表面钝化层开口（121）露出芯片电极（110）的表面，
其特征在于：所述芯片表面钝化层（120）的表面设置再钝化层（200），所述再钝化层（200）于芯片电极（110）的正上方设置再钝化层开口（201），所述再钝化层开口（201）的尺寸边界不大于芯片表面钝化层开口（121）的尺寸边界，且露出芯片电极（110）的表面，所述再钝化层开口（201）的内壁以及裸露的芯片电极（110）的表面设置金属溅射层（311），所述金属溅射层（311）的表面固定连接芯片引脚（400）；
全部所述芯片引脚（400）按功能划分区域，形成功能区域边界；
还包括再钝化层开槽（202），所述再钝化层开槽（202）沿功能区域边界延伸至整个再钝化层（200）。
2.根据权利要求1所述的一种带有再钝化层开槽的Low-K芯片封装结构，其特征在于：所述功能区域边界将芯片引脚（400）按功能划分为上下左右中五个区域，再将位于中间区域的芯片引脚（400）再划分为四个区域。
3.根据权利要求1所述的一种带有再钝化层开槽的Low-K芯片封装结构，其特征在于：所述芯片引脚（400）包括金属铜柱（401）、金属锡帽（402），所述金属铜柱（401）与金属溅射层（311）的表面固连，所述金属锡帽（402）置于金属铜柱（401）的顶端。
4.根据权利要求1所述的一种带有再钝化层开槽的Low-K芯片封装结构，其特征在于：所述再钝化层（200）的厚度范围为5～10μm。
5.根据权利要求1所述的一种带有再钝化层开槽的Low-K芯片封装结构，其特征在于：所述再钝化层开槽（202）与芯片引脚（400）之间的间距L1，L1≥50μm。
6.根据权利要求1所述的一种带有再钝化层开槽的Low-K芯片封装结构，其特征在于：所述再钝化层开槽（202）的宽度不小于50μm。
7.根据权利要求1所述的一种带有再钝化层开槽的Low-K芯片封装结构，其特征在于：所述再钝化层开槽（202）的深度与再钝化层（200）的厚度相等。
8.根据权利要求1至7中任一项所述的一种带有再钝化层开槽的Low-K芯片封装结构，其特征在于：所述再钝化层开口（201）的中心线与芯片表面钝化层开口（121）的中心线重合。
9.根据权利要求1至7中任一项所述的一种带有再钝化层开槽的Low-K芯片封装结构，其特征在于：同一侧的所述再钝化层开口（201）边缘与芯片表面钝化层开口（121）边缘之间的间距L2，L2≥5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420277483.5U CN203882993U (zh) | 2014-05-28 | 2014-05-28 | 一种带有再钝化层开槽的Low-K芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420277483.5U CN203882993U (zh) | 2014-05-28 | 2014-05-28 | 一种带有再钝化层开槽的Low-K芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203882993U true CN203882993U (zh) | 2014-10-15 |
Family
ID=51683467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420277483.5U Expired - Lifetime CN203882993U (zh) | 2014-05-28 | 2014-05-28 | 一种带有再钝化层开槽的Low-K芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203882993U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115548110A (zh) * | 2022-11-28 | 2022-12-30 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
-
2014
- 2014-05-28 CN CN201420277483.5U patent/CN203882993U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115548110A (zh) * | 2022-11-28 | 2022-12-30 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005175434A5 (zh) | ||
| US8436707B2 (en) | System and method for integrated inductor | |
| JP2007194663A5 (zh) | ||
| US9472491B2 (en) | Semiconductor package with small gate clip and assembly method | |
| CN207852888U (zh) | 具有天线组件的半导体封装结构 | |
| CN104795372A (zh) | 一种指纹识别传感器芯片的封装结构 | |
| US20150069605A1 (en) | Semiconductor device and fabrication method thereof and semiconductor structure | |
| WO2021247094A1 (en) | Integrated inductor with a stacked metal wire | |
| WO2017071418A1 (zh) | 半导体器件及其制造方法 | |
| CN207852654U (zh) | 具有天线组件的半导体封装结构 | |
| TWI517318B (zh) | 具金屬柱組之基板及具金屬柱組之封裝結構 | |
| CN201336308Y (zh) | 集成电路芯片结构 | |
| CN203882993U (zh) | 一种带有再钝化层开槽的Low-K芯片封装结构 | |
| TWI459517B (zh) | 封裝基板暨半導體封裝件及其製法 | |
| TWI310979B (en) | Chip package and manufacturing method threrof | |
| TWI548050B (zh) | 封裝結構及其製法與封裝基板 | |
| CN103811308B (zh) | 电感的形成方法 | |
| CN105374788A (zh) | 堆叠式倒装芯片封装结构及其制造方法 | |
| CN104798193B (zh) | 半导体装置及其制造方法 | |
| KR20220025728A (ko) | 칩 재배선 구조 및 그 제조 방법 | |
| CN105489581A (zh) | 半导体结构及其制作方法 | |
| TWI504320B (zh) | 線路結構及其製法 | |
| CN103426848A (zh) | 一种芯片及其制作方法 | |
| CN204946889U (zh) | 一种封装框架结构 | |
| TWI423415B (zh) | 具有低阻值基材與低損耗功率之半導體結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20141015 |