CN202996819U - 一种再布线热增强型aaqfn封装器件 - Google Patents

一种再布线热增强型aaqfn封装器件 Download PDF

Info

Publication number
CN202996819U
CN202996819U CN 201220700183 CN201220700183U CN202996819U CN 202996819 U CN202996819 U CN 202996819U CN 201220700183 CN201220700183 CN 201220700183 CN 201220700183 U CN201220700183 U CN 201220700183U CN 202996819 U CN202996819 U CN 202996819U
Authority
CN
China
Prior art keywords
pin
chip
packaging
metal material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201220700183
Other languages
English (en)
Inventor
秦飞
夏国峰
安彤
刘程艳
武伟
朱文辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN 201220700183 priority Critical patent/CN202996819U/zh
Application granted granted Critical
Publication of CN202996819U publication Critical patent/CN202996819U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种再布线热增强型AAQFN封装器件。在再布线热增强型AAQFN封装器件中，IC芯片通过焊接材料倒装焊接在第一金属材料层上，通过将IC芯片背面裸露在外部环境中或者在IC芯片上方配置散热片以提升封装器件的散热性能，引脚通过再布线层实现与第一金属材料层的连接，第二金属材料层配置于引脚的下表面，引脚在封装器件中呈面阵排列，绝缘填充材料配置于引脚与引脚之间，采用塑封材料进行包封。本实用新型达到突破传统QFN封装的低I/O数量、高封装成本的瓶颈和提高封装体的可靠性的目的。

Description

一种再布线热增强型AAQFN封装器件
技术领域
本实用新型涉及QFN封装器件制造技术领域，尤其涉及到具有高I/O密度、热增强型的QFN封装器件。
背景技术
随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众化所需要的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA等封装形式相比，近年来快速发展的新型封装技术，即四边扁平无引脚QFN（Quad Flat Non—lead Package）封装，由于具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多优点，引发了微电子封装技术领域的一场新的革命。
由于IC集成度的提高和功能的不断增强，IC的I/O数随之增加，相应的封装器件的I/O引脚数也相应增加，但是传统的QFN封装件器件的引脚围绕芯片载体周边呈单圈排列，限制了I/O数量的提高，满足不了高密度、具有更多I/O数的IC的需要，因此出现了呈多圈引脚排列的QFN封装器件，其中引脚围绕芯片载体呈多圈排列，显著提高了封装器件的I/O引脚数。
图1A和图1B分别为具有多圈引脚排列的QFN封装器件的背面示意图和沿I-í剖面的剖面示意图。该多圈引脚排列的QFN封装结构包括芯片载体11，围绕芯片载体11呈三圈排列的引脚12，塑封材料13，粘贴材料14，IC芯片15，金属导线16。IC芯片15通过粘贴材料14固定在芯片载体12上，IC芯片15与四周排列的引脚12通过金属导线16实现电气连接，塑封材料13对IC芯片15、金属导线16、芯片载体11和引脚12进行包封以达到保护和支撑的作用，引脚12裸露在塑封材料13的底面，通过焊料焊接在PCB等电路板上以实现与外界的电气连接。底面裸露的芯片载体11通过焊料焊接在PCB等电路板上，具有直接散热通道，可以有效释放IC芯片15产生的热量。
与传统的单圈引脚排列的QFN封装器件相比，多圈引脚排列的QFN封装器件具有更高的引脚数量，满足了IC集成度越来越高的要求。然而，为了提高QFN封装器件的I/O数量，需要更多的区域放置多个引脚，因此需要增大QFN封装器件的尺寸，这与封装器件小型化的要求是相悖的，而且随着封装尺寸增大，芯片与引脚之间的距离会增加，导致金属导线，如金（Au）线的使用量增加，增加了制造成本，过长的金属导线在注塑工艺过程中极易引起金属导线的塌陷、冲线以及交线等问题，影响了封装器件的良率和可靠性的提升。而且，随着IC芯片功率的增大，封装器件的散热引起的可靠性问题越来越普遍。因此，为了突破现有的多圈引脚排列QFN封装器件的尺寸过大的瓶颈、解决上述良率和可靠性问题和降低制造成本，急需研发一种小尺寸、高可靠性、低成本、高I/O密度的QFN封装器件及其制造方法。
实用新型内容
本实用新型提供了一种再布线的热增强型面阵排列的AAQFN（Area Array Quad Flat Non—lead Package）封装器件，以达到突破传统QFN封装的低I/O数量、高封装成本的瓶颈和提高封装体的可靠性的目的。
为了实现上述目的，本实用新型采用下述技术方案：
本实用新型提出一种再布线热增强型AAQFN封装器件，包括以下三种方案之一：
方案一：
引脚在封装器件中呈面阵排列，绝缘填充材料配置于引脚与引脚之间，引脚通过再布线层实现与第一金属材料层的连接，第二金属材料层配置于引脚的下表面，IC芯片通过焊接材料倒装配置于第一金属层，且IC芯片背面裸露在外部环境中，塑封材料包覆密封上述IC芯片、焊接材料、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。
方案二：
引脚在封装器件中呈面阵排列，绝缘填充材料配置于引脚与引脚之间，引脚通过再布线层实现与第一金属材料层的连接，第二金属材料层配置于引脚的下表面，IC芯片通过焊接材料倒装配置于第一金属层，散热片通过高导热的粘贴材料配置于IC芯片上方，且裸露在外部环境中，塑封材料包覆密封上述IC芯片、焊接材料、粘贴材料、散热片、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。
需要特别说明的是：呈面阵排列的引脚的排列方式可为平行排列，也可以为交错排列，引脚的横截面形状呈圆形或者矩形。
根据本发明的实施例，面阵排列的引脚呈平行排列。
根据本发明的实施例，引脚的横截面形状呈矩形形状。
根据本发明的实施例，制造形成的多个引脚通过再布线层改变金属导线的键合位置，实现与IC芯片的互联。
根据本发明的实施例，第一、二金属材料层包括镍(Ni)、钯(Pd)、金(Au)、银(Ag)金属材料。
根据本发明的实施例，采用绝缘填充材料和塑封材料进行二次包覆密封形成封装器件。
根据本发明的实施例，绝缘填充材料配置于引脚之间。
根据本发明的实施例，绝缘填充材料种类是热固性塑封材料，或者塞孔树脂、油墨以及阻焊绿油等材料。
根据本实用新型的实施例，散热片可以为金属材料，具有优越的导热性能。
根据本实用新型的实施例，粘贴材料为具有优越的导热性能的非金属材料。
根据本实用新型的实施例，焊接材料可以是无铅焊料或者金属凸点。
基于上述，本实用新型采用的再布线层可使封装器件的尺寸大幅减小，缩短了IC芯片与引脚之间的距离，可实现与IC芯片下方的引脚的连接，减少了金属导线，如金（Au）线的使用量，降低了制造成本，解决了注塑工艺过程中金属导线的塌陷、冲线以及交线等问题，提升了封装器件的良率和可靠性，并显著提升了封装器件的I/O密度。本实用新型通过采用将IC芯片背面裸露在外部环境中或者在IC芯片上方配置散热片以提升封装器件的散热性能。本实用新型采用绝缘填充材料和塑封材料进行二次包覆密封，其中绝缘填充材料配置于再布线层下，再布线层以上的区域采用塑封材料进行包覆密封，该填充、包覆结构特征可实现封装的无空洞包封，消除因包封不完全产生的气泡、空洞等缺陷。本实用新型制造形成的小面积尺寸的引脚能够有效防止表面贴装时桥连现象的发生，引脚的下表面和再布线层上配置的金属材料层分别能够有效提高金属引线键合质量和表面贴装质量。
下文特举实施例，并配合附图对本实用新型的上述特征和优点做详细说明。
附图说明
图1A为多圈引脚排列的QFN封装器件的背面示意图；
图1B为沿图1A中的I-í剖面的剖面示意图；
图2A为本实用新型的再布线热增强型AAQFN封装器件的背面示意图；
图2B为本实用新型的再布线热增强型AAQFN封装器件的正面示意图；
图3为沿图2B中的I-I剖面绘制的第一实施例；
图4为沿图2B中的I-I剖面绘制的第二实施例；
图中标号：100.多圈引脚排列的QFN封装器件，11.芯片载体，12.引脚，13.塑封材料，14.粘贴材料，15.IC芯片，16.金属导线，200.再布线热增强型AAQFN封装器件，21.引脚，22.绝缘填充材料，23.第一金属材料层，24.第二金属材料层，25.再布线层，26.塑封材料，27.IC芯片，28.焊接材料，29.粘贴材料，30.散热片。
具体实施方式
下面结合附图对本实用新型进行详细说明：
图2A为本实用新型的再布线热增强型AAQFN封装器件背面示意图，第二金属材料层24配置于再布线热增强型AAQFN封装器件200中呈面阵排列的引脚21表面，引脚21的排列方式为平行排列，引脚21的横截面为矩形，在再布线热增强型AAQFN封装器件200中配置有绝缘填充材料22。引脚21的排列方式不限定为平行排列，可以为其他排列方式，引脚21的横截面形状不限定为矩形，可以为圆形。
图2B为根据本实用新型的再布线热增强型AAQFN封装器件的正面示意图，为了清楚的显示再布线热增强型AAQFN封装器件200的内部结构，仅显示绝缘填充材料22、再布线层25和第一金属材料层23。可以看到，绝缘填充材料22配置于引脚21与引脚21之间，且配置于再布线层25的下方，第一金属材料层23选择性的配置于再布线层25上方。
图3为沿图2B中的I-I剖面绘制的第一实施例。结合图2A和2B，参照图3，在本实施例中，再布线热增强型AAQFN封装器件200包括呈面阵排列的引脚21、绝缘填充材料22、第一金属材料层23、第二金属材料层24、再布线层25、塑封材料26、IC芯片27和焊接材料28。
引脚21在再布线热增强型AAQFN封装器件200中呈面阵排列，其横截面形状呈矩形。绝缘填充材料22配置于引脚21与引脚21之间，且配置于再布线层25的下方，再布线层25以上的区域采用塑封材料26进行包覆密封。IC芯片27通过焊接材料28倒装配置于第一金属层23，且IC芯片27的背面裸露在外部环境中。第二金属材料层24配置于引脚21的下表面。引脚21通过再布线层25实现与第一金属材料层23的连接。塑封材料26对再布线热增强型AAQFN封装器件200起到支撑与保护的作用。
图4为沿图2B中的I-I剖面绘制的第二实施例。结合图2A和2B，参照图4，在本实施例中，再布线热增强型AAQFN封装器件200包括呈面阵排列的引脚21、绝缘填充材料22、第一金属材料层23、第二金属材料层24、再布线层25、塑封材料26、IC芯片27、焊接材料28、粘贴材料29和散热片30。
引脚21在再布线热增强型AAQFN封装器件200中呈面阵排列，其横截面形状呈矩形。绝缘填充材料22配置于引脚21与引脚21之间，且配置于再布线层25的下方，再布线层25以上的区域采用塑封材料26进行包覆密封。IC芯片27通过焊接材料28倒装配置于第一金属层23，散热片30通过高导热的粘贴材料29配置于IC芯片27的上方，且裸露在外部环境中。第二金属材料层24配置于引脚21的下表面。引脚21通过再布线层25实现与第一金属材料层23的连接。塑封材料26对再布线热增强型AAQFN封装器件200起到支撑与保护的作用。
对本实用新型的实施例的描述是出于有效说明和描述本实用新型的目的，并非用以限定本实用新型，任何所属本领域的技术人员应当理解：在不脱离本实用新型的实用新型构思和范围的条件下，可对上述实施例进行变化。故本实用新型并不限定于所披露的具体实施例，而是覆盖权利要求所定义的本实用新型的实质和范围内的修改。

Claims (2)

1.一种再布线热增强型AAQFN封装器件，其特征在于：
引脚在封装器件中呈面阵排列；
绝缘填充材料配置于引脚与引脚之间；
引脚通过再布线层实现与第一金属材料层的连接；
第二金属材料层配置于引脚的下表面；
IC芯片通过焊接材料倒装配置于第一金属层，且IC芯片背面裸露在外部环境中；
塑封材料包覆密封上述IC芯片、焊接材料、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。
2.一种再布线热增强型AAQFN封装器件，其特征在于：
引脚在封装器件中呈面阵排列；
绝缘填充材料配置于引脚与引脚之间；
引脚通过再布线层实现与第一金属材料层的连接；
第二金属材料层配置于引脚的下表面；
IC芯片通过焊接材料倒装配置于第一金属层；
散热片通过粘贴材料配置于IC芯片上方，且裸露在外部环境中；
塑封材料包覆密封上述IC芯片、焊接材料、粘贴材料、散热片、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。
CN 201220700183 2012-12-17 2012-12-17 一种再布线热增强型aaqfn封装器件 Expired - Fee Related CN202996819U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220700183 CN202996819U (zh) 2012-12-17 2012-12-17 一种再布线热增强型aaqfn封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220700183 CN202996819U (zh) 2012-12-17 2012-12-17 一种再布线热增强型aaqfn封装器件

Publications (1)

Publication Number Publication Date
CN202996819U true CN202996819U (zh) 2013-06-12

Family

ID=48567959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220700183 Expired - Fee Related CN202996819U (zh) 2012-12-17 2012-12-17 一种再布线热增强型aaqfn封装器件

Country Status (1)

Country Link
CN (1) CN202996819U (zh)

Similar Documents

Publication Publication Date Title
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
CN101188226B (zh) 芯片封装结构及其制程
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN103745931B (zh) 引线框架和封装结构的形成方法
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN203055893U (zh) 一种再布线热增强型fcqfn封装器件
CN201655787U (zh) 半导体封装结构
CN102522394A (zh) 一种芯片上芯片封装及制造方法
CN103065975B (zh) 一种再布线qfn封装器件的制造方法
US8981549B2 (en) Multi chip package
CN103745964A (zh) 封装结构
CN102646645B (zh) 封装结构及其制造方法
CN103745967A (zh) 引线框架和封装结构
CN203085511U (zh) 一种再布线多芯片aaqfn封装器件
CN202633291U (zh) 一种芯片上芯片封装结构
CN202996819U (zh) 一种再布线热增强型aaqfn封装器件
CN103745933B (zh) 封装结构的形成方法
CN115995440A (zh) 半导体封装结构及其制造方法
CN202996810U (zh) 一种再布线多芯片qfn封装器件
CN202111082U (zh) 多圈排列ic芯片封装件
CN202384324U (zh) 一种半导体封装中封装系统结构
CN100481407C (zh) 晶片上引脚球格阵列封装构造
CN202495438U (zh) 一种热增强型四边扁平无引脚倒装芯片封装

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20131217