CN202758893U - 一种晶体管版图结构及芯片版图结构 - Google Patents

Abstract

本申请提供了一种晶体管版图结构及芯片版图结构，所述晶体管版图结构包括栅极区、源极区、漏极区和衬底区，栅极区、源极区和漏极区位于衬底区上，其中：所述栅极区呈环状，将所述源极区和所述漏极区隔开；所述漏极区位于所述栅极区的环状结构形成的内部空间，所述源极区位于所述栅极区的环状结构形成的外部空间。相对于现有的晶体管版图结构中，呈条状结构的栅极区，本申请实施例中，环状结构的晶体管栅极区，在所述栅极区总长度一定的前提下，环形的栅极区可大大减少所述栅极区所需要占据的面积，即相应的减少单个晶体管的面积，并减小了由晶体管集成的芯片的面积，有效降低了晶体管和由晶体管集成的芯片的成本。

Description

一种晶体管版图结构及芯片版图结构

技术领域

本申请涉及半导体技术领域，特别涉及一种晶体管版图结构及芯片版图结构。

背景技术

目前，在电脑管理芯片的版图结构中，多个晶体管的源极叉指条和漏极叉指条相互交叉，如图1所示，在两个晶体管之间设置有一个公用接触孔的条状衬底。在这种芯片中，晶体管的栅极为条状结构，且晶体管的面积较大，晶体管和由晶体管集成的芯片的制作成本较高。

实用新型内容

本申请所要解决的技术问题是提供一种晶体管版图结构及芯片版图结构，用以解决现有的晶体管版图结构面积较大，使得晶体管及芯片制作成本较大的技术问题，以及用以解决现有的晶体管版图结构中条状结构的栅极寄生电阻较大，延长晶体管和芯片的启动时间，进而降低晶体管和芯片的工作效率的技术问题。

本申请提供了一种晶体管版图结构，包括栅极区、源极区、漏极区和衬底区，所述栅极区、所述源极区和所述漏极区位于所述衬底区上，其中：

所述栅极区呈环状，将所述源极区和所述漏极区隔开；

所述漏极区位于所述栅极区的环状结构形成的内部空间，所述源极区位于所述栅极区的环状结构形成的外部空间。

上述晶体管版图结构，优选地，还包括至少一个源极接触孔、至少一个漏极接触孔和至少一个衬底接触孔，所述源极接触孔位于所述源极区，所述漏极接触孔位于所述漏极区，所述衬底接触孔位于所述栅极区的环状结构形成的外部空间。

上述晶体管版图结构，优选地，所述源极接触孔均匀分布。

上述晶体管版图结构，优选地，所述漏极接触孔均匀分布。

上述晶体管版图结构，优选地，所述衬底接触孔均匀分布。

上述晶体管版图结构，优选地，所述衬底接触孔与所述源极接触孔间隔分布，且均匀分布。

上述晶体管版图结构，优选地，所述栅极区呈八边形结构。

本申请还提供了一种芯片版图结构，包括至少一个如上述任意一项所述的晶体管版图结构。

由上述方案可知，本申请提供的一种晶体管版图结构及芯片版图结构，其栅极区为环状结构，在保证栅极区总长度一定的前提下，所述栅极区所需要占据的面积达到最小，即如现有技术中，栅极区分为两条状区域，则两条状区域和两条状区域之间的面积即为栅极区所需要占据的面积，在所述栅极区总长度一定的前提下，环形的栅极区可大大减少所述栅极区所需要占据的面积，即相应的减少单个晶体管的面积，并减小了由晶体管集成的芯片的面积，有效降低了晶体管和由晶体管集成的芯片的成本。

此外，本申请提供的一种晶体管版图结构及芯片版图结构，所述栅极区为环状结构，而且公知的，所述栅极区内设置有栅极，即所述栅极为环状结构，与现有技术相比，本实用新型中所提供的环状栅极总电阻相当于将现有的两条分离栅极并联之后的电阻，则该环状结构栅极的寄生电阻要小于现有的晶体管栅极寄生电阻之和，即本申请有效减小了栅极寄生电阻，相应的，减小了晶体管和由晶体管集成的芯片的启动时间，提高了晶体管和由晶体管集成的芯片的工作效率。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中栅极为条状结构的晶体管版图结构；

图2为本申请实施例一提供的一种晶体管版图结构的结构示意图；

图3为本申请实施例一提供的一种晶体管版图结构的另一结构示意图；

图4为本申请实施例二提供的一种晶体管版图结构的结构示意图；

图5为本申请实施例三提供的一种晶体管版图结构的结构示意图；

图6为本申请实施例三提供的一种晶体管版图结构的另一结构示意图；

图7为本申请实施例三提供的一种晶体管版图结构的另一结构示意图；

图8为本申请实施例三提供的一种晶体管版图结构的另一结构示意图；

图9为本申请实施例三提供的一种晶体管版图结构的另一结构示意图；

图10为本申请实施例四提供的一种晶体管版图结构的结构示意图；

图11为本申请实施例五提供的一种芯片版图结构的结构示意图；

图12为本申请实施例五提供的一种芯片版图结构的另一结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例一提供了一种晶体管版图结构，如图2所示，所述晶体管版图结构包括栅极区201、源极区202、漏极区203和衬底区204，所述栅极区201、所述源极区202和所述漏极区203位于所述衬底区204上，其中：

所述栅极区201呈环状结构，将所述源极区202和所述漏极区203隔开；

所述漏极区203位于所述栅极区201的环状结构形成的内部空间，所述源极区202位于所述栅极区201的环状结构形成的外部空间。

其中，所述栅极区201的结构可以为图2中所示的矩形环状结构，还可以为其他形状的环形结构，图2中所示矩形环状结构的栅极为本申请实施例一的一种具体实现方式，本申请实施例一中栅极区201的结构不限于图2中所示的矩形环状结构。

需要说明的是，所述栅极区201、所述源极区202和所述漏极区203覆盖所述衬底区，图2中所示的源极区202边缘与所述衬底区204边缘为重合覆盖，本申请附图2为便于理解，将所述源极区202与所述衬底区204之间设置深色阴影的条状边缘。

需要说明的是，矩形面积要大于该矩形的两条对边形成的环形面积。

例如，如图1中，两条条状栅极区长度均为a，其之间距离为b，此时，栅极区形成的面积为a*b；如图2中，将所述两条栅极区两端对接，形成一个环状栅极区，其两条临边相加长度为a，若其中一条边长为b，另一边长为a-b，此时，栅极形成的面积为b*(a-b)，小于图1中的栅极面积。

需要说明的是，本申请实施例一还提供了另一种晶体管版图结构，如图3所示，所述栅极区201为圆形环形结构，此时圆环的面积为a*a/3.14，而实际应用中，b要大于a/3.14，此时，圆形环状结构栅极的晶体管版图结构面积小于两条对边长和等于圆形周长的条状栅极的晶体管版图结构面积。

由上述方案可知，本申请实施例一提供的一种晶体管版图结构，其栅极区为环状结构，在保证栅极区总长度一定的前提下，所述栅极区所需要占据的面积达到最小，即如现有技术中，栅极区分为两条状区域，则两条状区域之间的面积即为栅极区所需要占据的面积，在所述栅极区总长度一定的前提下，环形的栅极区可大大减少所述栅极区所需要占据的面积，即相应的减少单个晶体管的整体面积，由此，避免了现有技术中条状栅极的晶体管版图结构，面积较大，造成晶体管和由晶体管集成的芯片的成本较高的技术问题，减小了晶体管的元器件面积，有效降低了晶体管和由晶体管集成的芯片的成本。

需要说明的是，在所述晶体管版图结构实际应用时，需要设置两个引出端，以便与其他器件相连接，如图4所示，所述栅极区201包括第一引出端211和第二引出端212。

现有技术中，两条条状结构的栅极，其寄生电阻较大，在晶体管和芯片启动时，延长了晶体管和芯片的启动时间，进而降低晶体管和芯片的工作效率。

而所述栅极区201位于所述第一引出端211和第二引出单212之间的部分栅极区的寄生电阻为，两端弧形区域并联形成的电阻，其要远小于两端等长等宽区域串联形成的电阻，即，图4中所示的栅极区寄生电阻小于图1所示的现有晶体管版图结构中的栅极寄生电阻。

由上述方案可知，本申请实施例二提供的一种晶体管版图结构，其栅极区为环状结构，且所述栅极区内设置有栅极，即所述栅极为环状结构，与现有技术相比，本实用新型中所提供的环状栅极总电阻相当于将现有的两条分离栅极并联之后的电阻，则该环状结构的栅极的寄生电阻要小于现有的晶体管的栅极寄生电阻之和，即本申请有效减小了栅极寄生电阻，相应的，减小了晶体管和由晶体管集成的芯片的启动时间，避免了现有技术中条状栅极的晶体管版图结构，栅极寄生电阻较大，造成晶体管和由晶体管集成的芯片启动时间较长，降低晶体管和由晶体管集成的芯片的工作效率的技术问题，提高了晶体管和由晶体管集成的芯片的工作效率。

本申请实施例三提供了一种晶体管版图结构，所述晶体管版图结构还包括至少一个源极接触孔、至少一个漏极接触孔和至少一个衬底接触孔，所述源极接触孔位于所述源极区，所述漏极接触孔位于所述漏极区，所述衬底接触孔位于所述栅极区的环状结构形成的外部空间，如图5所示，所述晶体管版图结构还包括一个源极接触孔205、一个漏极接触孔206和一个衬底接触孔207，所述源极接触孔205位于所述源极区202，所述漏极接触孔206位于所述漏极区203，所述衬底接触孔207位于所述栅极区201的环状结构形成的外部空间。

其中，优选地，本申请实施例三还提供另一种晶体管版图结构，如图6所示，所述晶体管版图结构包括多个源极接触孔205，且所述源极接触孔205均匀分布。

其中，优选地，本申请实施例三还提供另一种晶体管版图结构，如图7所示，所述晶体管版图结构包括多个漏极接触孔206，且所述漏极接触孔206均匀分布。

其中，优选地，本申请实施例三还提供另一种晶体管版图结构，如图8所示，所述晶体管版图结构包括多个衬底接触孔207，且所述衬底接触孔207均匀分布。

其中，优选地，本申请实施例三还提供另一种晶体管版图结构，如图9所示，所述晶体管版图结构包括多个源极接触孔205和多个衬底接触孔207，且，所述衬底接触孔207与所述源极接触孔205间隔分布，且均匀分布于所述栅极区201的环状结构形成的外部空间，即所述衬底接触孔207与所述源极接触孔205充分接触。

由上述方案可知，本申请实施例三提供的一种晶体管版图结构，其栅极区为环状结构，其衬底接触孔和源极接触孔位于所述环状结构的栅极形成的外部空间中，优选的，所述衬底接触孔和源极接触孔均匀间隔分布，使得所述晶体管版图结构中的源极接触孔、漏极接触孔、衬底接触孔及栅极区的位置更为集中，在减小晶体管版图结构面积的同时，将源极接触孔与衬底接触孔更加充分接触，有效避免闩锁效应的发生，避免了现有技术中晶体管版图结构中源极接触孔与衬底接触孔无法充分接触，极易引起闩锁效应，导致晶体管和由晶体管集成的芯片烧毁的技术问题，保障了晶体管及由晶体管集成的芯片的工作安全。

本申请实施例四提供了一种晶体管版图结构，如图10所示，所述晶体管版图结构包括栅极区101、源极区102、漏极区103和衬底区104，其中，所述栅极区101、所述源极区102、所述漏极区103位于所述衬底区104上；

所述栅极区101为八边形环状结构，该环形结构的每个角度为135度，将所述源极区102和所述漏极区103隔开；

所述漏极区103位于所述栅极区101的环状结构形成的内部空间，所述源极区102位于所述栅极区101的环状结构形成的外部空间；

其中，所述栅极区101包括第一引出端111和第二引出端112。

其中，所述晶体管版图结构实施例四还包括多个源极接触孔105、多个漏极接触孔106和多个衬底接触孔107，所述源极接触孔105位于所述源极区102，所述漏极接触孔106位于所述漏极区103，所述衬底接触孔107位于所述栅极区101的环状结构形成的外部空间；

且所述源极接触孔105均匀分布，所述漏极接触孔106均匀分布，所述衬底接触孔107均匀分布，并与所述源极接触孔105间隔分布。

需要说明的是，图10中所示的源极区102与衬底区104重叠；所述源极接触孔105与所述衬底接触孔107间隔且均匀分布，为便于区分，在图10中所述衬底接触孔107用线框进行标明。

由上述方案可知，本申请实施例四提供的一种晶体管版图结构，其栅极区为环状结构，在保证栅极区总长度一定的前提下，所述栅极区所需要占据的面积达到最小，即如现有技术中，栅极区分为两条状区域，则两条状区域之间的面积即为栅极区所需要占据的面积，在所述栅极区总长度一定的前提下，环形的栅极区可大大减少所述栅极区所需要占据的面积，即相应的减少单个晶体管的整体面积，且环状结构的栅极区使得晶体管版图结构中源极接触孔、漏极接触孔、衬底接触孔的位置更为集中，进一步，有效减小晶体管版图结构的面积，由此，避免了现有技术中条状栅极的晶体管版图结构，面积较大，造成晶体管和由晶体管集成的芯片的成本较高的技术问题，减小了晶体管的元器件面积，有效降低了晶体管和由晶体管集成的芯片的成本。

同时，本申请实施例四提供的一种晶体管版图结构，其栅极区为环状结构，且所述栅极区内设置有栅极，即所述栅极为环状结构，与现有技术相比，本实用新型中所提供的环状栅极总电阻相当于将现有的两条分离栅极并联之后的电阻，则该环状结构的栅极的寄生电阻要小于现有的晶体管的栅极寄生电阻之和，即本申请有效减小了栅极寄生电阻，相应的，减小了晶体管和由晶体管集成的芯片的启动时间，避免了现有技术中条状栅极的晶体管版图结构，栅极寄生电阻较大，造成晶体管和由晶体管集成的芯片启动时间较长，降低晶体管和由晶体管集成的芯片的工作效率的技术问题，提高了晶体管和由晶体管集成的芯片的工作效率。

且本申请实施例四的晶体管版图结构中，其栅极区为环状结构，衬底接触孔和源极接触孔位于所述环状结构的栅极区形成的外部空间中，甚至均匀间隔分布，环状结构的栅极区使得晶体管版图结构中源极接触孔、漏极接触孔、衬底接触孔的位置更为集中，而且，使得源极接触孔与衬底接触孔之间更加充分接触，在有效减小晶体管版图结构的面积的同时，有效避免闩锁效应的发生，保障了晶体管和由晶体管集成的芯片的工作安全。

本申请实施例五还提供了一种芯片版图结构，所述芯片版图结构包括至少一个如上述实施例一至实施例四中任意一项所述的晶体管版图结构，如图11所示，为本申请实施例五基于本申请实施例四的芯片版图结构的结构示意图，所述芯片版图结构包括四个如图10所示的晶体管版图结构，其中，所述晶体管版图结构的细节结构请参考本申请实施例四中所述，在此不再详细阐述。

由上述方案可知，本申请实施例五提供的一种芯片版图结构，该芯片版图结构中，晶体管的栅极区为环状结构，在保证栅极区总长度一定的前提下，所述栅极区所需要占据的面积达到最小，即如现有技术中，栅极区分为两条状区域，则两条状区域之间的面积即为栅极区所需要占据的面积，在所述栅极区总长度一定的前提下，环形的栅极区可大大减少所述栅极区所需要占据的面积，即相应的减少单个晶体管的整体面积，且环状结构的栅极区使得晶体管版图结构中源极接触孔、漏极接触孔、衬底接触孔的位置更为集中，进一步，有效减小芯片版图结构的面积，由此，避免了现有技术中条状晶体管栅极的芯片版图结构，面积较大，造成由晶体管集成的芯片的制作成本较高的技术问题，减小了芯片的元器件面积，有效降低了由晶体管集成的芯片的制作成本。

本申请实施例五还提供了另一种芯片版图结构，如图12所示，所述芯片版图结构包括多个如图10所示的晶体管版图结构，其中，所述每两个晶体管的两个栅极区引出端对接，所述晶体管版图结构的细节结构请参考本申请实施例四，在此不再详细阐述。

由上述方案可知，本申请实施例五提供的一种芯片版图结构，其晶体管栅极区为环状结构，且所述栅极区内设置有栅极，即所述栅极为环状结构，与现有技术相比，本实用新型中所提供的环状栅极总电阻相当于将现有的两条分离栅极并联之后的电阻，则该环状结构的栅极的寄生电阻要小于现有的晶体管的栅极寄生电阻之和，即本申请有效减小了栅极寄生电阻，相应的，减小了由晶体管集成的芯片的启动时间，避免了现有技术中条状栅极的芯片版图结构，栅极寄生电阻较大，造成由晶体管集成的芯片启动时间较长，降低由晶体管集成的芯片的工作效率的技术问题，提高了由晶体管集成的芯片的工作效率。

且本申请实施例五的芯片版图结构中，其晶体管栅极区为环状结构，衬底接触孔和源极接触孔位于所述环状结构的栅极区形成的外部空间中，甚至均匀间隔分布，环状结构的栅极区使得芯片版图结构中晶体管源极接触孔、漏极接触孔、衬底接触孔的位置更为集中，而且，使得源极接触孔与衬底接触孔之间更加充分接触，在有效减小芯片版图结构的面积的同时，有效避免闩锁效应的发生，保障了由晶体管集成的芯片的工作安全。

以上对本申请所提供的一种晶体管版图结构和芯片版图结构进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (8)

1.一种晶体管版图结构，其特征在于，包括栅极区、源极区、漏极区和衬底区，所述栅极区、所述源极区和所述漏极区位于所述衬底区上，其中：

所述栅极区呈环状，将所述源极区和所述漏极区隔开；

所述漏极区位于所述栅极区的环状结构形成的内部空间，所述源极区位于所述栅极区的环状结构形成的外部空间。

2.根据权利要求1所述的晶体管版图结构，其特征在于，还包括至少一个源极接触孔、至少一个漏极接触孔和至少一个衬底接触孔，所述源极接触孔位于所述源极区，所述漏极接触孔位于所述漏极区，所述衬底接触孔位于所述栅极区的环状结构形成的外部空间。

3.根据权利要求2所述的晶体管版图结构，其特征在于，所述源极接触孔均匀分布。

4.根据权利要求2所述的晶体管版图结构，其特征在于，所述漏极接触孔均匀分布。

5.根据权利要求2所述的晶体管版图结构，其特征在于，所述衬底接触孔均匀分布。

6.根据权利要求2所述晶体管版图结构，其特征在于，所述衬底接触孔与所述源极接触孔间隔分布，且均匀分布。

7.根据权利要求1所述的晶体管版图结构，其特征在于，所述栅极区呈八边形结构。

8.一种芯片版图结构，其特征在于，包括至少一个如权利要求1所述的晶体管版图结构。

Images