CN202749375U - 具有自充电场电极的半导体器件 - Google Patents

具有自充电场电极的半导体器件 Download PDF

Info

Publication number
CN202749375U
CN202749375U CN2011204224183U CN201120422418U CN202749375U CN 202749375 U CN202749375 U CN 202749375U CN 2011204224183 U CN2011204224183 U CN 2011204224183U CN 201120422418 U CN201120422418 U CN 201120422418U CN 202749375 U CN202749375 U CN 202749375U
Authority
CN
China
Prior art keywords
semiconductor device
field plate
drift region
region
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2011204224183U
Other languages
English (en)
Inventor
S.加梅里特
F.希尔勒
H.韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Application granted granted Critical
Publication of CN202749375U publication Critical patent/CN202749375U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Abstract

本实用新型涉及具有自充电场电极的半导体器件。公开了一种半导体器件，其包括第一掺杂类型的漂移区、所述漂移区与器件区之间的结、以及所述漂移区中的至少一个场电极结构。所述场电极结构包括：场电极；场电极电介质，与所述场电极邻接并布置在所述场电极与所述漂移区之间，并且具有开口；场终止区和生成区中的至少一个。

Description

具有自充电场电极的半导体器件
技术领域
本实用新型的实施例涉及半导体器件，具体涉及功率半导体器件。 
背景技术
功率半导体器件（如功率MOS（金属氧化物半导体）晶体管或功率二极管）包括漂移区以及在MOS晶体管中处于漂移区与体区（body region）之间且在二极管中处于漂移区与发射极区之间的pn结。漂移区的掺杂浓度低于体区和发射极区的掺杂浓度，使得当器件阻断时（其为在pn结反向偏置时），耗尽区（空间电荷区）主要在漂移区中扩张。 
漂移区沿器件的电流流动方向的尺寸以及漂移区的掺杂浓度主要限定了半导体器件的电压阻断能力。在单极器件（如功率MOSFET（金属氧化物半导体场效应晶体管））中，漂移区的掺杂浓度还限定了器件的导通电阻，其为处于导通状态的半导体器件的电阻。 
当pn结反向偏置时，在pn结的两侧均电离掺杂剂原子，得到与电场相关联的空间电荷区。电场的场强幅度的积分与对pn结反向偏置的电压相对应，其中电场的最大值处于pn结处。当电场的最大值达到与用于实现漂移区的半导体材料的类型相关的临界场强时，发生雪崩击穿。 
当在漂移区中提供以下电荷时可以提高漂移区的掺杂浓度而不减弱器件的电压阻断能力：所述电荷可以充当在pn结反向偏置时漂移区中的电离掺杂剂原子的反电荷，使得耗尽区在漂移区中扩张。 
根据已知的概念，在漂移区中提供了场电极或场板，该场电极或场板通过场电极电介质与漂移区介质绝缘。这些场电极可以提供所需的反电荷。 
根据一个已知的概念，这些场电极电连接至固定的电位，如MOSFET中的栅极或源极电位。然而，这可以在场电极与漂移区中的与MOSFET中的漏极区接近的那些区之间产生高电压，使得将需要厚的场电极电介质。然而，厚的场电极电介质减小所期望的补偿效果。 
根据另一已知的概念，多个场电极在漂移区的电流流动方向上被布置为彼此远离（distant to），并且这些场电极连接至不同的电压源以便将这些场电极偏置到不同电位。然而，实现电压源是困难的。 
根据另一已知的概念，场电极电连接至与穿过布置于半导体主体（semiconductor body）之上的接触电极的漂移区相同的掺杂类型的掺杂半导体区。利用互补掺杂类型的半导体区来对漂移区至少部分地屏蔽该“耦合区”。 
存在着利用漂移区来减小导通电阻并增加半导体器件的电压阻断能力的需要。 
实用新型内容
本实用新型所要解决的技术问题是利用漂移区来减小导通电阻并增加半导体器件的电压阻断能力。第一实施例涉及一种半导体器件，其包括第一掺杂类型的漂移区、所述漂移区与器件区之间的结、以及所述漂移区中的至少一个场电极结构。所述场电极结构包括：场电极；场电极电介质，与所述场电极邻接并布置在所述场电极与所述漂移区之间，并且具有开口；以及场终止区，具有所述第一掺杂类型并且比所述漂移区更重掺杂，所述场终止区通过所述场电极电介质的开口将所述场电极连接至所述漂移区。 
第二实施例涉及一种半导体器件，其包括第一掺杂类型的漂移区、所述漂移区与器件区之间的结、以及所述漂移区中的至少一个场电极结构。所述场电极结构包括：场电极；场电极电介质，与所述场电极邻接并布置在所述场电极与所述漂移区之间，并且具有开口；以及生成区（generation region），通过所述场电极电介质的开口将所述场电极连接至所述漂移区或布置在所述场电极中。 
第三实施例涉及一种用于在半导体主体中产生场电极结构的方法。所述方法包括：在所述半导体主体中形成沟槽；在所述沟槽的侧壁上形成第一电介质层；在所述沟槽的底部上形成第二电介质层；以及在所述第二电介质层上形成具有表面的第一多晶硅层。所述方法还包括：在多晶硅层的表面的区域中形成空洞（void），所述空洞延伸通过所述第一电介质层以便暴露所述半导体主体的半导体材料；以及在所述空洞中的所述半导体主体的被暴露的区域上生长单晶半导体材料并在所述第一多晶硅层上生长第二多晶硅层。所述第一多晶硅层和所述第二多晶硅层形成场电极，并且所述空洞之下的第一电介质层和所述第一电介质层形成场电极电介质。 
第三实施例涉及一种用于在半导体主体中产生场电极结构的方法。所述方法包括：在第一半导体层中形成从第一表面延伸的沟槽；在所述沟槽的侧壁上形成第一电介质层；在所述沟槽的底部上形成第二电介质层；以及在所述沟槽中形成场电极，其中所述场电极不完全填充所述沟槽。所述方法还包括：在所述第一表面上的第一半导体层的被暴露的部分上生长第二半导体层，所述第二半导体层还覆盖所述第一表面上的第一电介质层，所述第二半导体层所述沟槽之上留有开口；以及在所述第二半导体层上生长第三半导体层，所述第三半导体层闭合（close）所述沟槽，在所述场电极之上留有空洞。 
通过上述技术方案，半导体器件的导通电阻能够减小并且半导体器件的电压阻断能力能够增加。本领域技术人员将在阅读以下具体实施方式后并在查看附图后认识到附加的特征和优势。 
附图说明
现在将参照附图来说明示例。附图用于示意基本原理，使得仅示意用于理解基本原理所必需的方面。附图不是按比例绘制的。在附图中，相同的参考标记表示相似的特征。在附图中： 
图1示意了根据第一实施例的包括场电极结构的半导体器件的横截面视图；
图2示意了根据第二实施例的包括场电极结构的半导体器件的横截面视图；
图3示意了根据第三实施例的包括场电极结构的半导体器件的横截面视图；
图4示意了根据第四实施例的包括场电极结构的半导体器件的横截面视图；
图5示意了根据第五实施例的包括场电极结构的半导体器件的横截面视图；
图6示意了根据第六实施例的包括场电极结构的半导体器件的横截面视图；
图7示意了根据第七实施例的包括场电极结构的半导体器件的横截面视图；
图8示意了根据第八实施例的包括场电极结构的半导体器件的横截面视图；
图9示意了根据第九实施例的包括场电极结构的半导体器件的横截面视图；
图10示意了在半导体器件阻断时场电极结构的区域中的半导体器件中的等位线；
图11示意了条形（stripe-shaped）场电极结构；
图12示意了堆形（pile-shaped）场电极结构；
图13示意了根据第一实施例的半导体器件的横截面视图，该半导体器件包括沿半导体器件的电流流动方向彼此成一直线（in line with）布置的多个场电极结构；
图14示意了根据第二实施例的半导体器件的横截面视图，该半导体器件包括在与电流流动方向垂直的方向上偏移布置的多个场电极结构；
图15示意了包括多个场电极结构的半导体器件的另一实施例；
图16包括图16A至16D，示意了场电极结构的场电极和场电极电介质的可能形式或几何结构的另外实施例；
图17示意了被实现为晶体管的半导体器件的第一实施例；
图18示意了被实现为晶体管的半导体器件的第二实施例；
图19示意了被实现为晶体管的半导体器件的第三实施例；
图20示意了被实现为晶体管的半导体器件的第四实施例；
图21示意了被实现为二极管的半导体器件的实施例；
图22包括图22A至22H，示意了用于在半导体主体中产生场电极结构的方法的第一实施例，图22A至22H中的每一个示出了在各个过程步骤期间半导体主体的部分的横截面视图；
图23包括图23A至23H，示意了用于在半导体主体中产生场电极结构的方法的第二实施例，图23A至23H中的每一个示出了在各个过程步骤期间半导体主体的部分的横截面视图。
具体实施方式
在以下具体实施方式中，参照了附图，这些附图形成以下具体实施方式的一部分，并且其中以示意的方式示出了可实施本实用新型的具体实施例。在这一点上，参照所描述的附图的定向，使用了方向性术语，如“顶”、“底”、“前”、“后”、“首”、“尾”等等。由于实施例的组件可以以多个不同定向而定位，因此方向性术语用于示意的目的而决不进行限制。要理解，在不脱离本实用新型的范围的前提下，可以利用其他实施例并且可以进行结构上或逻辑上的改变。因此，以下具体实施方式不要视为具有限制意义，并且本实用新型的范围由所附权利要求限定。要理解，这里描述的各个示例实施例的特征可以彼此组合，除非另外具体声明。 
图1示意了根据第一实施例的半导体器件的横截面视图。该半导体器件包括半导体主体100、第一掺杂类型的漂移区11以及漂移区11与另一器件区13之间的结12。结12是pn结或肖特基结。在第一种情况下，该另一器件区13是与第一掺杂类型互补的第二掺杂类型的半导体区。在第二种情况下，该另一器件区13是肖特基区或肖特基金属，如例如铝（Al）、硅化钨（WSi）、硅化钽（TaSi）、硅化钛（TiSi）、硅化铂（PtSi）或硅化钴（CoSi）。 
该另一器件区13电耦合至第一电极或端子31，并且漂移区11电耦合或连接至第二电极或端子32。这些第一和第二电极仅在图1中示意性地示出。 
半导体器件还包括漂移区11中的至少一个场电极结构20。半导体器件可以包括其他器件特征，如例如当半导体器件被实现为MOS晶体管时的栅电极。然而，在图1中以及在图2至9中，仅示意了半导体器件的对理解漂移区11中布置的场电极结构20的操作原理所必需的那些特征。该场电极结构20可以用在包括漂移区（如，图1所示的漂移区11）和结（如，图1所示的漂移区11与另一器件区13之间的结12）的每个半导体器件中。具有漂移区以及在漂移区与另外器件区之间的结的半导体器件是（但不限于）MOS晶体管，如MOSFET（金属氧化物栅极场效应晶体管）或IGBT（绝缘栅双极晶体管）、p-i-n二极管、肖特基二极管、JFET（结型场效应晶体管）。参照图1至9说明的场电极结构20可以用在垂直器件或横向器件中，在垂直器件中，器件的电流流动方向与器件的半导体主体的垂直方向相对应，而在横向器件中，器件的电流流动方向与器件的半导体主体的横向（水平）方向相对应。 
参照图1，场电极结构20包括场电极21和场电极电介质22。场电极电介质22与场电极21邻接，布置在场电极21与漂移区11之间，并具有开口26，使得在漂移区11内场电极电介质22不完全包围场电极21。场电极结构20还包括场终止区23，场终止区23具有第一掺杂类型并且比漂移区11更重掺杂。场终止区23通过场电极电介质22的开口26将场电极21耦合或连接至漂移区11。漂移区11的掺杂浓度例如处于1014cm-3（1e14cm-3）与1018cm-3（1e18cm-3）之间的范围内。场终止区23的掺杂浓度例如处于1016cm-3（1e16cm-3）与1020cm-3（1e20cm-3）之间的范围内。场终止区23的掺杂使得当在漂移区11中扩张的耗尽区到达场终止区23时，场终止区23不能完全耗尽电荷载流子（charge carrier）。当半导体主体100包括硅作为半导体材料时，在场终止区23中的掺杂剂剂量(dopant dose)高于大约2·1012cm-2（2e12cm-2）时，场终止区23不能完全耗尽电荷载流子。场终止区23的掺杂剂剂量与场终止区23的掺杂浓度沿电流流动方向x的积分相对应。 
场电极电介质22包括例如氧化物、氮化物、高k电介质、低k电介质等。场电极电介质22甚至可以包括在包围场电极21的空洞中形成的气体或真空。根据一个实施例，场电极电介质22是具有两个或更多个不同电介质层的复合层。 
半导体器件具有电流流动方向x，其为在半导体器件传导（处于导通状态）时电荷载流子在漂移区11中流动的方向。场电极21具有长度l并具有宽度w，长度l是场电极21沿电流流动方向x的尺寸，宽度w是场电极21沿与电流流动方向x垂直的方向的尺寸。一个场电极21可以具有变化的长度和变化的宽度。在这种情况下，长度“l”表示场电极21的长度的最大值，而宽度“w”限定了场电极21的宽度的最大值。场电极电介质22基本上具有U形，该U形具有底部分221和两个腿（leg）部分222、223。场电极21的宽度w是场电极电介质22的两个腿部分222、223之间的场电极21的尺寸。如将参照图16A至16D说明的那样，可以以许多不同的方式来修改场电极电介质22的U形。然而，修改后的U形也包括底部分221和两个腿部分，这两个腿部分限定了宽度w并且在这两个腿部分之间布置场电极21。 
场电极21的长宽比（其为长度l与宽度w之比）高于1，即，l/w>1。根据一个实施例，长宽比l/w在1与50之间，具体地在5与50之间。场电极22的厚度（其为场电极21与漂移区11之间的场电极电介质22的尺寸）可以变化。根据一个实施例，该厚度在10nm与2μm之间。 
场电极22具有两个纵向末端，其为场电极21沿电流流动方向x的方向的那些末端。场电极21的第一纵向末端面向场电极电介质22的底部分221。场电极21的第二纵向末端面向场电极电介质22的开口26，其中在图1所示的实施例中，该开口26面向半导体器件的结12或者位于半导体器件的结12的方向上。 
在公开关于场电极21和场终止区23的可能实施方式的其他细节之前，参照图1来说明半导体器件的（具体地，场电极结构20的）基本操作原理。为了说明的目的，假定漂移区11是n掺杂的，使得当在漂移区11与另一器件区13之间或者在第二和第一端子32、31之间分别施加正电压时，结12反向偏置。然而，以下说明的操作原理也对应地适用于具有p掺杂漂移的半导体器件。 
当结12反向偏置时，耗尽区（空间电荷区）在始于结12的漂移区11中扩张。耗尽区的宽度（其为耗尽区沿与结12垂直的方向的尺寸）与对结12反向偏置的电压相关；当反向偏置电压增大时，耗尽区的宽度增大。在耗尽区内，在漂移区11中存在电离的掺杂剂原子。这些电离的掺杂剂原子在漂移区11是n掺杂的时具有正电荷（并且在漂移区是p掺杂的时具有负电荷）。与漂移区11中的正电荷相对应的负电荷位于结12的另一侧的另一器件区13中。当耗尽区到达场终止区23时，电离过程还在与漂移区11具有相同掺杂类型的场终止区23中开始进行。在n掺杂的场终止区23中，产生电子，从而将正掺杂剂离子留在场终止区23中（这些电离的掺杂剂原子未在图1中示出）。由于由场终止区23和漂移区11中的正电荷电离的掺杂剂原子引起的电场，沿半导体器件的电流流动方向x将在场终止区23中产生的电子驱离结12。场终止区23在电流流动方向上与场电极21相邻，使得将在场终止区23中产生的电子被驱入场电极21。由于场电极电介质22，电子被“困”在场电极21中，使得场电极21被负充电。由此，不仅另一器件区13而且场电极21提供与漂移区11中的正电荷相对应的负电荷（反电荷）。 
当由漂移区11中的电离的掺杂剂原子和另一器件区13中的对应反电荷产生的电场达到临界电场时，达到半导体器件的电压阻断能力。临界电场是半导体主体的半导体材料（如硅）的材料常数。在结12处达到临界电场时的反向偏置电压与漂移区11的掺杂浓度相关，因而与可以在对结12施加反向偏置电压时电离的掺杂剂原子的数目相关。然而，当例如在图1的半导体器件中，漂移区11中的电离的掺杂剂原子不仅在结12的另一侧的另一器件区13中而且在漂移区11内（即，在场电极21中）找到对应的反电荷时，可以在不减弱半导体器件的电压阻断能力的情况下增大漂移区11的掺杂浓度。增大漂移区11的掺杂浓度对半导体器件的导通电阻来说是有益的。在单极半导体器件（如例如MOSFET或肖特基二极管）中，导通电阻主要由漂移区11的欧姆电阻定义，其中当漂移区11的掺杂浓度增大时，漂移区11的欧姆电阻减小。 
场电极21在电流流动方向上与场终止区23相邻，使得电荷载流子从场终止区23流入其被困在其中的场电极21。产生被困在场电极21中的电荷载流子的过程是可逆的，这意味着：当通过关断反向偏置电压来移除漂移区11中的耗尽区时，被困在场电极21中的电子流回到场终止区23中。 
当漂移区11和场终止区23是n掺杂区时，在耗尽区到达场终止区23时流入场电极21的电荷载流子是n型电荷载流子（电子）。在这种情况下，场电极21被负充电。然而，当漂移区11和场终止区23是p掺杂区时，p型电荷载流子流入场电极21，从而对场电极正充电。例如，当场电极21包括金属时，p型电荷载流子流入场电极与电子从金属场电极21流入场终止区23相对应。 
参照图1，场终止区23可以完全布置在场电极电介质23内，使得场终止区23不沿半导体器件的电流流动方向x延伸至场电极电介质22的开口26之外。场电极21包括例如第一掺杂类型的单晶半导体材料、多晶或非晶半导体材料、或者金属。可以在场终止区23与场电极21之间布置将场终止区23电连接至电极21的导电接触部或接触区24。当场电极21是第一掺杂类型的单晶半导体区时，场电极21的掺杂浓度可以与场终止区23的掺杂浓度相对应。在这种情况下，可以在相同半导体区内提供这两种功能（场终止和场电极）。然而，还可以使场终止区23和场电极21具有不同掺杂浓度。根据一个实施例，场电极21的掺杂浓度与漂移区11的掺杂浓度相对应。 
可选地，场电极结构20包括屏蔽结构25，屏蔽结构25沿电流流动方向x被布置为远离场电极电介质22的开口26。屏蔽结构25与场电极结构20成一直线。屏蔽结构25的宽度（其为屏蔽结构25沿与电流流动方向垂直的方向的尺寸）可以与场电极结构20的宽度相对应或者可以大于场电极结构20的宽度。 
根据一个实施例，屏蔽结构25仅包括电介质，如例如氧化物。根据另一实施例，屏蔽结构25包括通过电介质与半导体区（如漂移区11）介质绝缘的电极。例如，该电极电连接至参考电位。该参考电位可以是第一端子31的电位。在以下将参照图17至20说明的MOSFET中，参考电位还可以是栅电极的电位。当器件处于阻断状态时，屏蔽结构25的与参考电位相连接的电极可以提供针对场终止区23中的电荷的反电荷。根据另一实施例，屏蔽结构25是与漂移区11的掺杂类型互补的掺杂类型的半导体区。 
图2示意了对图1所示的半导体器件的修改。在根据图2的半导体器件中，场终止区23延伸通过场电极电介质22的开口26，使得场终止区23沿电流流动方向x延伸至场电极电介质22的开口26之外。在图2所示的实施例中，在与电流流动方向x垂直的方向上，场终止区23并不延伸至场电极电介质22之外。 
参照图3，场终止区23还可以沿与电流流动方向x垂直的方向延伸至场电极电介质22之外。然而，在该方向上，场终止区23并不延伸至场电极电介质22之外多于200nm、多于100nm、或者甚至不多于50nm。 
在图1至3所示的实施例中，场终止区23和场电极电介质22将场电极21和漂移区11完全分离。然而，这仅是示例。根据图4所示的另一实施例，场电极21的部分与紧邻场终止区23的漂移区11邻接。在图4所示的实施例中，场终止区23具有两个场终止区部分，在这两个场终止区部分之间场电极21延伸至漂移区11。然而，这仅是示例。根据另一实施例（未示出），场终止区23仅包括一个部分。在图4所示的实施例中，场终止区23完全布置在场电极电介质22内。然而，场终止区23还可以沿电流流动方向延伸至场电极电介质22的开口之外。 
图5示意了半导体器件的另一实施例。在该实施例中，场终止区23仅布置在场电极电介质22之外。在该实施例中，场电极21或可选接触部24延伸至场电极电介质22的开口并与场终止区23邻接。在图5所示的实施例中，场终止区23（和场电极电介质22）将场电极21和漂移区11完全分离。然而，这仅是示例。还可以存在场电极21中的与漂移区11邻接的部分，例如如图4所示。 
尽管在图1至5所示的实施例中开口26的大小与场电极21的宽度w相对应，但是这仅是示例。参照图6，场电极电介质22可以被实现为具有比场电极21的宽度w小的开口26。对于参照图1至5说明的每个实施例，可以采用场电极电介质22的这种小开口。如图6所示将场终止区23布置在场电极电介质22之外并在开口26处与场电极21或接触部24邻接仅是与较小开口相结合实现场终止区23的许多不同实施例中的一个。 
图7示意了具有场电极结构20的半导体器件的另一实施例。该场电极结构20包括生成区50，生成区50被配置为当在结12反向偏置时耗尽区到达生成区50时生成电荷载流子对，即空穴和电子。与生成流入场电极21的第一类型电荷载流子（即，以上说明的示例中的电子）和固定的第二类型电荷载流子（即，正电离掺杂剂原子）的参照图1至6说明的场终止区23不同，生成区50生成可以在漂移区11内移动的两种类型的电荷载流子。为了说明的目的，再次假定漂移区11是n型漂移区，使得当结12反向偏置时，在漂移区11中存在正掺杂剂离子（电离的掺杂剂原子）。当耗尽区11达到生成区50时，生成电子和空穴，而将由于电场而生成的电子驱离结12并驱入场电极电介质22内的场电极21中。将电子困在场电极21中的效果与参照图1说明的效果相同。空穴是沿结12的方向驱动的并到达第一电极31（其仅被示意性地示出并可以包括金属），其中空穴与电子再结合，或者，一些空穴在防止空穴流动至结12的可选屏蔽结构25处积聚。 
可以以许多不同方式实现至少一个生成区50。根据一个实施例，生成区50是场电极21与漂移区11之间的界面区。在这种情况下，场电极21包括例如金属或硅化物。根据另一实施例，场电极21包括多晶半导体材料、非晶半导体材料、或者外来材料原子被植入或扩散至其中或包括晶体缺陷的单晶半导体材料。例如，合适的外来材料原子是重金属原子，如例如金原子或铂原子。晶体缺陷可以通过将粒子（如氩（Ar）或锗（Ge）原子、半导体原子等）注入场电极中来产生。当场电极21包括多晶或非晶半导体材料或者具有外来材料原子或晶体缺陷的单晶半导体材料时，在场电极21内存在多个生成区50。单晶材料中的每个外来材料原子或每个晶体缺陷或者单晶或非晶材料中的固有晶体边界可以充当生成区。生成区50相对于场电极21的位置可以与以上说明的场终止区23相对于场电极21的位置相对应。与参照图1至6说明的场终止区23类似，生成区50可以沿半导体器件的电流流动方向x与场电极21相邻，使得在生成区50中生成的电荷载流子（如电子）流入其被困在其中的场电极21。然而，还可以在场电极21内提供至少一个生成区50，例如当场电极21包括多晶或非晶半导体材料或者具有晶体缺陷的单晶半导体材料时。与已参照场终止区23说明的效果类似，对场电极21充电是可逆的。当降低或关断使结反向偏置的电压时，被困在场电极21中的电荷载流子从场电极21移除，以便对场电极21放电。这些电荷载流子可以在生成区50处与互补电荷载流子再结合或者可以经由漂移区11流动至电极31、32之一。例如，当漂移区11是n掺杂的以使得在结12反向偏置时电子被困在场电极21中时，在关断或降低反向偏置电压时，这些电子在生成区50处与空穴再结合或流动至第二电极32。与空穴再结合的电子的数目取决于在该结反向偏置时漂移区11中保持的空穴的数目。当该结反向偏置时，空穴例如被保持在屏蔽结构25处，该屏蔽结构25可以充当与对场电极21充电的电荷载流子互补的电荷载流子的陷阱。 
场电极结构20可以包括场终止区23和生成区50，这意味着：场终止区23和生成区50可以组合在一个场电极结构中。例如，当在图4所示的实施例中场电极21包括金属、多晶或非晶半导体材料、或者具有外来材料原子或晶体缺陷的单晶半导体材料时，在场电极21与漂移区11之间的界面处或附近或者在场电极21中存在生成区。根据另一实施例（未示出），半导体器件包括与如上说明的漂移区11相同的掺杂类型的场终止区23和互补掺杂类型的半导体区。场终止区23和互补半导体区通过金属电极而连接，并且互补区可以布置在场终止区23与场电极21之间。在该实施例中，场终止区23、金属电极和互补区形成生成区，使得场终止区和生成区这二者在该器件中可用。 
图8示意了包括具有生成区50的场电极结构20的半导体器件的另一实施例。在该实施例中，场电极21包括金属或硅化物区51。该金属或硅化物区51或者在金属或硅化物区51与场电极21之间的界面充当生成区。根据场电极21的实施方式，由金属或硅化物区51形成的生成区可以是器件中的唯一生成区或者可以是多个生成区之一。根据一个实施例，场电极21包括单晶半导体材料。在这种情况下，仅在金属或硅化物区51与场电极21之间的界面处形成生成区。根据另一实施例，场电极21包括多晶或非晶半导体材料或者具有外来材料原子或晶体缺陷的单晶半导体材料。在这种情况下，在场电极21中存在附加的生成区。 
参照图9，生成区50可以包括与漂移区11邻接的空洞52。漂移区11与空洞52之间的界面充当生成区50。在图9所示的实施例中，空洞52还延伸至场电极21中。然而，这仅是示例。空洞52还可以远离场电极21。与参照图1至6说明的场终止区23类似，生成区50被布置为沿半导体器件的电流流动方向x与场电极21邻近或相邻。生成区50可以布置在场电极电介质22内，或者还可以布置在场电极电介质22之外但沿电流流动方向x与场电极21成一直线，使得通过开口26将在生成区50中生成的电荷载流子驱入场电极21。 
图10示意性地示出了在结（图10未示出）反向偏置时半导体器件中的场电极21和场电极电介质22的区域中的电位的等位线。该图适用于包括场终止区（如，参照图1至6说明的场终止区23）或生成区（如，参照图7至9说明的生成区50）的半导体器件。从图10中可见，在场电极21内不存在电场。场电极21的电位与漂移区11在场终止区23或生成区50所处的位置处具有的电位相对应。 
图11示意了图1所示的截平面A-A中的半导体主体100的横截面视图。该截平面A-A切穿场电极21和场电极电介质22并且与图1至9所示的截平面垂直。在图11所示的实施例中，场电极21具有条形并沿着与限定场电极21的宽度w的方向垂直的方向纵向延伸。 
图12示意了其中场电极21具有堆形的另一实施例。在图12所示的实施例中，场电极21具有矩形横截面。然而，这仅是示例。堆形场电极21还可以具有任何其他类型的横截面，如例如椭圆横截面、六边形横截面或任何其他多边形横截面。 
图13示意了包括沿半导体器件的电流流动方向x彼此远离的多个场电极结构20的半导体器件的实施例横截面视图。根据图13的半导体器件包括三个场电极结构20。然而，这仅是示例。可以任意选择场电极结构20的数目，具体地，根据半导体器件的所期望的电压阻断能力以及根据漂移区11的长度来选择。漂移区11的长度是漂移区11沿电流流动方向的尺寸。当在根据图13的器件中结12反向偏置以使得耗尽区在漂移区11中扩张时，耗尽区首先到达被布置为与结12最近的场电极结构20，使得该场电极结构的场电极21被偏置，以便提供针对漂移区11中的电离的掺杂剂原子的反电荷。当耗尽区在漂移区11中进一步传播并达到下一个场电极结构20时，该场电极结构的场电极21也被偏置。当使结12反向偏置的电压增大时，该过程继续进行，直到与结12最远的场电极结构的场电极21被偏置为止。 
图13所示的场电极结构20与参照图1说明的场电极结构20相对应。然而，这仅是示例。具有以上说明的场终止区23和/或生成区50的任何其他场电极结构20也可以用在根据图13的半导体器件中。根据一个实施例，以相同方式实现各个场电极结构20。根据另一实施例，在一个半导体器件中采用不同场电极结构20。 
在根据图13的半导体器件中，各个场电极结构20沿电流流动方向x彼此成一直线。可选的屏蔽结构25布置在被布置为与结12最近的场电极结构20与结12之间。对于其余场电极结构20，相邻的场电极结构（具体地，相邻场电极结构的场电极电介质22）充当屏蔽结构，使得对于这些场电极结构而言不需要附加的屏蔽结构。 
参照图13中点线所示的内容，半导体器件可以包括针对与在结12反向偏置时被困在场电极21中的电荷载流子互补的电荷载流子类型的电荷载流子的电荷载流子陷阱27。具体地，当场电极结构20包括生成区时，在场电极21被充电或偏置时生成这些互补电荷载流子。在图13所示的实施例中，场电极21的背对开口26的那个纵向末端处的场电极电介质22处布置电荷载流子陷阱27。电荷载流子陷阱27可以包括面向相邻场电极结构20的开口26的曲表面（如图13所示）或者可以包括平表面（未示出）。电荷载流子陷阱27可以被形成为场电极电介质22的一部分并且可以包括与场电极电介质22相同的材料。在一个场电极结构20的一个末端处形成的一个电荷载流子陷阱27困住在相邻场电极结构20的生成区（图13未示出）中生成的电荷载流子。与和结12最近的场电极结构20相邻的屏蔽结构25可以充当在该场电极结构20中生成的互补电荷载流子的电荷载流子陷阱。 
图14示意了具有多个场电极结构20的半导体器件的另一实施例。在该半导体器件中，各个场电极结构20也沿电流流动方向x远离布置。然而，各个场电极结构20并不彼此成一直线，而是在与电流流动方向x垂直的方向上偏移。根据一个实施例，图14所示的结构被用作垂直半导体器件中的边缘端接结构（termination structure）。在这种情况下，具有偏移的场电极结构20的结构被布置在半导体主体100的边缘区中，该边缘区是半导体主体100的与半导体主体100的（垂直）边缘接近的区。尤其是当用作边缘端接结构时，可以省略与各个场电极结构20相邻的可选屏蔽结构。 
图15示意了包括多个场电极结构20的半导体器件的另一实施例。在该半导体器件中，在场电极21与漂移区11之间和/或在场电极21内形成生成区50。此外，被布置为与结12最近的场电极结构20的场电极21延伸至屏蔽结构25。沿电流流动方向x的其他场电极结构20的场电极21延伸至相邻场电极结构20的场电极电介质22或延伸至其中。一个场电极结构20的场电极电介质22中的相邻场电极结构20的场电极21从电荷载流子陷阱27延伸至或延伸至其中的那些区形成互补的电荷载流子。生成区50是场电极21与漂移区11之间的沿与电流流动方向垂直的方向远离场电极电介质22的外边缘的界面，或者生成区被布置在场电极21内。在每一种情况下，这些生成区50都不沿与电流流动方向垂直的方向延伸至场电极电介质22之外。 
参照以上说明，场电极电介质22基本上是U形，具有底部分221和两个相对的腿部分222、223。参照图16A至16D，可以以许多不同方式修改该U形。图16A至16D示意性地示出了场电极电介质22的可能形式或几何结构的实施例。参照图16A和16B，场电极21可以在开口26的方向上变窄，因此场电极电介质22的U形可以在开口26的方向上变窄。在图16C所示的实施例中，场电极21具有近似恒定的宽度，其中场电极电介质22仅在与开口26接近的区域中变窄。参照图16D，场电极电介质22还可以是瓶形的。图16A至16D仅示意了可以修改场电极电介质22的U形的许多可能方式中的若干方式。 
图17示意了被实现为MOS晶体管的具有场电极结构20的半导体器件的横截面视图。在图17中以及在图18至21中，仅示意性地示出了场电极结构20。下文中参照图1至16说明的每个场电极结构可以用在这些半导体器件中。参照图17，另一器件区13形成MOS晶体管的体区并且与漂移区11互补地掺杂。在该器件中，漂移区11与体区13之间的结12是pn结。MOS晶体管还包括源极区14和漏极区15。体区13布置在源极区13与漂移区11之间，并且漂移区11布置在体区13与漏极区15之间。栅电极41与体区13相邻并通过栅极电介质42与体区13介质绝缘。 
MOS晶体管可以被实现为增强晶体管（常断（normally-off）晶体管）。在这种情况下，体区13与栅极电介质42邻接。半导体器件还可以被实现为耗尽晶体管（常通（normally-on）晶体管）。在这种情况下，与源极区14和漂移区11相同的掺杂类型的沟道区（未示出）在体区13中沿着栅极电介质42在源极区14与漂移区11之间延伸。 
MOS晶体管可以被实现为n型晶体管。在这种情况下，源极区14和漂移区11是n掺杂的，而体区13是p掺杂的。半导体器件还可以被实现为p型晶体管。在这种情况下，源极区14和漂移区11是p掺杂的，而体区13是n掺杂的。此外，MOS晶体管可以被实现为MOSFET或IGBT。在MOSFET中，漏极区15与漂移区11具有相同掺杂类型，而在IGBT中，漏极区15是互补地掺杂的。在IGBT中，漏极区15还被称作集电极区而不是漏极区。 
根据图17的MOS晶体管可以被实现为垂直晶体管。在这种情况下，源极区14和漏极区15被布置为沿半导体主体100的垂直方向远离，该垂直方向是与半导体主体100的第一和第二表面垂直的方向。在垂直晶体管中，电流流动方向x与半导体主体100的垂直方向相对应。然而，晶体管还可以被实现为横向晶体管。在这种情况下，源极区14和漏极区15被布置为沿半导体主体100的横向或水平方向远离，使得晶体管的源电极和漏电极布置在半导体主体的一侧。在根据图17的MOS晶体管中，第一电极31形成与源极区和体区14、13接触且与源极端子S连接的源电极，而第二电极32形成与漏极区15和漏极端子D电连接的漏电极。栅电极41电连接至栅极端子G。与传统晶体管类似，根据图17的晶体管可以包括多个相同的晶体管单元，其中每个晶体管单元包括源极区14、体区13以及栅电极41的部分。漂移区11和漏极区15可以为各个晶体管单元所共用。各个晶体管单元并联连接，其中各个源极区14连接至源电极31并且其中各个栅电极41连接至公共栅极端子G。 
在根据图17的晶体管器件中，场电极结构20沿电流流动方向x与栅电极41和栅极电介质42成一直线。与图17所示的平面垂直的平面中的场电极（图17未示出）的几何结构可以与该平面中的栅电极41的几何结构相对应。在根据图17的半导体器件中，仅一个场电极结构20被布置为与一个栅电极或栅电极部分41成一直线。然而，这仅是示例。参照图13至15所示的实施例，多个场电极结构20可以沿电流流动方向x被布置为彼此成一直线。 
在其中场电极结构20被布置为与栅电极41和栅极电介质42成一直线的根据图17的实施例中，栅电极41和栅极电介质42充当屏蔽结构和/或电荷载流子陷阱，以便不需要附加的屏蔽结构。 
可以与可以通过对栅电极41施加合适驱动电位而导通和关断的传统MOS晶体管类似地操作根据图17的MOS晶体管。当关断该MOS晶体管并在漏极端子和栅极端子D、S之间施加使漂移区11与体区13之间的pn结12反向偏置的电压时，如以上说明的，对场电极结构20的场电极（图17未示出）进行偏置以便提供针对漂移区11中的掺杂剂电荷的反电荷。 
图18示意了被实现为MOS晶体管的半导体器件的另一实施例。图18的半导体器件是对图17的半导体器件的修改，其中在图18的实施例中，栅电极41与漂移区11之间的电介质层43比栅极电介质42厚。该电介质层43的厚度例如在100nm与500nm之间。 
图19示意了对图17所示的半导体器件的另一修改。图19的半导体器件包括另一场板或场电极44。该另一场电极44通过另一场电极电介质45与漂移区11介质绝缘。该另一场电极44以图19未示出的方式电连接至源极端子S或栅极端子G，并包括例如金属或多晶半导体材料。在图19所示的实施例中，在与栅电极41相同的沟槽中形成该另一场电极44，使得该另一场电极44与栅电极41成一直线。然而，这仅是示例。该另一场电极44和栅电极41还可以被实现在不同沟槽中。 
在图17至19所示的实施例中，栅电极41被实现为在半导体主体100的沟槽中布置的沟槽电极。然而，这仅是示例。也可以应用任何其他类型的栅电极几何结构。图20示意了具有平面栅电极41的垂直晶体管器件的横截面视图，该平面栅电极41是在半导体主体100的表面之上布置的栅电极。在该实施例中，漂移区12包括以下部分，这些部分延伸至半导体主体100的第一表面和至在第一表面之上布置的栅极电介质42。体区13可以充当屏蔽结构，使得不需要附加的屏蔽结构。 
图21示意了被实现为二极管的半导体器件的实施例。在该半导体器件中，另一器件区13是与漂移区11互补的掺杂类型的半导体区以便形成双极二极管，具体地为p-i-n二极管，或者另一器件区13是肖特基区以便形成肖特基二极管。另一器件区13形成二极管的第一发射极区。二极管还包括与漂移区11相同的掺杂类型但更重掺杂的第二发射极区14。在该实施例中，第一发射极区13连接至形成阳极端子A的第一电极31，而第二发射极区14连接至形成二极管的阴极端子K的第二电极32。 
可以与传统二极管类似地操作根据图21的二极管。当在阳极端子和阴极端子A、K之间施加使漂移区11与第一发射极区13之间的pn结12反向偏置的电压时，如以上说明的，对场电极结构20的场电极（图17未示出）进行偏置以便提供针对漂移区11中的掺杂剂电荷的反电荷。 
参照图22A至22H，说明了用于产生具有生成区50的至少一个场电极结构20的方法的第一实施例。图22A至22H中的每一个示出了在各个过程步骤期间半导体主体100的部分的横截面视图。这些步骤涉及用于在垂直半导体器件中产生场电极结构20的方法，该垂直半导体器件是其中电流流动方向与半导体主体100的垂直方向相对应的器件。 
参照图22B，该方法包括：在半导体主体100中形成沟槽101；以及在沟槽101的侧壁上形成第一电介质层122。在沟槽101的侧壁上形成第一电介质层122可以包括在沟槽101的底部和侧壁上形成第一电介质层122，如图1所示，并可以包括从沟槽101的底部移除第一电介质层122。可选地，还在形成沟槽101的半导体主体100的该表面上形成第一电介质层122。形成沟槽101可以包括用于在半导体主体中形成沟槽的传统方法步骤，如蚀刻过程。在沟槽101的底部移除电介质层122可以包括蚀刻过程，如各向异性蚀刻过程。 
沿着沟槽101的侧壁的第一电介质层122的部分将是成品半导体器件中的场电极电介质22的一部分。与电介质层112邻接的半导体主体100的半导体区111将形成成品半导体器件的漂移区11的部分。例如，第一电介质层122是氧化层，例如二氧化硅层。 
参照图22C，在沟槽101的底部上形成第二电介质层163。根据一个实施例，形成第二电介质层163包括在沟槽的底部上形成硅化物161。例如，硅化物161是硅化钛（TiSi）、硅化钴（CoSi）或硅化钨（WSi）。此外，在硅化物161上形成多晶半导体材料162，如多晶硅。形成多晶半导体材料162包括例如选择性外延生长过程。在该过程中，粗糙的多晶硅162生长在硅化物161上。此外，至少部分地氧化多晶硅层162。氧化粗糙的多晶硅得到形成第二电介质层163的粗糙氧化物。 
根据一个实施例，在产生硅化物161之前执行可选的选择性外延过程。在该选择性外延过程中，在沟槽101的底部上生长半导体材料，而在该生长的半导体区上形成硅化物161。 
参照图22D，在氧化物163上形成另一多晶硅层121。例如，该另一多晶硅层121是使用选择性外延生长过程来形成的，在该选择性外延生长过程中多晶硅生长在沟槽101的底部上的粗糙氧化物163上，但不生长在沟槽101的侧壁上的电介质层122（如氧化物）上。多晶硅层121形成成品半导体器件中的一个场电极21的一部分。 
参照图22E，接下来的过程步骤包括在沟槽101的底部（即在多晶硅层121的顶部）、在沟槽101的侧壁移除电介质层122，以便使半导体主体100在沟槽的侧壁处暴露出来。在该过程中，在沟槽101中形成空洞101’，并且空洞101’沿横向方向延伸至半导体材料。产生空洞101’可以包括氢气氛中的温度过程。假定电介质层122是二氧化硅（SiO2）层。那么，氢气氛中的温度过程使来自多晶硅层121的硅原子在与多晶硅层121的表面接近的电介质层122处积聚。积聚的硅原子与来自电介质层122的二氧化硅分子发生反应，使得形成易挥发的一氧化硅（SiO），即Si + SiO2 -> 2SiO。 
在来自电介质层122的SiO2分子与来自多晶硅层121的硅发生反应的情况下形成空洞101’。根据一个示例，将温度过程的持续时间选择为使得在电介质层122中生成的空洞101’延伸至半导体主体100的半导体区111。 
参照图22F，将多晶硅层121蚀刻回到低于在图21E所示的过程中形成的空洞101’的底部。此外，在空洞101’的侧壁上的半导体主体100上生长单晶半导体材料111’，并且还在多晶硅层121上生长多晶半导体材料121’。可以在包括选择性外延生长过程的一个过程步骤中生成该单晶半导体材料111’和多晶材料121’。在该过程中，半导体材料以单晶的方式生长在空洞101’的侧壁上的半导体主体100上，并以多晶的方式生长在多晶硅层121上。当空洞101’已经完全填充以单晶和多晶半导体材料时，停止该过程。 
参照图22A至22F说明的过程步骤的结果是：一个场电极，与成品器件中的场电极21相对应并由多晶硅层121、121’形成。该场电极具有由选择性外延生长过程形成的半导体区111’的界面，其中该界面形成生成区150。电介质层122的与场电极121、121’邻接（具体地，与场电极的下部分121和在场电极121之下的氧化物163邻接）的那些部分形成成品器件中的场电极电介质22。 
可以按顺序多次重复参照图22A至22F说明的过程，从而以一个在另一之上的方式生成多个场电极结构。参照图22G，下一过程序列将包括：在场电极121、121’上形成硅化物161，然后执行参照图22A至22F说明的方法步骤，以便获得图22H所示的结构，其中均包括场电极121、121’的两个场电极结构被布置为一个在另一个之上。在图22H所示的实施例中，残余沟槽101保持处于场电极结构之上。在该残余沟槽中，当期望产生垂直MOS晶体管时，可以实现栅电极。 
图23A至23H示意了用于在半导体主体中产生场电极结构的方法的另一实施例。参照图23A，该方法包括在第一半导体层110中形成沟槽201。例如，第一半导体层110是半导体衬底120（图23A中虚线所示）上的外延层。参照图23B，该方法还包括在沟槽201的侧壁上形成第一电介质层222。在沟槽201的侧壁上形成电介质层222可以包括：在沟槽201的底部和侧壁上形成电介质层222，如图23A所示；以及从沟槽201的底部移除第一电介质层222。从沟槽201的底部移除电介质层222可以包括各向异性蚀刻过程。可选地，还在第一半导体层100的表面上形成电介质层222。 
参照图23C，在沟槽201的底部上形成第二电介质层261，如氧化层。例如，形成第二电介质层261可以包括热氧化过程。可选地，在形成氧化层261之前，可以在沟槽201的底部上生长外延半导体层。当在外延层上形成氧化层261时，氧化层261和电介质层222形成碗状结构，该碗状结构可以充当互补电荷载流子的电荷载流子陷阱。 
根据另一实施例，第一电介质层222和第二电介质层261由公共方法步骤（如例如，沉积或热氧化过程）形成。在该方法中，如图23A所示的第一电介质层222可以保持处于沟槽201的底部上，使得可以省略图23B和23C所示的从底部移除电介质层222和在底部上形成新电介质层的方法步骤。 
此外，参照图23C，在第二电介质层261上形成场电极221。例如，场电极221是多晶硅层。形成多晶硅层221包括例如沉积过程。场电极221不完全填充沟槽201。 
参照图23D，在多晶硅层221上形成可选的硅化层262。 
参照图23G，在其他方法步骤中，在第一半导体层110的被暴露的表面部分上生长第二单晶半导体层130。该单晶半导体层130沿横向方向生长超过（overgrow）第一电介质层222，但不在该第一电介质层222上生长。在场电极221或可选硅化层262之上的沟槽201完全闭合之前，停止该外延生长过程，该外延生长过程例如是选择性外延生长过程。 
当如图23B所示，还在第一半导体层110的表面上生长第一电介质层222时，在生长第二半导体层130之前必须从表面移除第一电介质层222。 
参照图23D至23F，从表面移除第一电介质层222可以包括分别在场电极221或硅化层262上形成掩模或牺牲层263。牺牲层263完全填充沟槽201。掩模或牺牲层263包括例如碳。 
在图23E所示的接下来的方法步骤中，使用例如蚀刻过程来从半导体层110的表面移除电介质层222。在该过程中，不仅可以从表面移除第一电介质层222，而且可以将第一电介质层222蚀刻回到低于半导体层110的表面。 
参照图23F，移除牺牲层263，牺牲层263例如是碳层。 
参照图23H，在半导体层130上外延生长另一半导体层110。在该过程中，部分地填充硅化层262之上的空洞。然而，空洞264保持作为生成区的一部分。在图23H所示的结构中，电介质层222和氧化物261与成品器件中的场电极电介质22相对应，多晶硅层221与场电极21相对应，并且空洞264与周围的半导体材料之间的界面与生成区50相对应。 
可以多次重复参照图23A至23H说明的过程步骤，以便以一个在另一个之上的方式形成多个场电极结构。 
为易于描述起见，使用如“之下”、“以下”、“下”、“之上”、“上”等的空间相对术语来说明一个元件相对于第二元件的定位。除了与图中所示的定向不同的定向以外，这些术语还意在包含器件的不同定向。此外，还使用如“第一”、“第二”等的术语来描述各个元件、区域、部分等，这些术语也不意在限制。在整个说明书中，类似的术语指代类似的元件。 
这里使用的术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所声明的元件或特征的存在但是不排除附加的元件或特征。冠词“一”、“一个”和“该”意在包括复数以及单数，除非上下文另有明确指示。 
在想到上述多种变形和应用的情况下，应当理解，本实用新型不受以上描述限制，也不受附图限制。而是，本实用新型仅由权利要求及其合法等同替代方式限定。 

Claims (37)

1.一种半导体器件，包括：
第一掺杂类型的漂移区；
所述漂移区与器件区之间的结；以及
所述漂移区中的至少一个场电极结构，所述至少一个场电极结构包括：
场电极；
场电极电介质，与所述场电极邻接并布置在所述场电极与所述漂移区之间，并且具有开口；以及
场终止区，具有所述第一掺杂类型并且比所述漂移区更重掺杂，所述场终止区通过所述场电极电介质的开口将所述场电极连接至所述漂移区。
2.根据权利要求1所述的半导体器件，其中所述场终止区至少部分地布置在所述场电极电介质内。
3.根据权利要求2所述的半导体器件，其中所述场终止区完全布置在所述场电极电介质内。
4.根据权利要求1所述的半导体器件，其中所述场电极包括具有所述第一掺杂类型且比所述漂移区更重掺杂的半导体材料。
5.根据权利要求4所述的半导体器件，其中所述场电极和所述场终止区具有相同掺杂浓度。
6.根据权利要求1所述的半导体器件，其中所述场电极包括金属和多晶半导体材料之一。
7.根据权利要求6所述的半导体器件，还包括布置在所述场电极与所述场终止区之间的接触区。
8.根据权利要求1所述的半导体器件，其中所述场终止区将所述场电极与所述漂移区完全分离。
9.根据权利要求1所述的半导体器件，其中所述场电极的部分与所述漂移区邻接。
10.根据权利要求9所述的半导体器件，其中所述场电极包括金属和多晶半导体材料中的至少一个。
11.根据权利要求1所述的半导体器件，其中所述半导体器件具有电流流动方向，并且所述场终止区不沿与所述电流流动方向垂直的方向延伸至所述场电极电介质之外多于200nm进入所述漂移区。
12.根据权利要求1所述的半导体器件，其中所述半导体器件具有电流流动方向，并且所述场终止区不沿与所述电流流动方向垂直的方向延伸至所述场电极电介质之外。
13.根据权利要求1所述的半导体器件，其中所述场电极电介质具有沿着所述半导体器件的电流流动方向延伸的长度并具有沿与所述电流流动方向垂直的方向延伸的宽度，并且其中所述长度与所述宽度之比高于1、高于5或高于10。
14.根据权利要求1所述的半导体器件，其中所述场电极电介质的开口位于所述漂移区与所述器件区之间的结的方向上。
15.根据权利要求1所述的半导体器件，其中所述至少一个场电极结构包括屏蔽区，所述屏蔽区被布置为沿所述半导体器件的电流流动方向远离所述场电极电介质的开口。
16.根据权利要求1所述的半导体器件，还包括：多个场电极结构，被布置为沿所述半导体器件的电流流动方向彼此远离。
17.根据权利要求16所述的半导体器件，其中所述多个场电极结构中的各个场电极结构的场终止区被实现为使得这些场终止区中的至少一些与相邻场电极结构的场电极电介质邻接。
18.根据权利要求1所述的半导体器件，其中所述半导体器件是以下MOS晶体管，在所述MOS晶体管中所述器件区是第二掺杂类型的半导体区并形成体区，并且其中所述MOS晶体管还包括：
源极区，其中所述体区布置在所述漂移区与所述源极区之间；
漏极区，其中所述漂移区布置在所述漏极区与所述体区之间；以及
栅电极，被布置为与所述体区相邻并通过栅极电介质与所述体区介质绝缘。
19.根据权利要求1所述的半导体器件，其中所述半导体器件是以下双极二极管，在所述双极二极管中所述器件区是第二掺杂类型的半导体区并形成发射极区。
20.根据权利要求1所述的半导体器件，其中所述半导体器件是以下肖特基二极管，在所述肖特基二极管中所述器件区是肖特基区。
21.一种半导体器件，包括：
第一掺杂类型的漂移区；
所述漂移区与器件区之间的结；以及
所述漂移区中的至少一个场电极结构，所述至少一个场电极结构包括：
场电极；
场电极电介质，与所述场电极邻接并布置在所述场电极与所述漂移区之间，并且具有开口；以及
生成区，通过所述场电极电介质的开口将所述场电极连接至所述漂移区或布置在所述场电极中。
22.根据权利要求21所述的半导体器件，其中所述生成区至少部分地布置在所述场电极电介质内。
23.根据权利要求22所述的半导体器件，其中所述生成区完全布置在所述场电极电介质内。
24.根据权利要求21所述的半导体器件，其中所述生成区包括所述场电极与所述漂移区之间的界面区。
25.根据权利要求21所述的半导体器件，其中所述生成区是空洞。
26.根据权利要求25所述的半导体器件，其中所述空洞与所述漂移区邻接。
27.根据权利要求21所述的半导体器件，还包括所述第一掺杂类型的且比所述漂移区更重掺杂的场终止区，所述场终止区通过所述场电极电介质的开口将所述场电极连接至所述漂移区。
28.根据权利要求21所述的半导体器件，其中所述半导体器件具有电流流动方向，并且所述生成区不沿与所述电流流动方向垂直的方向延伸至所述场电极电介质之外多于200nm进入所述漂移区。
29.根据权利要求28所述的半导体器件，其中所述半导体器件具有电流流动方向，并且所述场终止区不沿与所述电流流动方向垂直的方向延伸至所述场电极电介质之外。
30.根据权利要求21所述的半导体器件，其中所述场电极电介质具有沿着所述半导体器件的电流流动方向延伸的长度并具有沿与所述电流流动方向垂直的方向延伸的宽度，并且其中所述长度与所述宽度之比高于1、高于5或高于10。
31.根据权利要求21所述的半导体器件，其中所述场电极电介质的开口位于所述漂移区与所述器件区之间的结的方向上。
32.根据权利要求21所述的半导体器件，其中所述至少一个场电极结构包括屏蔽区，所述屏蔽区被布置为沿所述半导体器件的电流流动方向远离所述场电极电介质的开口。
33.根据权利要求21所述的半导体器件，还包括：多个场电极结构，被布置为沿所述半导体器件的电流流动方向彼此远离。
34.根据权利要求33所述的半导体器件，其中所述多个场电极结构中的各个场电极结构的场电极被实现为使得这些场电极中的至少一些与相邻场电极结构的场电极电介质邻接。
35.根据权利要求21所述的半导体器件，其中所述半导体器件是以下MOS晶体管，在所述MOS晶体管中所述器件区是第二掺杂类型的半导体区并形成体区，并且其中所述MOS晶体管还包括：
源极区，其中所述体区布置在所述漂移区与所述源极区之间；
漏极区，其中所述漂移区布置在所述漏极区与所述体区之间；以及
栅电极，被布置为与所述体区相邻并通过栅极电介质与所述体区介质绝缘。
36.根据权利要求21所述的半导体器件，其中所述半导体器件是以下双极二极管，在所述双极二极管中所述器件区是第二掺杂类型的半导体区并形成发射极区。
37.根据权利要求21所述的半导体器件，其中所述半导体器件是以下肖特基二极管，在所述肖特基二极管中所述器件区是肖特基区。
CN2011204224183U 2011-09-30 2011-10-31 具有自充电场电极的半导体器件 Expired - Lifetime CN202749375U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/250,013 2011-09-30
US13/250,013 US8716788B2 (en) 2011-09-30 2011-09-30 Semiconductor device with self-charging field electrodes

Publications (1)

Publication Number Publication Date
CN202749375U true CN202749375U (zh) 2013-02-20

Family

ID=47708734

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110336839.9A Active CN103035679B (zh) 2011-09-30 2011-10-31 具有自充电场电极的半导体器件
CN2011204224183U Expired - Lifetime CN202749375U (zh) 2011-09-30 2011-10-31 具有自充电场电极的半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110336839.9A Active CN103035679B (zh) 2011-09-30 2011-10-31 具有自充电场电极的半导体器件

Country Status (3)

Country Link
US (1) US8716788B2 (zh)
CN (2) CN103035679B (zh)
DE (1) DE102012217626B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035679A (zh) * 2011-09-30 2013-04-10 英飞凌科技奥地利有限公司 具有自充电场电极的半导体器件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841709B2 (en) * 2012-04-18 2014-09-23 Macronix International Co., Ltd. JFET device and method of manufacturing the same
US9041096B2 (en) * 2013-04-16 2015-05-26 Rohm Co., Ltd. Superjunction semiconductor device and manufacturing method therefor
US9391149B2 (en) * 2013-06-19 2016-07-12 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
US9761676B2 (en) 2014-03-26 2017-09-12 Infineon Technologies Americas Corp. Power semiconductor device with embedded field electrodes
DE102015122938B4 (de) * 2015-12-30 2021-11-11 Infineon Technologies Austria Ag Transistor mit feldelektrode und verfahren zu dessen herstellung
DE102016110645A1 (de) 2016-06-09 2017-12-14 Infineon Technologies Ag Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
CN108630742A (zh) * 2017-03-20 2018-10-09 朱江 一种肖特基半导体装置
IT202000018127A1 (it) * 2020-07-27 2022-01-27 St Microelectronics Srl Dispositivo mps scalabile basato su sic, metodo di fabbricazione del dispositivo mps e apparecchio elettronico comprendente il dispositivo mps
EP4027394A1 (en) * 2021-01-11 2022-07-13 Nexperia B.V. Semiconductor device and method of manufacture

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59914652D1 (de) 1998-11-18 2008-03-27 Infineon Technologies Ag Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
US6677641B2 (en) * 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
GB0104342D0 (en) * 2001-02-22 2001-04-11 Koninkl Philips Electronics Nv Semiconductor devices
DE10339455B3 (de) 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
DE102005041322B4 (de) 2005-08-31 2017-03-16 Infineon Technologies Ag Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102005041257B4 (de) 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005041256B4 (de) * 2005-08-31 2007-12-20 Infineon Technologies Ag Trenchtransistor
DE102005041285B4 (de) 2005-08-31 2009-06-25 Infineon Technologies Ag Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung
DE102005047056B3 (de) 2005-09-30 2007-01-18 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
US7601596B2 (en) * 2006-11-16 2009-10-13 Infineon Technologies Austria Ag Semiconductor device with trench transistors and method for manufacturing such a device
DE102007018631B4 (de) * 2007-04-19 2009-01-22 Infineon Technologies Austria Ag Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102007020659B4 (de) 2007-04-30 2012-02-23 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US8044459B2 (en) 2008-11-10 2011-10-25 Infineon Technologies Austria Ag Semiconductor device with trench field plate including first and second semiconductor materials
US8716788B2 (en) * 2011-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035679A (zh) * 2011-09-30 2013-04-10 英飞凌科技奥地利有限公司 具有自充电场电极的半导体器件
CN103035679B (zh) * 2011-09-30 2016-01-06 英飞凌科技奥地利有限公司 具有自充电场电极的半导体器件

Also Published As

Publication number Publication date
US20130082322A1 (en) 2013-04-04
DE102012217626B4 (de) 2017-12-07
DE102012217626A1 (de) 2013-04-04
CN103035679B (zh) 2016-01-06
US8716788B2 (en) 2014-05-06
CN103035679A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN202749375U (zh) 具有自充电场电极的半导体器件
JP6622343B2 (ja) 炭化ケイ素半導体デバイス及びその製造方法
CN104538444B (zh) 带有沟槽‑氧化物‑纳米管超级结的器件结构及制备方法
CN102347215B (zh) 防止半导体器件退化的方法、半导体器件及其制造方法
US7504691B2 (en) Power trench MOSFETs having SiGe/Si channel structure
CN100385676C (zh) 碳化硅水平沟道缓冲栅极半导体器件
CN109920854B (zh) Mosfet器件
US20150108565A1 (en) Power Semiconductor Devices, Structures, and Related Methods
CN115863438A (zh) 具有分离平面栅结构的金属氧化物半导体场效应晶体管
CN104241342B (zh) 具有自充电的场电极的半导体器件
CN105226086B (zh) 绝缘栅双极晶体管器件、半导体器件和用于形成所述器件的方法
CN101506940A (zh) 超结沟槽器件及方法
CN105322002A (zh) 反向传导igbt
CN109728097B (zh) 一种功率半导体mos器件及其制备方法
CN103996705A (zh) 带有具有竖直杂质分布的超级结结构的半导体器件
CN102142461A (zh) 栅控肖特基结隧穿场效应晶体管及其形成方法
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN103311300A (zh) 电荷补偿半导体器件
CN116072546A (zh) 集成sbd的碳化硅分裂栅沟槽mosfet及制备方法
US20150357450A1 (en) Charge reservoir igbt top structure
CN103531614B (zh) 电荷补偿半导体器件
CN103730504A (zh) 晶体管器件和用于产生晶体管器件的方法
CN104851915A (zh) 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN102687274A (zh) 沟槽式金属氧化物半导体场效应晶体管

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20130220