CN104241342B - 具有自充电的场电极的半导体器件 - Google Patents

具有自充电的场电极的半导体器件 Download PDF

Info

Publication number
CN104241342B
CN104241342B CN201410274030.1A CN201410274030A CN104241342B CN 104241342 B CN104241342 B CN 104241342B CN 201410274030 A CN201410274030 A CN 201410274030A CN 104241342 B CN104241342 B CN 104241342B
Authority
CN
China
Prior art keywords
semiconductor devices
field
drift region
field plate
field electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410274030.1A
Other languages
English (en)
Other versions
CN104241342A (zh
Inventor
H·韦伯
F·希尔勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104241342A publication Critical patent/CN104241342A/zh
Application granted granted Critical
Publication of CN104241342B publication Critical patent/CN104241342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种具有自充电的场电极的半导体器件。一种半导体器件包括第一掺杂类型的漂移区域，在漂移区域与器件区域之间的结，以及在漂移区域中的场电极结构。该场电极结构包括场电极、邻接场电极的场电极电介质，其被设置在场电极与漂移区域之间并且具有开口，以及场停止区域和生成区域的至少一个。半导体器件进一步包括与第一掺杂类型互补的第二掺杂类型的耦合区域。该耦合区域电耦合至器件区域并且耦合至场电极。

Description

具有自充电的场电极的半导体器件
技术领域
本发明的实施例涉及半导体器件，更具体地涉及功率半导体器件。
背景技术
功率半导体器件，诸如功率MOS晶体管或功率二极管，包括漂移区域，以及在漂移区域与MOS晶体管中的本体区域之间、和在漂移区与二极管中的发射极区域之间的pn结。漂移区域的掺杂浓度低于本体和发射极区域的掺杂浓度，以使得当pn结反向偏置而器件阻断时，耗尽区域(空间电荷区域)主要地在漂移区域中扩展。
在器件电流流动方向上的漂移区域尺寸以及漂移区域的掺杂浓度主要限定了半导体器件的电压阻断能力。在单极性器件中，诸如功率MOSFET，漂移区域的掺杂浓度也限定了器件的导通电阻，导通电阻是半导体器件在导通状态下的电阻。
当pn结反向偏置时，掺杂剂原子在pn结两侧被电离，导致与电场关联的空间电荷区域。电场的场强的量值的积分对应于将pn结反向偏置的电压，其中电场的最大值位于pn结处。当电场的最大值达到取决于用来实现漂移区域的半导体材料的类型的临界场强时，发生雪崩击穿。
当pn结反向偏置时在漂移区域中提供可以用作相对于在漂移区域中的电离的掺杂剂原子的相反电荷的电荷时，可以增大漂移区域的掺杂浓度而不会减小器件的电压阻断能力，此时耗尽区域在漂移区域中扩展。
根据已知的概念，场电极或者场板被设置在漂移区域中并且通过场电极电介质而与漂移区域介电性绝缘。这些场电极可以提供所需的相反电荷。
根据一个已知的概念，这些场电极电连接至固定的电势，诸如MOSFET中的栅极或源极电势。然而，这可以在场电极与漂移区域的靠近MOSFET中漏极区域的那些区域之间导致高电压，以使得将需要较厚的场电极电介质。然而，厚的场电极电介质是空间耗费大的。
根据另一已知的概念，若干场电极在漂移区域的电流流动方向上相互远离地被布置并且这些场电极连接至不同的电压源，以便将这些场电极偏置为不同电势。然而，实施这些电压源是困难的。
根据又一已知的概念，场电极通过被布置在半导体本体之上的接触电极而电连接至与漂移区域相同掺杂类型的掺杂的半导体区域。该“耦合区域”至少部分地通过互补掺杂类型的半导体区域而与漂移区域屏蔽开。
根据再一已知的概念，漂移区域包括与漂移区域互补地被掺杂并且电耦合至本体区域的补偿区域。
需要减小具有漂移区域的半导体器件的导通电阻并且提高其电压阻断能力。
发明内容
一个实施例涉及一种半导体器件。该半导体器件包括第一掺杂类型的漂移区域、在漂移区域与器件区域之间的结、在漂移区域中的场电极结构，以及与第一掺杂类型互补的第二掺杂类型的耦合区域。该场电极结构包括场电极、被布置在场电极与漂移区域之间并且具有开口的邻接场电极的场电极电介质，以及场停止区域和生成区域中的至少一个。耦合区域电耦合至器件区域并且耦合至场电极。
本领域技术人员在阅读了以下具体实施方式并且查看附图之后将将认识到额外的特征和优点。
附图说明
现在将参照附图解释示例。附图用于说明基本原理，以使得仅示出了用于理解基本原理所需的必要方面。附图并未按照比例绘制。在附图中相同的附图标记表示相同的特征。
图1示出了根据第一实施例的包括场电极结构的半导体器件的剖视图；
图2示出了根据第二实施例的包括场电极结构的半导体器件的剖视图；
图3示出了根据第三实施例的包括场电极结构的半导体器件的剖视图；
图4示出了根据第四实施例的包括场电极结构的半导体器件的剖视图；
图5示出了根据第五实施例的包括场电极结构的半导体器件的剖视图；
图6示出了根据第六实施例的包括场电极结构的半导体器件的剖视图；
图7示出了根据第七实施例的包括场电极结构的半导体器件的剖视图；
图8示出了根据第八实施例的包括场电极结构的半导体器件的剖视图；
图9示出了根据第九实施例的包括场电极结构的半导体器件的剖视图；
图10示出了当半导体器件阻断时在场电极结构的区域中半导体器件中的等电势线；
图11示出了条带状场电极结构；
图12示出了堆状场电极结构；
图13示出了根据第一实施例的半导体器件的剖视图，其包括在半导体器件的电流流动方向上相互成直线被布置的多个场电极结构；
图14示出了根据第二实施例的半导体器件的剖视图，其包括在垂直于电流流动方向的方向上被偏移布置的多个场电极结构；
图15示出了包括多个场电极结构的半导体器件的另一实施例；
图16包括图16A到图16D，示出了场电极结构的场电极和场电极电介质的其它实施例；
图17示出了被实施为晶体管的半导体器件的第一实施例；
图18示出了被实施为晶体管的半导体器件的第二实施例；
图19示出了被实施为晶体管的半导体器件的第三实施例；
图20示出了被实施为晶体管的半导体器件的第四实施例；
图21示出了被实施为二极管的半导体器件的实施例；
图22示出了半导体器件的一个实施例的垂直剖视图，其包括与器件区域耦合并且邻接至少一个场电极结构的耦合区域；
图23示出了图22所示的半导体器件的垂直剖视图；
图24示出了图22所示的半导体器件的水平剖视图；
图25示出了根据另一实施例的半导体器件的水平剖视图；
图26详细示出了图22至图24所示的半导体器件的场电极结构的一个实施例；
图27详细示出了图22至图24所示的半导体器件的场电极结构的另一实施例；
图28示出了图24所示的水平剖视图的放大的示意图；
图29示出了半导体器件的另一实施例的垂直剖视图，其包括耦合至器件区域并且邻接至少一个场电极结构的耦合区域；并且
图30示出了根据另一实施例的场电极结构。
具体实施方式
在以下详细说明书中，参照了形成了说明书一部分并且借由对其中可以实践本发明的具体实施例进行说明的方式而示出的附图。在这点上，方向性术语，诸如“顶部”、“底部”、“正面”、“背面”、“前端”、“尾端”等等，用于参照所述附图的朝向。因为实施例的部件可以沿大量不同朝向定位，使用方向性术语以为了说明而绝非限定的目的。应该理解的是可以利用其它实施例并且可以不脱离本发明的范围而做出结构上或者逻辑上的改变。因此以下详细说明书不应视作限定性，并且由所附权利要求来限定本发明的范围。应该理解的是在此所述各个示例性实施例的特征可以相互组合，除非上下文明确给出相反指示。
图1示出了根据第一实施例的半导体器件的剖视图。该半导体器件包括半导体本体100，第一掺杂类型的漂移区域11，以及在漂移区域11与另外的器件区域13之间的结12。结12或者是pn结或者是肖特基结。在第一情形下，该另外的器件区域13是与第一掺杂类型互补的第二掺杂类型的半导体区域。在第二情形中，该另外的器件区域13是肖特基区域或肖特基金属，诸如例如，铝(Al)、硅化钨(WSi)、硅化钽(TaSi)、硅化钛(TiSi)、硅化铂(PtSi)或硅化钴(CoSi)。
该另外的器件区域13电耦合至第一电极或端子31，并且漂移区域11电耦合或者连接至第二电极或端子32。图1中仅示意性示出了这些第一和第二电极。
半导体器件进一步包括在漂移区域11中的至少一个场电极结构20。半导体器件可以包括其它器件特征，诸如例如，当半导体器件被实施为MOS晶体管时的栅极电极。然而，在图1中以及在图2至图9中，仅示出了为了理解被布置在漂移区域11中的场电极结构20的操作原理所需要的半导体器件的那些特征。该场电极结构20可以被采用在包括诸如图1所示漂移区域11的漂移区域、以及诸如图1中所示漂移区域11与另外的器件区域之间的结12的结的任何半导体器件中。具有漂移区域以及在漂移区域与另外的器件区域之间的结的半导体器件包括但不限于诸如MOSFET(金属氧化物栅极场效应晶体管)或IGBT(绝缘栅双极性晶体管)的MOS晶体管、p-i-n二极管、肖特基二极管、JFET(结型场效应晶体管)。如参照图1至图9所解释的场电极结构20可以被运用在垂直器件中，其中器件的电流流动方向对应于器件的半导体本体的垂直方向，或者被运用在横向器件中，其中器件的电流流动方向对应于器件的半导体本体的横向(水平)方向。
参照图1，场电极结构20包括场电极21和场电极电介质22。场电极电介质22邻接场电极21，被布置在场电极21与漂移区域11之间，并且具有开口26，以使得场电极电介质22并未完全围绕漂移区域21内的场电极21。场电极结构20进一步包括第一导电类型、并且比漂移区域11更高掺杂的场停止区域23。场停止区域23将场电极21通过场电极电介质22的开口26而耦合或者连接至漂移区域11。漂移区域11的掺杂浓度例如在1014cm-3(1e14cm-3)和1018cm-3(1e18cm-3)之间的范围内。场停止区域的掺杂浓度例如在1016cm-3(1e16cm-3)和1020cm-3(1e20cm-3)之间的范围内。场停止区域23的掺杂如此以使得当在漂移区域11中扩展的耗尽区域到达场停止区域时场停止区域无法完全耗尽电荷载流子。当半导体本体100包括硅作为半导体材料时，当场停止区域中的掺杂剂剂量高于约2*1012cm-2(2e12cm-2)时场停止区域23无法完全耗尽电荷载流子。场停止区域23的掺杂剂剂量对应于在电流流动方向x的场停止区域23的掺杂浓度。
场电极电介质22包括例如氧化物、氮化物、高k电介质、低k电介质等等。场电极电介质22可以甚至包括形成在围绕场电极21的空隙中的气体或者真空。根据一个实施例，场电极电介质22是具有两个或更多不同电介质层的复合层。
半导体器件具有电流流动方向x，其是当半导体器件导通(处于导通状态)时漂移区域11中电荷载流子流动的方向。场电极21具有作为在电流流动方向x上的场电极21的尺寸的长度l，以及作为在垂直于电流流动方向x的方向上的场电极21的尺寸的宽度w。一个场电极21可以具有变化的长度和变化的宽度。在该情形下，长度“l”表示了场电极21的长度的最大值，并且宽度“w”定义了场电极21的宽度的最大值。场电极电介质22基本上具有U型形状，具有底部区段221以及两个腿部区段222、223。场电极21的宽度w是场电极21在场电极电介质22的两个腿部区段222、223之间的尺寸。如参照图16A至图16D所示，可以以许多不同方式修改场电极电介质22的U型形状。然而，修改的U型形状也包括底部区段221，以及限定了宽度w并且在其之间布置了场电极21的两个腿部区段。
场电极21的长宽比是长度l与宽度w之间的比例，高于1，也即l/w>1。根据一个实施例，长宽比l/w在1和50之间，特别是在5和50之间。作为场电极电介质22在场电极21与漂移区域11之间的尺寸的场电极电介质22的厚度可以变化。根据一个实施例，该厚度在10nm和2μm之间。
场电极21具有两个纵向端部，其是场电极21在电流流动方向x的方向上的那些端部。场电极21的第一纵向端部面向场电极电介质22的底部区段221。场电极21的第二纵向端部面向场电极电介质22的开口26，其中在图1所示实施例中的该开口26面向或者位于半导体器件的结12的方向。
在进一步公开场电极21和场停止区域23的可能实施方式的细节之前，参照图1说明半导体器件、特别是场电极结构20的基本操作原理。为了解释说明的目的，假设漂移区域11是n掺杂的，以使得当正电压被施加在漂移区域11与另外的器件区域13之间或者分别被施加在第二与第一端子32、31之间时，结12被反向偏置。然而，如下所述的操作原理也对应的适用于具有p掺杂的漂移区域的半导体器件。
当结12反向偏置时，耗尽区域(空间电荷区域)开始于结12处而在漂移区域11中扩展。作为在垂直于结12的方向上的耗尽区域的尺寸的耗尽区域的宽度取决于将结12反向偏置的电压。当反向偏置电压增大时耗尽区域的宽度增大。在耗尽区域内，在漂移区域11中存在电离的掺杂剂原子。当漂移区域11是n掺杂时，这些电离的掺杂剂原子具有正电荷(并且当漂移区域是p掺杂时具有负电荷)。在漂移区域11中对应于正电荷的负电荷在位于结12的另一侧的另外的器件区域13中。当耗尽区域到达场停止区域23时，电离过程也在具有与漂移区域11相同掺杂类型的场停止区域23中发生。在n掺杂的场停止区域23中，生成了电子，由此在场停止区域23中留下了正性掺杂剂离子(这些电离的掺杂剂原子未示出在图1中)。借助于场停止区域23和漂移区域11中正性电荷电离的掺杂剂原子而引起的电场，在半导体器件的电流流动方向x上驱使场停止区域23中生成的电子远离(distant)结12。场停止区域23在电流流动方向上邻接场电极21以使得场停止区域23中生成的电子被驱使进入场电极21中。借助于场电极电介质22，电子被“俘获”在场电极21中，以使得场电极21负性地被充电。通过这样，不仅是另外的器件区域13而且场电极21也提供了对应于漂移区域11中正电荷的负电荷(相反电荷)。
当由漂移区域11中电离的掺杂剂原子以及另外的器件区域13中对应的相反电荷所生成的电场到达临界电场时，达到了半导体器件的电压阻断能力。该临界电场是诸如硅的半导体本体的半导体材料的材料常数。在结12处达到临界电场的反向偏置电压取决于漂移区域11的掺杂浓度，并且因此取决于当施加反向偏置电压至结12时可以电离的掺杂剂原子的数目。然而，当比如在图1的半导体器件中漂移区域11中的电离的掺杂剂原子不仅在结12的另一侧在另外的器件区域13中发现对应的相反电荷、而且也在漂移区域11内也即在场电极21中发现对应的相反电荷时，漂移区域11的掺杂浓度可以增大，而不会降低半导体器件的电压阻断能力。增大漂移区域11的掺杂浓度对于半导体器件的导通电阻是有益的。在诸如MOSFET或肖特基二极管的单极性半导体器件中，导通电阻主要由漂移区域11的欧姆电阻限定，其中当漂移区域11的掺杂浓度增大时漂移区域11的欧姆电阻减小。
场电极21在电流流动方向上邻近场停止区域23以使得电荷载流子从场停止区域23流动进入它们在此处被俘获的场电极21。在场电极21中俘获的电荷载流子的生成过程是可逆的，这意味着当通过关断反向偏置电压而去除了区域11中耗尽区域时，被俘获在场电极21中的电子回流进入场停止区域23。
当漂移区域11和场停止区域23是n掺杂的区域时，当耗尽区域到达场停止区域23时流入场电极21中的电荷载流子是n型电荷载流子(电子)。在该情形中，场电极21负性地被充电。然而，当漂移区域11和场停止区域23是p掺杂的区域时，p型电荷载流子流动进入场电极21，由此正性地充电了场电极。例如，当场电极21包括金属时，p型电荷载流子进入场电极的流动对应于电子从金属场电极21进入场停止区域23的流动。
参照图1，场停止区域23可以完全被布置在场电极电介质23内，以使得场停止区域23不会在半导体器件的电流流动方向x上延伸越过场电极电介质22的开口26。场电极21例如包括第一掺杂类型的单晶半导体材料，多晶或非晶半导体材料，或金属。导电接触或接触区域24可以被布置在场停止区域23与场电极21之间，导电接触或接触区域24将场停止区域23电连接至场电极21。当场电极21是第一掺杂类型的单晶半导体区域时，场电极21的掺杂浓度可以对应于场停止区域23的掺杂浓度。在该情形中，在相同半导体区域内可以提供两种功能(场停止和场电极)。然而，场停止区域23和场电极21也可能具有不同的掺杂浓度。根据一个实施例，场电极21的掺杂浓度对应于漂移区域11的掺杂浓度。
可选地，场电极结构20包括屏蔽结构25，其被布置为在电流流动方向x上远离场电极电介质22的开口26。屏蔽结构与场电极结构20成直线。作为屏蔽结构在垂直于电流流动方形的方向上的尺寸的屏蔽结构的宽度可以对应于场电极结构20的宽度，或者可以大于场电极结构的宽度。
根据一个实施例，屏蔽结构25仅包括电介质，诸如例如氧化物。根据另一实施例，屏蔽结构25包括通过电介质而与诸如漂移区域11的半导体区域介电绝缘的电极。电极例如电连接至参考电势。该参考电势可以是第一端子的电势。在MOSFET中，以下将参照图17至图20说明的是，参考电势也可以是栅极电极的电势。连接至参考电势的屏蔽结构25的电极可以当器件处于阻断状态时对于场停止区域23中的电荷而提供相反电荷。根据另一实施例，屏蔽结构25是与漂移区域11的掺杂类型互补的掺杂类型的半导体区域。
图2示出了图1所示的半导体器件的修改例。在根据图2的半导体器件中，场停止区域23延伸穿过场电极电介质22的开口26，以使得场停止区域23在电流流动方向x上延伸越过场电极电介质22的开口26。在垂直于电流流动方向x的方向上，在图2所示实施例中，场停止区域23并未延伸越过场电极电介质22。
参照图3，场停止区域23也可以在垂直于电流流动方向x的方向上延伸越过场电极电介质22。然而，在该方向上场停止区域23并未延伸越过场电极电介质22多于200nm、多于100nm，或者甚至不多于50nm。
在图1至图3所示实施例中，场停止区域23和场电极电介质22完全分隔场电极21与漂移区域11。然而，这仅是示例。
根据如图4所示的另一实施例，场电极21的一区段邻接紧靠场停止区域23的漂移区域11。在如图4所示实施例中，场停止区域23具有两个场停止区域区段，场电极21在两者之间延伸至漂移区域11。然而，这仅是示例。根据另一实施例(未示出)，场停止区域23仅包括一个区段。在如图4所示实施例中，场停止区域23完全被布置在场电极电介质22内。然而，场停止区域23也可以在电流流动方向上延伸越过场电极电介质22的开口。
图5示出了半导体器件的另一实施例。在该实施例中，场停止区域23仅被布置在场电极电介质22之外。在该实施例中，场电极21或可选的接触24延伸至场电极电介质22的开口并且邻接场停止区域23。在如图5所示实施例中，场停止区域23和场电极电介质22完全分隔场电极21和漂移区域11。然而，这仅是示例。如图4所示，也可能有邻接漂移区域11的场电极21的区段。
尽管开口26的尺寸对应于如图1至图5所示的实施例中场电极21的宽度w，但这仅是示例。
参照图6，场电极电介质22可以实施具有开口26，开口26小于场电极21的宽度。该场电极电介质22的小开口可以在参照图1至图5所述的每个实施例中被采用。如图6所示使得场停止区域23布置在场电极电介质22之外并且邻接开口26中的场电极21或接触24，这仅是与较小开口有关的实施了场停止区域23的许多不同实施例的一个。
图7示出了具有场电极结构20的半导体器件的另一实施例。该场电极结构20包括生成区域50，被配置用于当结12被反向偏置时而耗尽区域到达生成区域50时而产生电荷载流子配对，也即空穴和电子。不同于参照图1至图6所述的场停止区域23生成流入场电极21中的第一类型的电荷载流子也即如前所述示例中的电子，以及第二类型的固定电荷载流子也即正性电离的掺杂剂原子，生成区域50产生了可以在漂移区域内移动的两种类型的电荷载流子。为了解释说明的目的，再次假设漂移区域11是n型漂移区域以使得当结12被反向偏置时在漂移区域11中存在正性掺杂剂离子(电离的掺杂剂原子)。当耗尽区域到达生成区域50时生成电子和空穴，而电子借助于电场而被驱使远离结12并且进入场电极电介质22内的场电极21中。在场电极21中俘获电子的效应与参照图1所述相同。空穴在结12的方向上被驱动并且到达第一电极31(仅示意性地示出并且可以包括金属)，在此处它们与电子复合，或者一些空穴累积在可选的防止空穴流动至结12的屏蔽结构25处。
可以以许多不同方式实施至少一个生成区域50。根据一个实施例，生成区域50是在场电极21与漂移区域11之间的界面区域。在该情形下，场电极21包括例如金属、硅化物或碳。根据另一实施例，场电极包括其中注入或者扩散外来材料原子、或者包括晶体缺陷的多晶半导体材料、非晶半导体材料或单晶半导体材料。合适的外来材料原子例如是重金属原子，诸如例如金原子或铂原子。可以通过将诸如氩(Ar)或锗(Ge)原子、半导体原子等等的粒子注入场电极中而产生晶体缺陷。当场电极21包括具有外来材料原子或晶体缺陷的多晶或非晶半导体材料或单晶半导体材料时，在场电极21内存在多个生成区域50。单晶材料中的每个外来材料原子或每个缺陷、或者单晶或非晶材料中的固有晶体边界可以用作生成区域。根据另一实施例，场电极21包括与漂移区域11互补掺杂的单晶半导体材料。
生成区域50相对于场电极21的位置可以对应于如前所述的场停止区域23相对于场电极21的位置。类似于参照图1至图6所述的场停止区域23，生成区域50可以在半导体器件的电流流动方向x上邻近场电极21，以使得在生成区域50中所生成的诸如电子的电荷载流子流入它们在此处被俘获的场电极21。然而，也可能在场电极内提供至少一个生成区域50，例如当场电极21包括具有晶体缺陷的多晶或非晶半导体材料或者单晶半导体材料时。与参照场停止区域23所述的效应相同，向场电极21充电是可逆的。当将结反向偏置的电压减小或者关断时，被俘获在场电极21中的电荷载流子从场电极21移除，以便对场电极21放电。这些电荷载流子可以或者在生成区域50处与互补的电荷载流子复合，或者可以经由漂移区域而流至电极中的一个电极。例如当漂移区域是n掺杂的时，在结12被反向偏置时电子被俘获在场电极21中，当反向偏置电压关断或者减小时这些电子在生成区域50处与空穴复合或者流动至第二电极32。与空穴复合的电子的数目取决于当结被反向偏置时保存在漂移区域11中的空穴的数目。当结被反向偏置时，空穴例如被保存在屏蔽结构25处，该屏蔽结构可以用作用于与向场电极21充电的电荷载流子互补的电荷载流子的俘获陷阱(trap)。
场电极结构20可以包括场停止区域23和生成区域50，锗意味着场停止区域23和生成区域50可以被组合在一个场电极结构中。例如在如图4所示实施例中，当场电极21包括金属、具有外来材料原子或晶体缺陷的多晶或非晶半导体材料或单晶半导体材料时，在场电极21与漂移区域11之间的界面处或靠近该界面处、或者在场电极21中存在生成区域。根据另一实施例(未示出)，半导体器件包括与如前所述漂移区域11相同掺杂类型的场停止区域23，以及互补掺杂类型的半导体区域。场停止区域和互补的半导体区域通过金属化电极连接，并且互补的区域可以被设置在场停止区域与场电极21之间。在该实施例中，场停止区域、金属化电极以及互补的区域形成生成区域，以使得在该器件中均可获得场停止区域和生成区域。
图8示出了包括具有生成区域50的场电极结构20的半导体器件的另一实施例。在该实施例中，场电极21包括金属或硅化物区域51。该金属或硅化物区域51、或者在金属或硅化物区域51与场电极21之间的界面用作生成区域。取决于场电极21的实施方式，由金属或硅化物区域51形成的生成区域可以仅仅是器件中的生成区域，或者可以是若干生成区域之一。根据一个实施例，场电极21包括单晶半导体材料。在该情形中，生成区域仅形成在金属或硅化物区域51与场电极之间的界面处。根据另一实施例，场电极包括具有外来材料原子或晶体缺陷的多晶或非晶半导体材料或单晶半导体材料。在该情形中，在场电极中存在附加的生成区域。
参照图9，生成区域50可以包括邻接漂移区域11的空隙52。在漂移区域11与空隙52之间的界面用作生成区域50。在如图9所示的实施例中，空隙52也延伸进入场电极21。然而，这仅是示例。空隙52也可以远离场电极51。与参照图1至图6所述的场停止区域23相同，生成区域50被设置为在半导体器件的电流流动方形x上邻近或者毗邻场电极21。生成区域50可以被布置在场电极电介质22内，或者也可能被布置在场电极电介质22之外但是在电流流动方向x上与场电极21成直线，以使得在生成区域50中所生成的电荷载流子通过开口26而被驱使进入场电极21。
图10示意性地示出了当结(图10中未示出)被反向偏置时在半导体器件中场电极21和场电极电介质22的区域中的等电势线。附图适用于包括诸如参照图1至图6所述场停止区域23的场停止区域、或者诸如参照图7至图9所述生成区域50的生成区域的半导体器件。如从图10可看出，在场电极21内没有电场。场电极21的电势对应于漂移区域11处于场停止区域23或生成区域50所在位置处所具有的电势。在图10中，场电极21下方的场电极电介质22绘制为比沿着场电极21的侧壁的场电极电介质22更厚。然而，场电极21下方的场电极电介质22可以与沿着场电极21的侧壁的场电极电介质22同样厚。
图11示出了在如图1所示剖面A-A中的半导体本体100的剖视图。该剖面A-A切割穿过场电极21和场电极电介质22，并且垂直于如图1至图9所示的剖面。在如图11所示的实施例中，场电极21具有条带状并且在垂直于限定场电极21宽度w方向的方向上纵向地延伸。
图12示出了其中场电极21具有堆状的另一实施例。在如图12所示实施例中，场电极21具有矩形剖面。然而，这仅是示例。堆状场电极21也可以具有任何其它剖面，诸如例如椭圆剖面、六边形剖面、或者任何其它多边形剖面。
图13示出了半导体器件的实施例的剖视图，其包括在半导体器件的电流流动方向x上相互远离的多个场电极结构20。根据图13的半导体器件包括三个场电极结构20。然而，这仅是示例。场电极结构20的数目可以任意地选择，特别是取决于半导体器件所希望的电压阻断能力以及取决于漂移区域11的长度。漂移区域11的长度是漂移区域11在电流流动方向上的尺寸。在根据图13的器件中，当结12被反向偏置以使得耗尽区域在漂移区域11中扩展时，耗尽区域首先到达被布置得最靠近结12的场电极结构20，以使得该场电极结构的场电极21被偏置以便于向漂移区域11中的电离的掺杂剂原子提供相反电荷。当耗尽区域进一步传播至漂移区域11、并且到达下一个场电极结构20时，该场电极结构的场电极21也被偏置。当将结12反向偏置的电压增大时，该过程继续，直至最远离结12的场电极结构的场电极21被偏置。
图13所示的场电极结构20对应于参照图1所述的场电极结构20。然而，这仅是示例。如前所述的具有场停止区域23和/或生成区域50的任何其它的场电极结构20也可以在根据图13的半导体器件中被采用。根据一个实施例，以相同方式实施了单独的场电极结构20。根据另一实施例，在一个半导体器件中采用了不同的场电极结构20。
在根据图13的半导体器件中，单独的场电极结构20在电流流动方向x上相互成直线。可选的屏蔽结构25被布置在最靠近结12的场电极结构20与结12之间。对于其余的场电极结构20，相邻的场电极结构、特别是相邻场电极结构的场电极电介质22用作屏蔽结构，以使得对于这些场电极结构无需附加的屏蔽结构。
参照图13中虚线所示，半导体器件可以包括电荷载流子陷阱27，该载流子陷阱27针对当结12被反向偏置时与场电极21中俘获的电荷载流子的电荷载流子类型互补的电荷载流子。特别是当场电极结构20包括生成区域时，在场电极21被充电或者偏置时，生成了那些互补的电荷载流子。在图13所示实施例中，电荷载流子陷阱27被布置在位于远离开口26的场电极的纵向端部处的场电极电介质处。电荷载流子陷阱可以包括面向相邻场电极结构20的开口26的弯曲表面(如图13所示)，或者可以包括平直表面(未示出)。电荷载流子陷阱27可以被形成作为场电极电介质22的区段，并且可以包括与场电极电介质22相同的材料。形成在一个场电极结构的一个端部处的一个电荷载流子陷阱27俘获了在相邻场电极结构的生成区域(图13中未示出)中所生成的电荷载流子。邻近最靠近结12的场电极结构20的屏蔽结构可以用作针对在该场电极结构20中所生成的互补的电荷载流子的电荷载流子陷阱。
图14示出了具有多个场电极结构的半导体器件的另一实施例。在该半导体器件中，单独的场电极结构20也在电流流动方向x上远离地被布置。然而，单独的场电极结构20并未相互成直线，而是在垂直于电流流动方向x的方向上偏移。根据一个实施例，图14中所示的结构用作垂直半导体器件中的边缘终止结构。在该情形中，具有偏移场电极结构的结构设置在半导体本体10的边缘区域中，该边缘区域是半导体本体的靠近半导体本体的(垂直)边缘100的区域。尤其是当用作边沿终止结构时，可以省略与单独的场电极结构邻近的可选的屏蔽结构。
图15示出了包括多个场电极结构20的半导体器件的另一实施例。在该半导体器件中，生成区域50形成在场电极21与漂移区域11之间和/或在场电极21内。此外，被布置为最靠近结12的场电极结构20的场电极21延伸至屏蔽结构25。其它场电极结构20的场电极21在电流流动方向x上延伸至或者进入相邻场电极结构20的场电极电介质22。相邻场电极结构的场电极21延伸至或者进入的、一个场电极结构20的场电极电介质22的那些区域形成了针对互补电荷载流子的电荷载流子陷阱27。生成区域50是在场电极21与漂移区域11之间的界面，该界面在垂直于电流流动方向的方向上远离场电极电介质22的外边缘，或者生成区域被布置在场电极21内。在每个情形中，这些生成区域50并未在垂直于电流流动方向的方向上延伸越过场电极电介质22。
参照以上说明，场电极电介质22基本上是U形的，具有底部区段221以及两个相对的腿部区段222、223。
参照图16A至图16D，可以用许多不同方式修改该U形。图16A至图16D示意性示出了场电极电介质22的可能的形式或几何形状的实施例。参照图16A至图16B，场电极21以及因此场电极电介质22的U形可以在开口26的方向上变窄。在如图16C所示实施例中，场电极21具有大致恒定的宽度，其中场电极电介质22仅在靠近开口26的区域中变窄。参照图16D，场电极电介质22也可以是瓶状的。图16A至图16D仅示出了其中可以修改场电极电介质22的U形的许多可能方式的几种。
图17示出了实施作为MOS晶体管的具有场电极结构的半导体器件的剖视图。在图17中、以及在图18至图21中，仅示意性示出了场电极结构20。此处以下参照图1至图16所述的每一个场电极结构可以在这些半导体器件中被采用。参照图17，另外的器件区域13形成了MOS晶体管的本体区域，并且相对于漂移区域11互补地被掺杂。在漂移区域11与本体区域13之间的结12在该器件中是pn结。MOS晶体管进一步包括源极区域14和漏极区域15。本体区域13被布置在源极区域14与漂移区域11之间，并且漂移区域11被布置在本体区域13与漏极区域15之间。栅极电极邻接本体区域13，并且通过栅极电介质42与本体区域13介电绝缘。
MOS晶体管可以被实施为增强型晶体管(常断型晶体管)。在该情形中，本体区域13邻接栅极电介质42。半导体器件也可以被实施为耗尽型晶体管(常通型晶体管)。在该情形中，与源极区域14和漂移区域11掺杂类型相同的沟道区域(未示出)沿着本体区域13中的栅极电介质42而在源极区域14与漂移区域11之间延伸。
MOS晶体管可以被实施为n型晶体管。在该情形中，源极区域14和漂移区域11是n掺杂的，而本体区域13是p掺杂的。半导体器件也可以实施作为p型晶体管。在该情形中，源极区域14和漂移区域11是p掺杂的，而本体区域13是n掺杂的。此外，MOS晶体管可以实施作为MOSFET或作为IGBT。在MOSFET中，漏极区域15与漂移区域11掺杂类型相同，而在IGBT中，漏极区域15是互补掺杂的。在IGBT中，漏极区域也称作集电极区域，而不是漏极区域。
根据图17的MOS晶体管可以被实施为垂直晶体管。在该情形中，源极区域14和漏极区域15在半导体本体100的垂直方向上远离地被布置，并且垂直方向是垂直于半导体本体100的第一和第二表面的方向。在垂直晶体管中，电流流动方向x对应于半导体本体100的垂直方向。然而，晶体管也可以被实施为横向晶体管。在该情形中，源极区域14和漏极区域15在半导体本体的横向或水平方向上远离地被布置，以使得晶体管的源极和漏极电极被布置在半导体本体的一个侧。在根据图17的MOS晶体管中，第一电极31形成了接触源极和本体区域14、13并且连接至源极端子S的源极电极，而第二电极32形成了电连接至漏极端子D的漏极电极。栅极电极41电连接至栅极端子G。与传统的晶体管类似，根据图17的晶体管可以包括多个相同的晶体管单元，每个晶体管单元包括源极区域14、本体区域13和栅极电极14的一区段。单独的晶体管单元可以共用漂移区域11和漏极区域15。单独的晶体管单元被并联连接，使得单独的源极区域14连接至源极电极31，并且单独的栅极电极14连接至共用的栅极端子G。
在根据图17的晶体管器件中，场电极结构20在电流流动方向x上与栅极电极41和栅极电介质42成直线。在垂直于图17所示平面的平面中的场电极的几何形状(图17中未示出)可以对应于在该平面中的栅极电极41的几何形状。在根据图17的半导体器件中，仅一个场电极结构20被布置为与一个栅极电极或栅极电极区段41成直线。然而，这仅是示例。参照如图13至图15所示的实施例，多个场电极结构20可以在电流流动方向x上相互成直线地被布置。
在根据图17的实施例中，其中场电极结构20与栅极电极和栅极电介质42成直线地被布置，栅极电极和栅极电介质用作屏蔽结构25和/或用作电荷载流子陷阱，以使得无需附加的屏蔽结构。
根据图17的MOS晶体管可以类似于传统的MOS晶体管操作，通过施加合适的驱动电势至栅极电极41而导通和关断。当MOS晶体管关断并且将漂移区域11和本体区域13之间pn结反向偏置的电压施加在漏极与源极端子D、S之间时，场电极结构20的场电极(图17中未示出)如前所述被偏置以便于提供相对于漂移区域11中的掺杂剂电荷的相反电荷。
图18示出了被实施为MOS晶体管的半导体器件的另一实施例。图18的半导体器件是图17的半导体器件的修改例，其中在图18的实施例中，在栅极电极41与漂移区域11之间的电介质层43厚于栅极电介质42。该电介质层的厚度例如是在100nm和500nm之间。
图19示出了如图17所示半导体器件的另一修改例。图19的半导体器件包括另外的场板或场电极44。该另外的场电极44通过另外的场电极电介质45而与漂移区域11介电绝缘。另外的场电极44以图19中未示出的方式电连接至源极端子S或栅极端子G，并且包括例如金属或多晶半导体材料。在如图19所示实施例中，另外的场电极44形成在与栅极电极41相同的沟槽(trench)中，以使得另外的场电极44与栅极电极41成直线。然而，这仅是示例。另外的场电极44和栅极电极41也可以实施在不同的沟槽中。
在如图17至图19所示实施例中，栅极电极41被实施为被布置在半导体本体100的沟槽中的沟槽栅极。然而，这仅是示例。也可以采用任何其它类型的栅极电极几何形状。
图20示出了具有平面栅极电极41的垂直晶体管器件的剖视图，平面栅极电极是被布置在半导体本体100表面之上的栅极电极。在该实施例中，漂移区域12包括延伸至半导体本体100的第一表面、并且延伸至被布置在第一表面之上的栅极电介质42的区段。本体区域13可以用作屏蔽结构，以使得无需附加的屏蔽结构25。
图21示出了实施作为二极管的半导体器件的实施例。在该半导体器件中，另外的器件区域13或者是与漂移区域11掺杂类型互补的半导体区域以便形成双极性二极管、特别是p-i-n二极管，或者另外的器件区域13是肖特基区域以便形成肖特基二极管。另外的器件区域形成了二极管的第一发射极区域。二极管进一步包括与漂移区域11相同掺杂类型、但是更高掺杂的第二发射极区域15。在该实施例中，第二发射极区域15连接至形成了阳极端子的第一电极31，并且发射极区域14连接至形成了二极管的阴极端子K的第二电极32。
可以类似于传统的二极管而操作根据图21的二极管。当将漂移区域11与第一发射极区域13之间pn结反向偏置的电压被施加在阳极和阴极端子A、K之间时，场电极结构20的场电极(图17中未示出)如前所述被偏置以便于提供相对于漂移区域11中的掺杂剂电荷的相反电荷。
参照以上实施例，当半导体器件切换至关断状态时，在场电极结构20中存储了电荷。存储在场电极结构20中的电荷具有以漂移区域11中电离掺杂剂原子形式的对应的电荷。当半导体器件切换关断并且在漂移区域11的电流流动方向上邻近布置了数个场电极时，随着耗尽区域在漂移区域11中扩展以及随着漂移区域11之上电压增大，单独的场电极21随后被充电。因此，在更远离pn结12的场电极被充电之前，首先对更靠近pn结12的场电极充电。
分别在场电极21和漂移区域11中存储电荷需要电能。该能量通常称作EOSS，取决于存储在半导体器件中电荷的总量，并且取决于存储这些电荷所处的电压。为了在靠近pn结的场电极21中存储电荷，比在更远离pn结的场电极中存储相同量电荷所需的能量更少，这是因为更远离pn结12的场电极21在漂移区域11之上的电压已经增大至更高数值时被充电。在切换关断时刻在半导体器件中存储电荷所需的能量贡献了半导体器件的开关损耗。
为了减小开关损耗，半导体器件可选地包括与漂移区域11的第一掺杂类型互补的第二掺杂类型的补偿区域16。补偿区域16被布置在漂移区域11中以使得在漂移区域11与补偿区域16之间存在pn结。此外，补偿区域16电耦合至器件区域13。在如图13、图15和图17至图21所示半导体器件中示意性示出(以虚线)了补偿区域16。在这些实施例中，补偿区域16邻接器件区域13，当半导体器件被实施为MOSFET时器件区域是本体区域。在实施具有多个晶体管单元的半导体器件中，补偿区域16可以与每个晶体管单元相关联并且连接至单独的晶体管单元的本体区域13。
在半导体器件的电流流动方向上，补偿区域16在漂移区域11的长度的有效(significant)部分之上延伸。漂移区域11的“长度”是漂移区域11在pn结12与漏极区域或发射极区域15之间的尺寸。
补偿区域16的工作原理对应于传统的超级结半导体器件中补偿区域的工作原理，并且以下将描述。在半导体器件的导通状态下，在漂移区域11与补偿结构16之间的pn结之上的电压对应于在连接至器件区域13(本体区域)的第一负载端子31(源极端子)、与连接至漏极区域或发射极区域15的第二负载端子32之间的电压。在MOSFET中，当MOSFET处于正向操作模式下(当正性电压被施加在漏极与源极端子D、S之间时，是n型MOSFET)时，在漂移区域11与补偿区域16之间的pn结总是被反向偏置。然而，当MOSFET处于导通状态时，第一与第二负载端子31、32(源极和漏极端子)之间的电压差相对较低，以使得围绕该pn结仅存在小的耗尽区域。在二极管中，当二极管处于导通状态时，漂移区域11与补偿区域16之间的pn结被正向偏置。
当关断半导体器件以使得在第一与第二负载端子31、32之间电压差增大时，耗尽区域在漂移区域11中均从器件区域13与漂移区域11之间的pn结12、以及从漂移区域11与补偿区域16之间的pn结开始扩展。参照以上说明书，耗尽区域的扩展涉及以电离掺杂剂原子的形式在漂移区域11中存储电荷。因为补偿区域16延伸深入漂移区域11中并且因为漂移区域11与补偿区域16之间的pn结的面积要相对大于在漂移区域11与器件区域13之间的pn结的面积，因此在负载端子31、32之间的低电压下，漂移区域11的大部分体积变得耗尽，这意味着在电压下耗尽区域从漂移区域11与器件区域13之间pn结12开始扩展之前，到达了第一场电极结构20。因此，借助于提供补偿区域16而减小了开关损耗。
不同于传统的超级结器件，其仅包括漂移区域和补偿区域并且不包括在此如上所述的场电极结构，不需要在漂移区域和补偿区域中精确平衡掺杂剂原子。在传统的超级结器件中，漂移区域中掺杂剂原子的总数目必需对应于补偿区域中掺杂剂原子的总数目以使得在漂移区域中每个掺杂剂原子在补偿区域中找到对应的掺杂剂原子。然而在此之前所述的半导体器件中，漂移区域11中的掺杂剂原子总数目可以高于补偿区域16中掺杂剂原子的总数目，因为场电极结构20附加地提供了补偿效应。
参照在此之前所述的说明，当漂移区域11和器件区域13之间的结被反向偏置时(以及当在MOS晶体管的情形中干扰在源极区域14与漂移区域11之间的导电沟道时)，空间电荷区域(耗尽区域)在漂移区域11中扩展。随着将结12反向偏置的电压增大从结12看到的空间电荷区域扩展深入漂移区域11。当空间电荷区域到达场电极结构20时，对应的场电极21(以如前所述方式)被充电以便于提供相对于漂移区域11中电离的掺杂剂原子的相反电荷。对单独的场电极21充电需要电流流入半导体器件中。也即，在半导体器件已经被反向偏置之后，电流流入半导体器件以对场电极21充电。对场电极21充电涉及损耗，其中由以下公式给出当从导通状态切换至关断状态(反之亦然)时在半导体器件中耗散的总能量(通常称作EOSS)：
EOSS＝∫VDS·IDSdt (1)
其中，VDS是当器件从导通状态切换至关断状态时在第一与第二端子31、32之间的电压，而IDS是在从导通状态向关断状态转变期间流入器件的电流，并且其中在器件从导通状态切换至关断状态期间的时段上对电压VDS与IDS的乘积求积分。在从导通状态至关断状态的转变期间，电压VDS从数伏增大至最终器件所支持的阻断电压。该阻断电压可以高达数百伏。当器件从关断状态切换至导通状态时，也即当场电极21放电时，发生等价的损耗。
在包括在电流流动方向上远离的若干场电极结构20的半导体器件中(例如如图13至图15所示)，当端子31、32之间的电压VDS相对低时，那些靠近结12的(以及通过空间电荷区域首先到达)的那些场电极结构使得它们的场电极21被充电，而当端子31、32之间的电压VDS已经相对高时，那些更远离pn结12(也即更靠近漏极或发射极区域15)的那些场电极结构使得它们的场电极21被充电。如果需要大致相同的电荷量以对每个单独的场电极充电，则对于更远离pn结12并且当VDS已经相对高时充电的那些场电极进行充电所需的能量，要高于对更靠近pn结12的并且当VDS相对低时充电的那些场电极充电所需的能量。
为了减小当器件从导通状态切换至关断状态(或者从关断状态切换至导通状态)时发生的总开关损耗，需要使得在半导体器件中，当器件之上的电压VDS仍然/已经相对低时，对其中比其它场电极21更远离pn结12的那些场电极21充电/放电。这些半导体器件的一个实施例示出在图22至图24中。
图22示出了半导体器件的透视剖视图，其包括在电流流动方向x上间隔的多个(至少两个)场电极结构20。图23示出了在图22所示垂直剖面B-B中半导体器件的垂直剖视图，并且图24示出了在图22所示垂直剖面C-C中半导体器件的水平剖视图。图22至图24中所示半导体器件被实施为晶体管器件，具体为垂直MOSFET。然而，这仅是示例，半导体器件也可以被实施为双极性二极管或肖特基二极管。此外，也可能将半导体器件实施为横向半导体器件，而不是垂直半导体器件。
在如图22至图24所示晶体管器件中，器件区域13是邻接漂移区域11的本体区域。此外，晶体管器件包括至少一个器件单元，该器件单元具有本体区域13、源极区域14和栅极电极41。栅极电极41通过栅极电介质42而与本体区域13介电绝缘，并且本体区域13被布置在漂移区域11与源极区域14之间。参照图22，源极区域14和本体区域13连接至源极端子S。可选地，源极端子S经由与本体区域13相同掺杂类型的更高掺杂的接触区域18而接触本体区域13。更高的掺杂区域18的掺杂浓度可以如此以使得在形成源极端子S(或者连接至源极端子S)的源极电极(图22中未示出)与接触区域18之间存在欧姆接触。
晶体管器件可以包括多个器件单元(在图22中仅示出了那些器件单元的一个)，通过使得它们的栅极电极41连接至栅极端子G、并且通过使得它们的源极区域14连接至源极端子S而并联。单独的器件单元可以具有共用的漂移区域11和漏极区域15。在考虑源极区域14、本体区域13、漂移区域11和漏极区域15的掺杂类型和掺杂浓度之前参照此处实施例所述的细节也适用于图22的晶体管器件。
参照图22，半导体器件进一步包括与漂移区域11的第一掺杂类型互补的第二掺杂类型的耦合区域17。该耦合区域17电耦合至本体区域13(器件区域)并且形成了与漂移区域11的pn结。在图22中仅示意性示出的场电极结构20可以根据此前所述的任何实施例而实施。参照此前附图1至图21所述的实施例，单独的场电极结构20各包括场电极21，场电极电介质22，以及生成区域50和场停止区域23中的至少一个。耦合区域17耦合至单独的场电极结构20的场电极21。为此，耦合区域17可以邻接场电极21、场电极电介质22、场停止区域23和生成区域50中的至少一个。在第一情形下，耦合区域直接电耦合至场电极21。在第二情形下，耦合区域17通过场电极电介质22而电容性耦合至场电极21。以下参照图26进一步详述耦合区域17与单独的场电极21的耦合。
参照图22和图23，耦合区域17从本体区域13在电流流动方向x(在该实施例中是半导体本体100的垂直方向)上延伸进入漂移区域11、并且延伸至最远离结12的场电极结构20，以使得每个场电极20的场电极21耦合至耦合区域17。
在如图22所示的实施例中，器件单元的栅极电极41是在第二横向方向y上延伸的拉长的沟槽电极。然而，这仅是示例。也可能将栅极电极实施为在半导体本体100上面的平面电极，或者实施器件单元具有堆状的沟槽电极。
在如图22至图24所示实施例中，单独的场电极结构20是在半导体本体100的第一横向方向z上纵向延伸的拉长的结构。在本实施例中，存在在垂直于第一横向方向z的水平方向上相互间隔的多个场电极结构。在该实施例中，耦合区域17也是拉长的，并且在不同于第一横向方向z的第二横向方向y上纵向地延伸。根据一个实施例，第二横向方向y垂直于第一横向方向z，以使得在第一与第二横向方向z、y之间存在90°的角度。然而，也可能实施拉长的耦合区域17和拉长的场电极结构20以使得耦合区域17与场电极结构20之间的角度小于90°，例如在30°和90°之间。
在其中栅极电极41是拉长的沟槽电极的实施例中，沟槽电极的纵向方向可以基本上平行于第二横向方向y。在该情形下，栅极电极41基本上平行于耦合区域17。
参照图24，有在第一横向方向z上远离并且各耦合至器件区域13(本体区域)的两个或更多个耦合区域17(或者一个耦合区域的两个或多个区段)。在如图24所示实施例中，耦合区域17是基本上平行的拉长的耦合区域。然而，也可能实施拉长的耦合区域以使得它们并不平行(以便一个穿过另一个)。
根据另一实施例，半导体器件包括若干堆状的耦合区域17。
图25示出了具有堆状耦合区域17的半导体器件的水平剖视图。在该实施例中，单独的耦合区域17具有基本上矩形的剖面。然而，这仅是示例。这些耦合区域也可以被实施具有不同的剖面，诸如椭圆剖面或多边形剖面。
根据又一实施例(未示出)，耦合区域17具有在半导体本体100的水平平面(诸如如图24和图25所示截面C-C)中的网格的形式。
在如图22至图24以及图25所示实施例中，耦合区域17邻接场电极结构20中的每个场电极结构以使得耦合区域17耦合至场电极结构中的每个场电极结构的场电极。然而，这仅是示例。根据另一实施例(未示出)，耦合区域17耦合至仅场电极结构中某些场电极结构的场电极。在该情形下，耦合区域17可以仅耦合至以多于从结12的预定义距离而间隔的那些场电极结构20的场电极21。该预定义距离例如是在电流流动方向x上的漂移区域11的长度的30％或50％。
图26更详细示出了半导体器件的区段。在如图26所示该区段中，耦合区域17和漂移区域11形成了pn结，并且耦合区域17耦合至示出在图16中透视剖视图中的一个场电极结构20的场电极21。另一场电极结构示出在如图26的垂直剖视图中。在如图26所示实施例中，每个场电极结构20包括场电极21，该场电极21被选择以使得在场电极21与漂移区域11之间的结形成在场电极21与漂移区域11之间的生成区域50。在结合参考附图7之前已经说明了这些，以使得场电极21可以包括结合参考图7所述材料的之一。根据另一实施例，场电极21包括与漂移区域17的掺杂类型互补的掺杂类型的单晶半导体材料。
在如图26所示实施例中，耦合区域17邻接场电极21，以使得场电极21直接耦合至耦合区域17。
以下将说明如图22至图24以及图25所示、并且包括如图26所示的场电极结构20的半导体器件的工作模式。然而，该工作模式等同的也适用于具有其它场电极结构的实施例。为了解释说明目的，假设半导体器件是具有n掺杂的漂移区域11、n掺杂的源极和漏极区域14、15、p掺杂的本体区域13、以及耦合至p掺杂的本体区域13的p掺杂的耦合区域17的n型MOSFET。
在导通状态下，当正电压被施加在第二负载端子32(漏极端子D)与第一负载端子31(源极端子S)之间时，通过漏极区域15连接至漏极端子D的漂移区域11、与经由本体区域13连接至源极端子S的耦合区域17之间的电压对应于漏极与源极端子D、S之间的电压。因为当半导体器件处于导通状态时漏极与源极端子D、S之间的电压相对低，因此当器件处于导通状态时沿着在漂移区域11与耦合区域17之间pn结在漂移区域11中不存在显著的耗尽区域。
当半导体器件关断时，第一与第二负载端子31、32之间的电压增大，并且因此漂移区域11与耦合区域17之间的电压增大。通过生成区域耦合至场电极21的漂移区域11、与耦合至场电极21的耦合区域50之间的电压在场电极21中造成电场，其中该电场导致生成区域50产生两种类型的电荷载流子，也即在场电极21中累积的n型电荷载流子(电子)，以及发射进入漂移区域11中的p型电荷载流子。n型电荷载流子是相对于漂移区域11中的电离的(n型)掺杂剂原子的相反电荷。这对应于包括此前所述的生成区域50的半导体器件的工作原理，不同之处在于如图22至图26所示单独的、具有通过耦合区域17耦合至本体区域13的场电极21的场电极结构20中，当将结12反向偏置的电压相对低时，已经开始了生成电荷载流子，并且因此已经开始对单独的场电极21充电。
在图22至图26的半导体器件中，单独的场电极结构20经由耦合区域17耦合至本体区域13，并且经由漂移区域11耦合至漏极区域15。因此，在关断过程开始处，单独的场电极结构20之上的电压近似相等，以使得在关断过程的早期，意味着在低负载电压下，在场电极结构20中的每个场电极结构中生成了相反电荷。
在根据图22至图26的半导体器件中，在第一与第二负载端子31、32之间相对低的电压下，漂移区域11的较大部分耗尽，以使得开关损耗较低。通过耦合区域17并且通过场电极结构20提供相对于漂移区域11中的电离的掺杂剂原子的相反电荷，以使得在漂移区域11与耦合区域17之间无需掺杂电荷平衡。
在如图26所示的实施例中，耦合区域17邻接场电极21，以使得耦合区域17直接耦合至场电极21并且将耦合区域17的电势(在开关切换过程开始处为源极电势)耦合至场电极21。根据另一实施例，耦合区域17并不邻接场电极21，而是通过场电极电介质22和/或通过将场电极21与耦合区域17分隔开的另一电介质层而电容性耦合至场电极21。在图26中以虚线示出这种其它电介质层22’。其中耦合区域17仅电容性耦合至场电极21的半导体器件的工作原理对应于此前所述其中耦合区域直接耦合至场电极21的半导体器件的工作原理。
该工作原理等同适用于其中场电极结构20除了生成区域50之外额外的或者备选地包括场停止区域23的半导体器件。图27示出了对应于图26所示剖视图的透视图，不同之处在于图27中所示的场电极结构20包括将场电极21耦合至漂移区域11的场停止区域23，而不是生成区域50。场停止区域23和场电极21可以根据此前所述任何实施例实施。类似于在这些实施例中，当空间电荷区域到达场停止区域23时，场停止区域23生成在场电极21中累积的电荷载流子。这些实施例与图27的实施例的差别在于，在图27的实施例中，当端子31、32之间电压相对低时，空间电荷区域(电场)到达了场停止区域23。这是借助于耦合区域将场电极21耦合至本体区域13。耦合区域17可以直接耦合至场电极21(也即耦合区域17可以邻接场电极21)，和/或可以电容性耦合至场电极。
尽管已经参照图26和图27说明了用于实施场电极结构20的仅两个实施例，应该注意的是，此前参照图1至图21所述的任何场电极结构20可以用于其中场电极21耦合至耦合区域17的半导体器件。
随着将结12反向偏置的电压进一步增大，耗尽区域在耦合区域17和漂移区域11中扩展，直至耦合区域17完全耗尽电荷载流子。耦合区域17的掺杂浓度可以对应于漂移区域11的掺杂浓度，但是也可以高于或者低于漂移区域11的掺杂浓度。
根据一个实施例，耦合区域17、漂移区域11和场电极结构20相互适用以使得施加在端子31、32之间以便于完全耗尽耦合区域17的电压US对应于施加在端子31、32之间以便于完全耗尽在两个相邻场电极结构20之间的漂移区域11的电压UF。也即，
UF＝US (2)
借由参照如图24所示器件结构的示例解释了这一点。图28中使出了该器件结构的放大图。在如图28所示实施例中，漂移区域11包括多个漂移区域区段，其中这些漂移区域区段中的每个漂移区域区段在第二横向方向y上被布置在两个相邻场电极21之间，并且在第一横向方向z上被布置在两个相邻耦合区域17之间。此外，耦合区域包括多个耦合区域区段，其中这些耦合区域区段的每个耦合区域区段在第一横向方向z上被布置在两个漂移区域区段之间。
当操作半导体器件以使得结12被反向偏置以使得耗尽区域沿着在那些漂移区域区段11与耦合区域区段17之间的pn结而在漂移区域区段11和耦合区域区段17中扩展、并且使得场电极21被充电时，用耦合区域区段17中的电离的掺杂电荷、并且用场电极21中累积的电荷而提供相对于漂移区域区段11中的电离的掺杂电荷的相反电荷，同时用漂移区域11中的电离的掺杂剂电荷提供相对于耦合区域区段中的电离的掺杂剂电荷的相反电荷。
在如图28所示的结构中，当以下时满足等式(2)
其中，dpS是在第一横向方向z上的耦合区域区段17的宽度，dnS是在第一横向方向z上的漂移区域区段11的宽度，dnF是在第二横向方向y上的漂移区域区段11的宽度，εSi是诸如硅的半导体本体100的半导体材料的介电常数，并且εOX是诸如氧化硅的场电极电介质22的材料的介电常数。ES是当漂移区域区段11和耦合区域区段17完全耗尽时在耦合区域区段17与漂移区域区段11之间的pn结处的横向电场的电场强度，并且EF是当漂移区域区段11完全耗尽时在场电极电介质22与漂移区域区段11之间的边界处的横向电场的电场强度。
根据一个实施例，实施半导体器件以使得ES等于EF，也即：
ES＝EF (4)
在该情形下，
在半导体本体100包括硅并且场电极电介质22包括氧化硅的情况下，εSi/εOX＝3，以使得
dpS＝12·dOX (5b)
一般而言，根据一个实施例，
特别地，
场电极电介质22的厚度dOX取决于场电极电介质22的材料的介电强度，并且取决于场电极电介质22应该承受的所需最大电压。根据一个实施例，场电极电介质22包括具有2MV/cm的电介质强度的氧化硅。仅为了解释说明目的，假设场电极电介质22应该承受140V。在该情形下，厚度dOX至少为700nm(纳米)。场电极21的宽度dFE例如是在5微米(μm)和10微米(μm)之间，诸如7微米。可以使用等式(5a)至(6b)基于场电极电介质22的厚度来计算耦合区域17的宽度dpS。
在第一横向方向上的漂移区域11的最大宽度dnS例如在100微米和300微米之间。
在如图28所示的实施例中，dpD表示在第一横向方向z上在两个相邻耦合区域17的中心之间的距离(以下也称作耦合区域间距(pitch))，并且dnD表示在第二横向方向上的两个相邻场电极结构的中心之间的距离(以下也称作场电极结构间距)。根据一个实施例，耦合区域间距dpD大于场电极结构间距dnD。根据一个实施例，耦合区域间距dpD在场电极结构间距dnD的3倍至100倍之间(3dnD≤dpD≤100dnD)，并且特别是在场电极结构间距dnD的10倍至100倍之间(10dnD≤dpD≤100dnD)。通过漂移区域11在第一横向方向z上的宽度dnS加上耦合区域17的宽度dpS而得到耦合区域间距dpD，也即dpD＝dnS+dpS。
图29示出了实施为二极管的半导体器件的一个实施例。该二极管的器件结构对应于如图22至图24所示的半导体器件的器件结构，不同之处在于器件区域13是具有与漂移区域11的掺杂类型互补的掺杂类型的发射极区域，或者是肖特基区域。替代了漏极区域，二极管包括另外的发射极区域15。
图30示出了可以用于此前所述的半导体器件的场电极结构20的另一实施例。该场电极结构20包括沿着场电极电介质22的底部和侧壁的电极层21，以及由电极层和漂移区域11限定的空隙52。生成区域50形成在电极层21与漂移区域11之间。场电极21可以包括如前所述的适用于在场电极21与漂移区域11之间的结处形成生成区域的一种材料，诸如金属、多晶半导体材料、碳等等。类似于如前所述的场电极电介质22，场电极电介质22可以包括针对与场电极21中俘获的电荷载流子的电荷载流子类型互补的电荷载流子的电荷载流子陷阱27。
诸如“下方”、“之下”、“低于”、“之上”、“上方”等等的空间相对性术语用于易于解释一个元件相对于第二元件的位置。这些术语意在除了附图中表示的那些不同朝向之外的器件的不同定向。此外，诸如“第一”、“第二”等等的术语也用于描述各个元件、区域、区段等等，并且也并非意在限定。说明书全文中相同的术语涉及相同的元件。
如在此使用的，术语“具有”、“含有”、“包括”、“包含”等等是开放性术语，表示了所述元件或特征的存在，但是并未排除额外的元件或特征。冠词“一”、“一个”和“该”意在除了单数之外也包括复数，除非上下文明确给出相反指示。
考虑到变化和应用的上述范围，应该理解的是本发明不由前述说明书限定，也不由附图所限定。替代地，仅通过以下权利要求及其法律等价方式来限定本发明。

Claims (29)

1.一种半导体器件，包括：
第一掺杂类型的漂移区域；
在所述漂移区域与器件区域之间的结；
在所述漂移区域中的多个场电极结构，所述多个场电极结构在所述漂移区域中的半导体器件的电流流动方向上彼此间隔开，所述多个场电极结构中的每个场电极结构包括：
场电极；以及
与所述第一掺杂类型互补的第二掺杂类型的耦合区域，所述耦合区域被电耦合至所述器件区域并且被耦合至所述多个场电极结构中的每个场电极结构的场电极；
其中所述多个场电极结构中的每个场电极结构还包括：
与所述场电极相邻的场电极电介质，被布置在场和所述漂移区域之间并且具有开口；以及
场停止区域和生成区域中的至少一个。
2.根据权利要求1所述的半导体器件，其中所述耦合区域邻接以下各项中的至少一个：所述场电极、所述场停止区域、所述生成区域和所述场电极电介质。
3.根据权利要求1所述的半导体器件，其中所述耦合区域仅在所述场电极电介质的区域中邻接所述场电极结构。
4.根据权利要求1所述的半导体器件，其中所述场停止区域具有所述第一掺杂类型，并且比所述漂移区域更高地被掺杂。
5.根据权利要求1所述的半导体器件，其中所述场停止区域通过所述场电极电介质的所述开口将所述场电极连接至所述漂移区域和所述耦合区域中的至少一个。
6.根据权利要求1所述的半导体器件，其中所述场停止区域至少部分地被布置在所述场电极电介质内。
7.根据权利要求6所述的半导体器件，其中所述场停止区域完全被布置在所述场电极电介质内。
8.根据权利要求1所述的半导体器件，其中接触区域被布置在所述场电极与所述场停止区域之间。
9.根据权利要求1所述的半导体器件，其中所述场停止区域完全分隔所述场电极与所述漂移区域。
10.根据权利要求1所述的半导体器件，其中所述场电极的区段邻接所述漂移区域。
11.根据权利要求1所述的半导体器件，其中所述场停止区域和所述生成区域中的至少一个在垂直于所述半导体器件的电流流动方向的方向上延伸越过所述场电极电介质进入所述漂移区域不多于200纳米。
12.根据权利要求1所述的半导体器件，其中所述场停止区域和所述生成区域中的至少一个在垂直于所述半导体器件的电流流动方向的方向上不延伸越过所述场电极电介质。
13.根据权利要求1所述的半导体器件，其中所述生成区域通过所述场电极电介质的所述开口将所述场电极连接至所述漂移区域。
14.根据权利要求1所述的半导体器件，其中所述生成区域被布置在所述场电极中。
15.根据权利要求1所述的半导体器件，其中所述生成区域至少部分地被布置在所述场电极电介质内。
16.根据权利要求1所述的半导体器件，其中所述生成区域完全被布置在所述场电极电介质内。
17.根据权利要求1所述的半导体器件，其中所述生成区域包括在所述场电极与所述漂移区域之间的界面区域。
18.根据权利要求1所述的半导体器件，其中所述生成区域包括空隙。
19.根据权利要求1所述的半导体器件，其中所述场电极包括选自由以下各项构成的组中的至少一种材料：
金属；
金属半导体化合物；
包括掺杂剂原子的单晶半导体材料；
包括掺杂剂原子的多晶半导体材料；以及
包括外来材料原子或晶体缺陷的单晶半导体材料。
20.根据权利要求19所述的半导体器件，其中所述掺杂剂原子是所述第一掺杂类型和所述第二掺杂类型之一的掺杂剂原子。
21.根据权利要求1所述的半导体器件，
其中所述场电极电介质具有在所述半导体器件的电流流动方向上延伸的长度，并且具有在垂直于所述电流流动方向的方向上延伸的宽度，并且
其中所述长度与所述宽度之间的比例大于1。
22.根据权利要求1所述的半导体器件，其中所述场电极电介质的所述开口位于所述结的方向上。
23.根据权利要求1所述的半导体器件，其中所述至少一个场电极结构包括在所述半导体器件的电流流动方向上远离所述场电极电介质的开口被布置的屏蔽区域。
24.根据权利要求1所述的半导体器件，其中所述场停止区域、所述生成区域和所述场电极中的至少一个被实施以使得其邻接相邻的场电极结构的场电极电介质。
25.根据权利要求1所述的半导体器件，其中所述半导体器件被实施为MOS晶体管，其中所述器件区域是第二掺杂类型的半导体区域并且形成本体区域，并且其中所述MOS晶体管进一步包括：
源极区域，其中所述本体区域被布置在所述漂移区域与所述源极区域之间；
漏极区域，其中所述漂移区域被布置在所述漏极区域与所述本体区域之间；以及
栅极电极，被布置得邻近所述本体区域并且通过栅极电介质与所述本体区域介电绝缘。
26.根据权利要求1所述的半导体器件，其中所述半导体器件被实施为双极性二极管，并且其中所述器件区域是第二掺杂类型的半导体区域并且形成发射极区域。
27.根据权利要求1所述的半导体器件，其中所述半导体器件被实施为肖特基二极管，并且其中所述器件区域是肖特基区域。
28.根据权利要求1所述的半导体器件，其中所述场电极电介质基本上为U形。
29.根据权利要求1所述的半导体器件，其中所述场电极电介质的所述开口被布置在所述场电极电介质的面向所述结的方向的区域中。
CN201410274030.1A 2013-06-19 2014-06-18 具有自充电的场电极的半导体器件 Active CN104241342B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/921,935 2013-06-19
US13/921,935 US9391149B2 (en) 2013-06-19 2013-06-19 Semiconductor device with self-charging field electrodes

Publications (2)

Publication Number Publication Date
CN104241342A CN104241342A (zh) 2014-12-24
CN104241342B true CN104241342B (zh) 2018-11-02

Family

ID=52010558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410274030.1A Active CN104241342B (zh) 2013-06-19 2014-06-18 具有自充电的场电极的半导体器件

Country Status (3)

Country Link
US (1) US9391149B2 (zh)
CN (1) CN104241342B (zh)
DE (1) DE102014107833B4 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761676B2 (en) * 2014-03-26 2017-09-12 Infineon Technologies Americas Corp. Power semiconductor device with embedded field electrodes
DE102015109545B4 (de) * 2015-06-15 2021-10-21 Infineon Technologies Ag Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
HK1207524A2 (zh) * 2015-10-07 2016-01-29 Internat Onizuka Electronics Ltd 種 及其製作方法
JP6426642B2 (ja) 2016-03-08 2018-11-21 株式会社東芝 半導体装置
CN105957893A (zh) * 2016-05-26 2016-09-21 深圳尚阳通科技有限公司 屏蔽栅功率mosfet及其制造方法
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102017124871B4 (de) * 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183650A (zh) * 2006-11-16 2008-05-21 英飞凌科技奥地利有限公司 具有沟槽晶体管的半导体器件以及制造这种器件的方法
CN101288179A (zh) * 2005-07-27 2008-10-15 英飞凌科技奥地利股份公司 具有漂移区和漂移控制区的半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0102734D0 (en) 2001-02-03 2001-03-21 Koninkl Philips Electronics Nv Bipolar diode
GB0104342D0 (en) * 2001-02-22 2001-04-11 Koninkl Philips Electronics Nv Semiconductor devices
TWI248136B (en) 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
US7381608B2 (en) 2004-12-07 2008-06-03 Intel Corporation Method for making a semiconductor device with a high-k gate dielectric and a metal gate electrode
JP2007024970A (ja) 2005-07-12 2007-02-01 Miyakawa:Kk 液晶表示装置の開口効率を上昇させるための樹脂レンズ製造法及びその製造装置
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
DE102005041256B4 (de) 2005-08-31 2007-12-20 Infineon Technologies Ag Trenchtransistor
US7691712B2 (en) 2006-06-21 2010-04-06 International Business Machines Corporation Semiconductor device structures incorporating voids and methods of fabricating such structures
DE102007018631B4 (de) 2007-04-19 2009-01-22 Infineon Technologies Austria Ag Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
US8614478B2 (en) * 2010-07-26 2013-12-24 Infineon Technologies Austria Ag Method for protecting a semiconductor device against degradation, a semiconductor device protected against hot charge carriers and a manufacturing method therefor
US8786012B2 (en) * 2010-07-26 2014-07-22 Infineon Technologies Austria Ag Power semiconductor device and a method for forming a semiconductor device
US8716788B2 (en) * 2011-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101288179A (zh) * 2005-07-27 2008-10-15 英飞凌科技奥地利股份公司 具有漂移区和漂移控制区的半导体器件
CN101183650A (zh) * 2006-11-16 2008-05-21 英飞凌科技奥地利有限公司 具有沟槽晶体管的半导体器件以及制造这种器件的方法

Also Published As

Publication number Publication date
DE102014107833B4 (de) 2018-02-08
DE102014107833A1 (de) 2014-12-24
US20140374842A1 (en) 2014-12-25
US9391149B2 (en) 2016-07-12
CN104241342A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
CN104241342B (zh) 具有自充电的场电极的半导体器件
US9887285B1 (en) Semiconductor device
US9570436B2 (en) Semiconductor device
CN105322002B (zh) 反向传导igbt
CN103681867B (zh) 具有场电极的晶体管器件
CN103035679B (zh) 具有自充电场电极的半导体器件
CN104716168B (zh) 带有复合区的半导体器件
CN104157648B (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
TW200843102A (en) Integrated latch-up free insulated gate bipolar transistor
CN106165101B (zh) 半导体装置
CN103441148A (zh) 一种集成肖特基二极管的槽栅vdmos器件
EP3255676A1 (en) Vertical power semiconductor device and method for operating such a device
JP2012124474A (ja) 横型素子を有する半導体装置
CN109755293A (zh) 半导体装置
US20140027858A1 (en) Semiconductor device
CN104103691B (zh) 具有补偿区的半导体器件
JP6799515B2 (ja) 半導体装置
CN110061057A (zh) 一种具有集成隧穿二极管的超结功率mosfet
US11322596B2 (en) Semiconductor device including junction material in a trench and manufacturing method
JP2017168520A (ja) 半導体装置
JPWO2019077877A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113054016B (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件
US20220384577A1 (en) Semiconductor device and method for designing thereof
US8637940B2 (en) Semiconductor device with self-charging field electrodes and compensation regions
US8716825B2 (en) Semiconductor structure and manufacturing method for the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant