CN202423277U - 堆叠式封装集成电路装置 - Google Patents

堆叠式封装集成电路装置 Download PDF

Info

Publication number
CN202423277U
CN202423277U CN 201120506894 CN201120506894U CN202423277U CN 202423277 U CN202423277 U CN 202423277U CN 201120506894 CN201120506894 CN 201120506894 CN 201120506894 U CN201120506894 U CN 201120506894U CN 202423277 U CN202423277 U CN 202423277U
Authority
CN
China
Prior art keywords
circuit board
stacked package
plated
weldering
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201120506894
Other languages
English (en)
Inventor
姜正廉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichepac Technology Inc
Original Assignee
Nichepac Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichepac Technology Inc filed Critical Nichepac Technology Inc
Priority to CN 201120506894 priority Critical patent/CN202423277U/zh
Application granted granted Critical
Publication of CN202423277U publication Critical patent/CN202423277U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本实用新型提供一种堆叠式封装集成电路装置，以多个电路板模块沿一第一方向进行堆叠。该电路板模块包括：一电路板体、一金属导线架体与一集成电路。该电路板体具有一置晶区与位于该置晶区二侧且沿一第二方向排列的多个镀通孔，该置晶区与多个镀通孔沿该第一方向导通电路板体的二侧面。该金属导线架体沿该第一方向连接该电路板体的一侧面，且与该置晶区相对应，该金属导线架体沿该第二方向延伸出该电路板体外有一折弯架体。该集成电路位于该置晶区中，且与该金属导线架体相连接。二电路板模块间以多个复合焊体部对应多个镀通孔相连接，该复合焊体部包括：一核心焊体与一填覆焊体。

Description

堆叠式封装集成电路装置
技术领域
本实用新型涉及一种封装集成电路装置，特别涉及一种将集成电路直接贴靠连接金属材料散热片的电路板模块加以堆叠连接而成的堆叠式封装集成电路装置。
背景技术
目前动态随机存取存储器(DRAM)主要系以单一芯片黏设于导线架或基板上，芯片各I/O接点与导线架或基板线路构成电性连接后，续于芯片外侧以胶体封固、成型等制成一存储器型集成电路元件，再将前述预定多数的集成电路元件固设于一电路板，透过该电路板装设于电脑主机或其他电子器具、设备中使用。
现今存储器型芯片的容量有限，而外在环境对动态随机存取存储器的需求日益增加，因此，若以前述动态随机存取存储器的封装结构，势必加大电路板面积，方能同时装配多数个动态随机存取存储器，以满足对高容量动态随机存取存储器的需求。然，现今电子产品有朝向轻薄短小，速度更快、功能增多，并使IC脚数推向高脚数的发展，使IC的封装技术朝向所谓的“芯片尺寸封装”(Chip Scale Package，简称CSP)的趋努，以期尽可能的减少封装后半导体元件所占的面积，因此，若以前述既有动态随机存取存储器的封装结构，根本无法满足此一趋势，因此现今皆以堆叠式封装发展。
请参阅图1A及图1B所示，为现有堆叠式封装集成电路装置俯视图及剖面结构主视图。现有堆叠式封装集成电路装置是以多个电路板模块1进行堆叠，而该电路板模块1更包括有：一电路板体11以及一集成电路13。该电路板体11具有一置晶区111以及多个镀通孔112，该置晶区111凹陷该电路板体11一深度t，可承载该集成电路13。而该电路板体11具有多个金属焊盘113，该集成电路13以至少一金属线体114与该金属焊盘113相连接，再以一覆胶体115包覆该集成电路13、该金属线体114以及该金属焊盘113。
而二电路板模块1间在相对应的二镀通孔112分别涂上有一锡膏15，且以一金属核心球14分离及支撑二电路板模块1，但此结构因该镀通孔112水气较高，在加热过程中会产生气爆，因此在凝固后会形成缺陷16，造成在堆叠时稳定度不足，而崩塌毁坏。且当该集成电路13作动时，所产生的热亦可能将该锡膏15形成融熔状态，造成整个堆叠结构不稳定。而当整个堆叠结构其中之一的电路板模块1损毁时，必须更换整个堆叠结构，相对造成良率低且增加成本。因此如何去解决上述的问题，一直是业者所急迫有待寻求解决的方案以及改进之处。
发明内容
本实用新型的目的在提供一种堆叠式封装集成电路装置，通过集成电路直接贴靠连接由金属材料所制成的散热片，以达到集成电路作动时可直接且快速散热的功效。
本实用新型的目的在提供一种堆叠式封装集成电路装置，通过二电路板模块间以复合焊体部相连接，复合焊体部设计为中央熔点较高，使焊体部于外缘熔融状态时，亦可运用中央支撑电路板模块，以达到稳定且快速拆组电路板模块的功效。
为达到上述的目的，本实用新型提供一种堆叠式封装集成电路装置，包括有：多个电路板模块以及多个复合焊体部。多个电路板模块沿一第一方向进行堆叠，该电路板模块更包括有：一电路板体、一金属导线架体以及一集成电路。该电路板体具有一置晶区以及多个镀通孔，该置晶区以及多个镀通孔沿该第一方向导通电路板体的二侧面，多个镀通孔位于该置晶区的二侧，且沿一第二方向排列。该金属导线架体沿该第一方向连接该电路板体的一侧面，且与该置晶区相对应，该金属导线架体沿该第二方向延伸出该电路板体外有一折弯架体。该集成电路位于该置晶区中，且与该金属导线架体相连接。多个复合焊体部一一与多个镀通孔相对应，该复合焊体部更包括有：一核心焊体以及一填覆焊体。该核心焊体邻靠该镀通孔，该核心焊体具有一第一熔点。该填覆焊体填布该镀通孔以及包覆该核心焊体，该填覆焊体具有一第二熔点。
所述的堆叠式封装集成电路装置，其中，该第一方向与该第二方向相互垂直。
所述的堆叠式封装集成电路装置，其中，该金属导线架体沿该第二方向延伸出该电路板体外有一折弯架体，该折弯架体与该第一方向具有一夹角。
所述的堆叠式封装集成电路装置，其中，该夹角角度小于90度。
所述的堆叠式封装集成电路装置，其中，该第一熔点温度系高于该第二熔点温度。
所述的堆叠式封装集成电路装置，其中，该核心焊体与该填覆焊体为锡以及锡合金所制成。
所述的堆叠式封装集成电路装置，其中，该核心焊体具有一直径，该直径长度系大于该镀通孔的直径长度。
所述的堆叠式封装集成电路装置，其中，该电路板体的另一侧面具有多个金属焊盘，该集成电路以至少一金属线体与该金属焊盘相连接。
所述的堆叠式封装集成电路装置，其中，该电路板体更具有一覆胶体，该覆胶体系包覆该集成电路、该金属线体以及该金属焊盘。
本实用新型的有益效果是：提供一种堆叠式封装集成电路装置，通过集成电路直接贴靠连接由金属材料所制成的散热片，达到了集成电路作动时可直接且快速散热的功效；同时，通过二电路板模块间以复合焊体部相连接，复合焊体部设计为中央熔点较高，使焊体部于外缘熔融状态时，亦运用中央支撑电路板模块，达到了稳定且快速拆组电路板模块的功效。
附图说明
图1A为现有堆叠式封装集成电路装置俯视图；
图1B为现有堆叠式封装集成电路装置剖面结构主视图；
图2A为本实用新型堆叠式封装集成电路装置较佳实施例俯视图；
图2B为本实用新型堆叠式封装集成电路装置较佳实施例剖面结构主视图；
图2C为本实用新型堆叠式封装集成电路装置较佳实施例左视图。
附图标记说明：
1、2-电路板模块；11、21-电路板体；111、211-置晶区；112、212-镀通孔；113、213-金属焊盘；114、214-金属线体；115、215-覆胶体；13、23-集成电路；14-金属核心球；15-锡膏；16-缺陷；22-金属导线架体；221-折弯架体；3-复合焊体部；31-核心焊体；32-填覆焊体；91-第一方向；92-第二方向；93-第三方向；θ-夹角；t-深度；d1-直径；d2-镀通孔直径。
具体实施方式
以下结合附图，对本实用新型上述的和另外的技术特征和优点作更详细的说明。
请参阅图2A至图2C所示，分别为本实用新型堆叠式封装集成电路装置较佳实施例俯视图、主视图及左视图。本实用新型的堆叠式封装集成电路装置，包括有：多个电路板模块2以及多个复合焊体部3。多个电路板模块2沿一第一方向91进行堆叠，由于该电路板模块2为超薄片状结构，于本实用新型较佳实施例中，将四个电路板模块2进行堆叠，且亦可将本实用新型的堆叠式封装集成电路装置堆叠厚度维持在1.3mm至1.4mm中。
该电路板模块2更包括有：一电路板体21、一金属导线架体22以及一集成电路23。该电路板体21系为超薄片状结构，该电路板体21具有一置晶区211以及多个镀通孔212，该置晶区211以及多个镀通孔212沿该第一方向91导通电路板体21的二侧面，即该置晶区211使该电路板体21形成为中空片状结构。而多个镀通孔212分列位于该置晶区211的二侧，且沿一第二方向92排列成一直线。于本实用新型较佳实施例中，该第一方向91与该第二方向92相互垂直。
该金属导线架体22为金属制成，且为超薄片状结构，厚度约仅有0.1mm，于本实用新型较佳实施例中，该金属导线架体22为铜箔片或镍合金金属。而该金属导线架体22沿该第一方向91连接该电路板体21的一侧面，且与该置晶区211相对应，即于该电路板体21的一侧面覆盖该置晶区211，而该金属导线架体22沿该第二方向92延伸出该电路板体21外有一折弯架体221。于本实用新型较佳实施例中，该折弯架体221与该第一方向91具有一夹角θ，该夹角θ为一锐角，即该夹角θ角度小于90度。因此当有气流自该第一方向91流动，通过该折弯架体221的导引至该置晶区211，将该集成电路23作动所产生的热，沿一第三方向93或该第二方向92带离至该电路板模块2外，可快速且有效带离该集成电路23作动所产生的热。
该集成电路23位于该置晶区211中，且与该金属导线架体22直接接触连接，因此该集成电路23作动所产生的热可直接由该金属导线架体22传导。而该电路板体21的另一侧面具有多个金属焊盘213，该集成电路23以至少一金属线体214与该金属焊盘213相连接，之后，该电路板体21更具有一覆胶体215包覆该集成电路23、该金属线体214以及该金属焊盘213。
多个复合焊体部3一一与多个镀通孔212相对应，该复合焊体部3更包括有：一核心焊体31以及一填覆焊体32。该核心焊体31邻靠该镀通孔212，该核心焊体31具有一第一熔点。于本实用新型较佳实施例中，该核心焊体31为锡以及锡合金所制成，该核心焊体31具有一直径d1，该直径d1长度系大于该镀通孔的直径d2长度。该填覆焊体32填布该镀通孔212以及包覆该核心焊体31，该填覆焊体32具有一第二熔点。而该第一熔点温度系高于该第二熔点温度，因此当欲结合或分离二该电路板模块2时，仅需加热至该第一熔点温度与该第二熔点温度之间，此时该核心焊体31为固体，而该填覆焊体32为融熔的液体，以该核心焊体31支撑二该电路板模块2，不致形成坍塌，而该填覆焊体32为融熔的液体，不会有气爆缺陷产生。
上述本实用新型堆叠式封装集成电路装置确实是克服现有技术的缺失，满足产业界的需求并提高产业竞争力。本实用新型的目的及功效上均深富实施的进步性，极具产业的利用价值，且为目前市面上前所未见的新创作，完全符合创作专利的新颖性与进步性要件，故依法提出申请。
以上说明对本实用新型而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离以下所附权利要求所限定的精神和范围的情况下，可做出许多修改，变化，或等效，但都将落入本实用新型的保护范围内。

Claims (9)

1.一种堆叠式封装集成电路装置，其特征在于，包括有：
多个电路板模块，沿一第一方向进行堆叠，该电路板模块更包括有：
一电路板体，具有一置晶区以及多个镀通孔，该置晶区以及多个镀通孔沿该第一方向导通电路板体的二侧面，多个镀通孔位于该置晶区的二侧，且沿一第二方向排列；
一金属导线架体，沿该第一方向连接该电路板体的一侧面，且与该置晶区相对应；
一集成电路，位于该置晶区中，且与该金属导线架体相连接；
多个复合焊体部，一一与多个镀通孔相对应，该复合焊体部更包括有：
一核心焊体，邻靠该镀通孔，该核心焊体具有一第一熔点；
一填覆焊体，填布该镀通孔以及包覆该核心焊体，该填覆焊体具有一第二熔点。
2.如权利要求1所述的堆叠式封装集成电路装置，其特征在于，该第一方向与该第二方向相互垂直。
3.如权利要求1所述的堆叠式封装集成电路装置，其特征在于，该金属导线架体沿该第二方向延伸出该电路板体外有一折弯架体，该折弯架体与该第一方向具有一夹角。
4.如权利要求3所述的堆叠式封装集成电路装置，其特征在于，该夹角角度小于90度。
5.如权利要求1所述的堆叠式封装集成电路装置，其特征在于，该第一熔点温度系高于该第二熔点温度。
6.如权利要求1所述的堆叠式封装集成电路装置，其特征在于，该核心焊体与该填覆焊体为锡以及锡合金所制成。
7.如权利要求1所述的堆叠式封装集成电路装置，其特征在于，该核心焊体具有一直径，该直径长度系大于该镀通孔的直径长度。
8.如权利要求1所述的堆叠式封装集成电路装置，其特征在于，该电路板体的另一侧面具有多个金属焊盘，该集成电路以至少一金属线体与该金属焊盘相连接。
9.如权利要求1所述的堆叠式封装集成电路装置，其特征在于，该电路板体更具有一覆胶体，该覆胶体系包覆该集成电路、该金属线体以及该金属焊盘。
CN 201120506894 2011-12-08 2011-12-08 堆叠式封装集成电路装置 Expired - Fee Related CN202423277U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201120506894 CN202423277U (zh) 2011-12-08 2011-12-08 堆叠式封装集成电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201120506894 CN202423277U (zh) 2011-12-08 2011-12-08 堆叠式封装集成电路装置

Publications (1)

Publication Number Publication Date
CN202423277U true CN202423277U (zh) 2012-09-05

Family

ID=46748009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201120506894 Expired - Fee Related CN202423277U (zh) 2011-12-08 2011-12-08 堆叠式封装集成电路装置

Country Status (1)

Country Link
CN (1) CN202423277U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952857A (zh) * 2015-06-30 2015-09-30 南通富士通微电子股份有限公司 一种无载体的半导体叠层封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952857A (zh) * 2015-06-30 2015-09-30 南通富士通微电子股份有限公司 一种无载体的半导体叠层封装结构
CN104952857B (zh) * 2015-06-30 2017-12-26 通富微电子股份有限公司 一种无载体的半导体叠层封装结构

Similar Documents

Publication Publication Date Title
CN104576557B (zh) 包括插入件开口的半导体封装件装置
CN103219297B (zh) 承载板、半导体封装件及其制法
TWI481001B (zh) 晶片封裝結構及其製造方法
CN105321902B (zh) 封装结构及其制法
CN103165586A (zh) 半导体堆叠封装体及其制造方法
CN107785344A (zh) 电子封装件及其制法
US20140151863A1 (en) Semiconductor packages and methods of fabricating the same
CN102956589A (zh) 半导体封装结构及其制法
CN102332436A (zh) 形状记忆合金核心结构的封装件
CN103426869B (zh) 层叠封装件及其制造方法
CN101740528B (zh) 增进散热的无外引脚式半导体封装构造及其组合
CN103035627A (zh) 堆栈式半导体封装结构
CN104205327B (zh) 半导体组件及其制造方法
CN202423277U (zh) 堆叠式封装集成电路装置
CN107293520A (zh) 堆叠型半导体封装件
CN102915984A (zh) 半导体封装构造及其制造方法
CN102956547B (zh) 半导体封装结构及其制作方法
CN104810327A (zh) 芯片封装体结构及其形成方法
CN101246877B (zh) 多晶片面对面堆叠封装构造
CN100578782C (zh) 一种大功率多芯片封装结构
CN106206517B (zh) 半导体装置及半导体装置的制造方法
CN101266965B (zh) 半导体封装体堆叠结构及其制法
TWI453873B (zh) 堆疊式半導體封裝結構
CN105321894B (zh) 半导体封装件及其制法
CN102569275A (zh) 堆叠式半导体封装结构及其制造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20121208