CN202259263U - 一种dip封装线架 - Google Patents
一种dip封装线架 Download PDFInfo
- Publication number
- CN202259263U CN202259263U CN 201120317444 CN201120317444U CN202259263U CN 202259263 U CN202259263 U CN 202259263U CN 201120317444 CN201120317444 CN 201120317444 CN 201120317444 U CN201120317444 U CN 201120317444U CN 202259263 U CN202259263 U CN 202259263U
- Authority
- CN
- China
- Prior art keywords
- chip
- different
- pad
- coil
- dip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本实用新型公开了一种DIP封装线架，芯片外围绕多个用铜分隔开的线圈，芯片上相同电特性的多个垫连接到相同的线圈上，将芯片中具有不同电特性且具有该种电特性的垫数量为1个的垫通过金线连接到所述线架中就近的引脚；然后不同的线圈再通过金线连接到不同的引脚上，并一一对应，本实用新型克服了引脚数目不够的问题，经济成本下降且缩短了测试周期。
Description
技术领域
本实用新型涉及一种半导体制造技术，特别涉及一种对芯片进行DIP封装的线架。
背景技术
在半导体器件的一些工程测试中，例如静电放电测试、最终测试或老化测试等需要将已经制造好的芯片进行封装后进行。目前，常常采用DIP插装方式，其优点是封装时间很短和底成本。
目前，对于不同的芯片，都是采用线框架对芯片进行封装的，也就是芯片上的垫连接到已经具有的线框架上。
但是，由于线框架上的引脚数量有限，目前已有的引脚框架上最多只有64个引脚，所以能够连接到线框架的芯片上的垫数量就有限。对于具有数量比较多垫的芯片，线框架的引脚数目是不够的。这样就使得无法用陶瓷DIP的封装进行芯片各种应用，只能以产品封装芯片的方式进行。极大的增加了制作成本和测试周期。
实用新型内容
本实用新型需要解决的技术问题就在于克服现有技术的缺陷，提供一种DIP封装线架，它可以解决芯片由于线框架102上的引脚不够而无法将所有接点垫连接的问题，且不会增大制作成本和加长封装周期。
为解决上述问题，本实用新型采用如下技术方案：
一种对芯片进行DIP封装的线架，芯片中具有相同电特性的垫通过金线连接到同一个线圈；芯片上具有同一种电特性的垫为多个时，按照垫的不同电特性，将芯片上具有不同电特性的垫连接到不同线圈上；将芯片中具有不同电特性且具有该种电特性的垫数量为1个的垫通过金线连接到所述线架中就近的引脚；然后不同的线圈再通过金线连接到不同的引脚上。
不同线圈分别一对一地接入不同的引脚。
所述绝缘材料隔为陶瓷，用于防止线圈之间的电连通。
由上述技术方案可见，本发明的线框架包括多个线圈及多个引脚，其中，多个线圈分别圈绕放芯片区域，多个线圈之间互相保证不会出现电连通。这样使用时，芯片中具有相同电特性的垫通过金线连接到同一个线圈；芯片上具有同一种电特性的垫为多个时，按照垫的不相同电特性，将芯片上具有不相同电特性的垫连接到不同线圈上；将芯片中具有不同电特性且具有该种电特性的垫数量为1个的垫按照现有技术通过金线连接到所述线框架中就近的引脚；然后不同的线圈再通过金线连接到不同的引脚上。这样，就可以将芯片上具有相同电特性的垫连接到一个引脚上，而不像背景技术那样不需要由于垫所在芯片位置的不同，就必须就近连接到线框架的多个引脚上，即使这些垫的电特性相同，节省了线框架引脚数目，可以将芯片上所有垫接入。极大的扩张了现有技术的陶瓷传统DIP封装的应用范围。因此，本发明提供的方法解决芯片由于线框架上的引脚不够而无法将所有接点垫连接的问题，且不会增大制作成本和加长封装周期。
附图说明
图1为本发明提供的采用陶瓷DIP方式对芯片的封装结构示意图。
具体实施方式
如图1所示，图1为本发明提供的采用陶瓷DIP方式对芯片的封装结构示意图，包括：包括芯片101和线框架102’，在芯片101边缘上具有多个不同电特性的接点垫垫，在线框架102’上具有多个线圈和多个引脚。
线框架102’的多个线圈分别圈绕在芯片101周围，在该实施例中，线圈和芯片101的形状相同，为长方形，面积大于芯片，不同线圈的面积不相同，依次增大，用于在同一平面上圈绕芯片101且之间有一定距离(可以采用隔离材料，比如陶瓷隔离，防止线圈之间电导通)，在该实施例中，线圈可以采用电导通的材料，比如镀金或镀铜；
多个线圈分别通过金线连接到不同的引脚；芯片101中相同电特性不同位置的垫通过金线连接到同一线圈上；
对于不同的芯片，都采用本发明提供的线框架对芯片进行封装的，也就是芯片上的垫连接到本发明提供的线框架上，这种线框架具有线圈和引脚。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型的保护范围之中。
Claims (3)
1.一种DIP封装线架，芯片外围绕多个用铜分隔开的线圈，芯片上相同电特性的多个垫连接到相同的线圈上，将芯片中具有不同电特性且具有该种电特性的垫数量为1个的垫通过金线连接到所述线架中就近的引脚；然后不同的线圈再通过金线连接到不同的引脚上，并一一对应，选择四个空闲的引脚，分别将这四个引线环通过金线进行打线。
2.根据权利要求1所述的DIP封装线架，其特征在于，该线圈可以以将芯片上所有的垫都接入。
3.根据权利要求1-2之一所述的DIP封装线架，其特征在于，不同线圈分别一对一地接入不同的引脚，所述绝缘材料隔为陶瓷，用于防止线圈之间的电连通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201120317444 CN202259263U (zh) | 2011-08-29 | 2011-08-29 | 一种dip封装线架 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201120317444 CN202259263U (zh) | 2011-08-29 | 2011-08-29 | 一种dip封装线架 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202259263U true CN202259263U (zh) | 2012-05-30 |
Family
ID=46120462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201120317444 Expired - Fee Related CN202259263U (zh) | 2011-08-29 | 2011-08-29 | 一种dip封装线架 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202259263U (zh) |
-
2011
- 2011-08-29 CN CN 201120317444 patent/CN202259263U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101506975B (zh) | 堆叠管芯封装 | |
| CN101464490B (zh) | 一种通用型测试板及其使用方法 | |
| CN104241238B (zh) | 基于引线框的半导体管芯封装 | |
| CN108054152A (zh) | 集成电路封装结构 | |
| CN103117263A (zh) | 一种集成电路封装 | |
| CN202259263U (zh) | 一种dip封装线架 | |
| TWI224850B (en) | Lead frame, and method for manufacturing semiconductor device and method for inspecting electrical properties of small device using the lead frame | |
| CN105990271A (zh) | 具有非水平管芯垫及相应引线框的ic封装 | |
| CN210723023U (zh) | 一种bga封装结构 | |
| CN209515656U (zh) | 新型芯片封装体 | |
| CN100578782C (zh) | 一种大功率多芯片封装结构 | |
| CN213692039U (zh) | 一种多基岛引线框架结构 | |
| CN101996973A (zh) | 对芯片进行陶瓷双列直插封装的引线框架 | |
| CN108257936A (zh) | 一种dip16多芯片封装异形引线框架及其封装方法 | |
| CN103730376B (zh) | 封装测试方法 | |
| CN209929295U (zh) | 一种dfn-6l三基岛封装框架 | |
| CN201436681U (zh) | 一种新型芯片 | |
| CN106098642A (zh) | 芯片封装结构 | |
| CN106876285B (zh) | 一种芯片封装体及其方法、芯片、录像设备及电子设备 | |
| CN103354226B (zh) | 堆叠封装器件 | |
| CN102306641B (zh) | 一种存储模块及其封装方法 | |
| CN102364680A (zh) | Dip封装引线框架 | |
| CN202374566U (zh) | 一种多模块pcb封装及通讯终端 | |
| CN202796920U (zh) | 多芯片qfn封装结构 | |
| CN204271072U (zh) | 引线框架封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120530 Termination date: 20150829 |
|
| EXPY | Termination of patent right or utility model |