CN106098642A - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN106098642A
CN106098642A CN201610534558.7A CN201610534558A CN106098642A CN 106098642 A CN106098642 A CN 106098642A CN 201610534558 A CN201610534558 A CN 201610534558A CN 106098642 A CN106098642 A CN 106098642A
Authority
CN
China
Prior art keywords
line
chip
foot
lead
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610534558.7A
Other languages
English (en)
Other versions
CN106098642B (zh
Inventor
程智修
林自强
吴嘉恩
卓均勇
陈政宏
黄如琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to CN201610534558.7A priority Critical patent/CN106098642B/zh
Publication of CN106098642A publication Critical patent/CN106098642A/zh
Application granted granted Critical
Publication of CN106098642B publication Critical patent/CN106098642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种芯片封装结构，包括封装体、第一引脚线及第二引脚线。封装体包括：核心电路；静电放电保护电路；第一连接端，电性连接到该核心电路；第二连接端，电性连接到该静电放电保护电路；第三连接端；以及第一内连线结构，电性连接到该静电放电保护电路、该第二连接端、以及该第三连接端。第一引脚线，电性连接该第二连接端以及外部电路。第二引脚线电性连接该第一连接端以及该第三连接端，其中该第二引脚线与该第一引脚线相互分离。从而可以减少静电放电保护电路的数量，而仍能维持静电放电保护效果。

Description

芯片封装结构
本发明是2012年07月06日所提出的申请号为201210233202.1、发明名称为《芯片封装结构》的发明专利申请的分案申请。
技术领域
本发明是有关于一种芯片封装技术，且特别是有关于一种具有减少静电损坏的引脚线的芯片封装结构
背景技术
集成电路为程制造后，还需要通过封装的制程，将核心电路封装成芯片(chip)，仅露出对外部电路连接用的引脚(lead)。
现今有多种封装技术，其中例如覆晶薄膜(chip on film,COF)的封装技术为新的趋势，其引脚是薄膜引脚。集成电路的连接点结构，例如是凸垫(bumping pad)，其通过薄膜引脚电性连接到外部电路。
图1为传统COF封装的凸垫与薄膜引脚之间的连接结构俯视示意图。参阅图1，芯片的封装体100上有多个凸垫。每一个连接点结构102通过薄膜的引脚线104对外连接，其中例如以标示A、B、C、D、E、F的连接点结构102会由相同一条薄膜引脚线104所连接，其一般例如是提供电源的引脚。
就一般的设计，因应静电放电(electrostatic discharge,ESD)的考量，每一个连接点结构102下都要有静电放电保护电路，且同一个薄膜引脚线104可能对应多个连接点结构102。也就是说，其需要多个静电放电保护电路。在这样的方式下，集成电路面积会被静电放电保护电路占用，而无法有效利用有效面积。
发明内容
本发明提供一种芯片封装结构，可以减少静电放电保护电路的数量，而仍能维持静电放电保护效果。
本发明一实施例提供一种芯片封装结构，包括封装体、第一引脚线及第二引脚线。封装体包括：核心电路；静电放电保护电路；第一连接端，电性连接到该核心电路；第二连接端，电性连接到该静电放电保护电路；第三连接端；以及第一内连线结构，电性连接到该静电放电保护电路、该第二连接端、以及该第三连接端。第一引脚线，电性连接该第二连接端以及外部电路。第二引脚线电性连接该第一连接端以及该第三连接端，其中该第二引脚线与该第一引脚线相互分离。
本发明一实施例提供一种芯片封装结构包括封装体、第一引脚线以及第二引脚线。封装体包括：至少一个第一连接端，通过第一内连线结构与核心电路电性连接；至少一个第二连接端，通过第二内连线结构与静电放电保护电路电性连接；以及第三连接端，电性连接到该第二内连线结构。第一引脚线电性连接到该第二连接端，用以电性连接外部电路。第二引脚线与该第一引脚线相互分离，电性连接该三连接端与该第一连接端。
本发明一实施例提供一种芯片封装结构包括封装体、第一引脚线以及第二引脚线。封装体包括核心电路、静电放电保护电路、以及连接结构。第一引脚线电性连接到该静电放电保护电路以及该连接结构；以及第二引脚线电性连接到该核心电路以及该连接结构。该连接结构是电性连接在该第一引脚线与该第二引脚线，以减少静电放电电流经由该第二引脚线传递到该核心电路。该第一引脚线与该第二引脚线相互分离。
本发明一实施例提供一种芯片封装结构包括第一芯片、第二芯片、内引脚线以及外引脚线。内引脚线电性连接到该第一芯片与该第二芯片。外引脚线电性连接该第一芯片与该第二芯片的其一到外部电路，其中该内引脚线与该外引脚线在结构上是分离的。该第一芯片与该第二芯片的至少其一包括一封装体，在该封装体包括核心电路、静电放电保护电路、第一连接端电性连接到该核心电路、第二连接端电性连接到该静电放电保护电路与该外引脚线以及第三连接端。该内引脚线电性连接该第一连接端与该第三连接端。第一内连线结构电性连接到该静电放电保护电路、该第二连接端、以及该第三连接端。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为传统COF封装的凸垫与薄膜引脚之间的连接结构俯视示意图；
图2为本发明所探讨的传统芯片封装结构的剖面示意图；
图3为本发明所探讨的传统芯片封装结构的剖面示意图；
图4为本发明一实施例的芯片封装结构剖面示意图；
图5为本发明一实施例的芯片封装结构剖面示意图；
图6为本发明一实施例的芯片封装结构剖面示意图；
图7为本发明一实施例的芯片封装结构剖面示意图；
图8为本发明一实施例的芯片封装结构的俯视图。
附图标记说明：
100：封装体；
102：连接点结构；
102’：中继连接结构；
104：引脚线；
109：连接点结构；
110：ESD保护电路；
112、112’：核心电路；
150、160、170、180：封装体；
190：封胶层；
200、202：引脚线；
204、204’：凸块；
106、206、206’：连接垫；
207、209、209’：连接点结构；
108、208、208’：内连线结构；
210：ESD保护电路；
300：保护层。
具体实施方式
本发明实施例提出以引脚线(lead)搭配集成电路内部的布线(routing)方式以达到一个引脚线可以只需要有一组ESD保护电路，可以以达到集成电路面积的有效使用并兼顾ESD能力。本发明可以应用于覆晶薄膜的封装，或是可相容的其它封装结构。
首先本发明先对传统的芯片封装结构关于ESD的现象探讨。图2为本发明所探讨的传统芯片封装结构的剖面示意图。
参阅图2，以图1的芯片封装结构为例，芯片的封装体100内部有核心电路(corecircuit)112、ESD保护电路110、连接点结构109、内连线结构(interconnectionstructure)108。连接点结构109是由连接垫(connection pad)106与凸块(bump)所构成，也可以称为凸垫。以图1的结构为例，内连线结构108连接ESD保护电路110与核心电路112。相同的引脚线104会电性连接到多个连接点结构109，例如由标示为A的连接点结构109延伸到标示为B、C、D、E或F的多个连接点结构109。
在图2的封装结构下，例如ESD发生在标示为A的连接点结构109时，其ESD的电流路径如箭头线所示会同时进入ESD保护电路110，因此核心电路112可以避免受ESD的损坏。然而其需要多个ESD保护电路110。如果为了增加集成电路的面积，而减少ESD保护电路110，核心电路112可能会被ESD的损坏，其如图3所示。
图3为本发明所探讨的传统芯片封装结构的剖面示意图。参阅图3，以图2的封装结构为基础，但是移除标示为B、C、D、E或F的多个连接点结构109所对应的ESD保护电路110，则ESD电流会进入核心电路112，而可能造成核心电路112的损坏。因此，以图2的封装结构为例，在连接点结构109下面的ESD保护电路110是需要的，也因此无法省去ESD保护电路110所占用的面积。
本发明以下提出实施例来说明，在减少ESD保护电路110的数量下，ESD保护电路仍可以维持的封装方式。然而，本发明不仅仅限于所举的多个实施例。
图4为本发明一实施例的芯片封装结构剖面示意图。参阅图4，芯片封装结构包括封装体150、第一引脚线200与第二引脚线202。在封装体150内的元件包括核心电路112，其上有至少一个连接点结构209、至少一静电放电(ESD)保护电路210，其上有至少一个第二连接点结构207、至少一个第三连接点结构209’、至少一内连线结构208’。连接点结构207、209、209’一般例如是由连接垫206与凸块204所构成。连接垫206是由电路通过内连线结构208或是内连线结构208’所完成。凸块204是在封装过程中形成在连接垫206、206’上。
本发实施例的内连线结构208’电性连接对应ESD保护电路210设置的第二连接点结构207与独立的第三连接点结构209’。第三连接点结构209’不与核心电路112直接电性连接。换句话说，第三连接点结构209’与核心电路112在结构上是分离的。第二连接点结构207通过内部的内连线结构208’与第三连接点结构209’电性连接。本实施例的内连线结构208’也没有直接与核心电路112电性连接。
第一引脚线200在封装体150上，电性连接第二连接点结构207以及外部电路(未示出)，但是以ESD的进入路径为代表。第二引脚线202在封装体150上，电性连接对应的在核心电路112上的第一连接点结构209以及独立的第三连接点结构209’。
在此要注意的是，第二引脚线202与第一引脚线200在结构上是分离的。通过第一引脚线200进入ESD保护电路210的ESD电流不会直接进入到核心电路112，而是会先经过ESD保护电路210，而残余的ESD电流或是正常操作的信号会通过第三连接点结构209’与第二引脚线202进入核心电路112。因此，在第二引脚线202与第一引脚线200所连接的连接点结构209，实际上仅需要一个ESD保护电路210就已足够。但是依照实际ESD能力的需要，也可以由多个组成。
本实施例的第三连接点结构209’与内连线结构208’电性连接，构成在结构上是独立的中继连接结构102’。
基于中继连接结构102’的相同技术概念下，第三连接点结构209’可以不是独立的。图5为本发明一实施例的芯片封装结构剖面示意图。
参阅图5，本实施例予图4的实施例的变化是在封装体160内的内连线结构208’例如也与核心电路112连接。内连线结构208’例如电性连接到标示A、B、C、D、E的连接点结构209也同时电性连接到第三连接点结构209’。换句话说，连接点结构209’也可以是在核心电路112上的连接点结构209。在此结构下，第二引脚线202与第一引脚线200仍是断开的结构，ESD电流主要流经ESD保护电路210，而不会进入核心电路112。
图6为本发明一实施例的芯片封装结构剖面示意图。参阅图6，芯片封装结构的另一种变化是在封装体170内的连接点结构209’是属于另一个核心电路112’的连接点结构，其通过内连线结构208’电性连接，但是与核心电路112的电性连接是通过第二引脚线202完成。在此结构下，第二引脚线202与第一引脚线200仍是断开的结构，ESD电流主要流经ESD保护电路210，而不会进入核心电路112、112’。
从另一个观点，以连接点结构来分类，其基上也可以分为属于ESD保护电路210的连接点结构207，以及核心电路112、112’上的连接点结构209、209’。
换句话说，芯片封装结构包括封装体、第一引脚线、第二引脚线。在该封装体内的元件包括至少一个第一连接点结构209、209’，通过第一内连线结构208与至少一个核心电路112、112’电性连接。至少一个第二连接点结构207，通过第二内连线结构208’与一静电放电保护电路210电性连接。第一引脚线200，在封装体150、160、170上与在静电放电保护电路210上的第二连接点结构电性连接，且用以电性连接外部电路。第二引脚线202在封装体上与第一引脚线200在结构上是分离的，用于在核心电路112、112’上的第一连接点结构209、209’的内部连接。
就图4～图6的实施例，其例如第一连接点结构的至少其一连接点结构209’与核心电路112在结构上是分离的。
封装体内例如可以包含个别的两个以上的核心电路112、112’，而连接点结构209’是在核心电路112’上。
以上是关于针对一个芯片的封结构。然而如果有多个芯片需要由引脚线连接而达到多芯片封装，前述的结构也可以应用。
图7为本发明一实施例的芯片封装结构剖面示意图。参阅图7，其是关于多芯片封装的结构。本实施例以包含两个芯片的封装为例，然而实际上可以包含有更多的芯片。芯片的封装体180内有ESD保护电路210以及核心电路112，其例如以图5的架构为基础，然而也可以以其它如图4与图6的芯片为基础。
又，本实施例所封装的两个芯片其内部可以都是以图5的相同基础，但是实际上也可以由图4与图6的实施例的不同架构。在ESD保护电路210上的连接点结构207仍是与引脚线200电性连接，而与外部的电路连接。ESD电流也可能从引脚线200进入，其又称为外引脚线。然而在本实施例中，由于ESD电流会先经过ESD保护电路210后才通过内连线结构进入核心电路112。引脚线202，其又称为内引脚线，可以用于向外连接到另一个芯片，但是与另一个芯片的引脚线200是分离的。因此，ESD保护电路210个别保护相对应的核心电路，且ESD电流也不会直接传递到其它芯片。
整体而言，一种芯片封装结构包括第一芯片、第二芯片、内引脚线202、外引脚线200。内引脚线202在封装体180上用以电性连接第一芯片与第二芯片。外引脚线200在封装体180上，用于第一芯片与第二芯片电性连接到一外部电路(未示出)。内引脚线202与外引脚线200在结构上是分离的。
第一芯片与第二芯片的至少其一包括一封装体180。在封装体180内的元件包括核心电路112，其上有至少一个如图4～图6所示的连接点结构209、209’。ESD保护电路210上有至少一个第二连接点结构207，电性连接外引脚线200。内引脚线202电性连接对应的第一连接点结构209、209’。至少一内连线结构电性连接该第二连接点结构207与连接点结构209’。
又，如果有必要的话，在外部还有一封胶层190，将二个芯片封装成一个结构体。
图8为本发明一实施例的芯片封装结构的俯视图。参阅图8，对于芯片的封装体180，其如图4所示会包含中继连接结构102’，其也是连接点结构209’。因此ESD电流从引脚线104进入后，不会在封装体180表面直接继续延伸连接到连接点结构102，而是往下如虚线的内连线结构的路径，在通过中继的连接结构102’与内引脚线接到连接点结构102，如此对于一条路径，仅需要在第一个连接点结构102设置ESD保护电路210即可，无需在每一个连接点结构102都设置ESD保护电路210。
另外，中继的连接结构102’可能会使表面增加不平整面而甚至增加很少可能的电性问题。然而，一般在其表面也会有保护层300，其会覆盖连接结构102、102’，因此增加连接结构102’不会影响原本的电路。
本发明提出薄膜引线的绕线设计，在通过ESD保护电路后以集成电路内部的内连线结构搭配内引薄膜脚线，其取代传统采用完全都是通过薄膜引线的绕线。如此，本发明可以避免ESD经过上一个连接点结构后，又直接进入下一个连接点结构。在这样的方式下，ESD电流会先经过ESD保护电路后被阻断，而阻断ESD电流直接流入下一个连接点结构，其下方会在核心电路连接。如此，节省用于制作ESD保护电路的面积，可以用于制作更多的核心电路。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (19)

1.一种芯片封装结构，其特征在于，包括：
封装体，包括：
核心电路；
静电放电保护电路；
第一连接端，电性连接到所述核心电路；
第二连接端，电性连接到所述静电放电保护电路；
第三连接端；以及
第一内连线结构，电性连接到所述静电放电保护电路、所述第二连接端、以及所述第三连接端；
第一引脚线，电性连接所述第二连接端以及外部电路；以及
第二引脚线，电性连接所述第一连接端以及所述第三连接端，
其中所述第二引脚线与所述第一引脚线相互分离。
2.根据权利要求1所述的芯片封装结构，其特征在于，还包括第二内连线结构，电性连接到所述核心电路与所述第一连接端。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述第一内连线结构还电性连接到所述核心电路与所述第一连接端。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一连接端、所述第二连接端以及所述第三连接端，分别包括连接垫以及在所述连接垫上的电性凸块。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述第一引脚线与所述第二引脚线是用以传送电源的电源引脚线。
6.一种芯片封装结构，其特征在于，包括：
封装体，包括：
至少一个第一连接端，通过第一内连线结构与核心电路电性连接；
至少一个第二连接端，通过第二内连线结构与静电放电保护电路电性连接；以及
第三连接端，电性连接到所述第二内连线结构；
第一引脚线，电性连接到所述第二连接端，用以电性连接外部电路；以及
第二引脚线，与所述第一引脚线相互分离，电性连接所述第三连接端与所述第一连接端。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述第二内连线结构，还电性连接到所述核心电路与所述第一连接端。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述第一内连线结构与所述第二内连线结构是被集成连续的内连线结。
9.根据权利要求6所述的芯片封装结构，其特征在于，所述第一连接端、所述第二连接端以及所述第三连接端，分别包括连接垫以及在所述连接垫上的电性凸块。
10.根据权利要求6所述的芯片封装结构，其特征在于，所述第一引脚线与所述第二引脚线是用以传送电源的电源引脚线。
11.一种芯片封装结构，其特征在于，包括：
封装体，包括核心电路、静电放电保护电路、以及连接结构；
第一引脚线，电性连接到所述静电放电保护电路以及所述连接结构；以及
第二引脚线，电性连接到所述核心电路以及所述连接结构，
其中所述连接结构是电性连接到所述第一引脚线与所述第二引脚线，以减少静电放电电流经由所述第二引脚线传递到所述核心电路，
其中所述第一引脚线与所述第二引脚线相互分离。
12.根据权利要求11所述的芯片封装结构，其特征在于，所述连接结构包括：
第一连接端，电性连接所述核心电路与所述第二引脚线；
第二连接端，电性连接所述静电放电保护电路与所述第一引脚线；以及
第一内连线结构，电性连接到所述静电放电保护电路与所述第二连接端。
13.根据权利要求12所述的芯片封装结构，其特征在于，所述连接结构还包括第二内连线结构，电性连接到所述核心电路与所述第一连接端。
14.根据权利要求12所述的芯片封装结构，其特征在于，所述第一内连线结构还电性连接到所述核心电路与所述第一连接端。
15.根据权利要求11所述的芯片封装结构，其特征在于，所述第一引脚线与所述第二引脚线是用以传送电源的电源引脚线。
16.一种芯片封装结构，其特征在于，包括：
第一芯片；
第二芯片；
内引脚线，电性连接到所述第一芯片与所述第二芯片；以及
外引脚线，电性连接所述第一芯片与所述第二芯片的其一到外部电路，其中所述内引脚线与所述外引脚线在结构上是分离的，
其中所述第一芯片与所述第二芯片的至少其一包括封装体，在所述封装体包括：
核心电路；
静电放电保护电路；
第一连接端，电性连接到所述核心电路；
第二连接端，电性连接到所述静电放电保护电路与所述外引脚线；
第三连接端，其中所述内引脚线电性连接所述第一连接端与所述第三连接端；
第一内连线结构，电性连接到所述静电放电保护电路、所述第二连接端、以及所述第三连接端。
17.根据权利要求16所述的芯片封装结构，其特征在于，所述第一芯片与所述第二芯片的至少其一的所述封装体还包括第二内连线结构，电性连接到所述核心电路与所述第一连接端。
18.根据权利要求16所述的芯片封装结构，其特征在于，所述第一内连线结构还连续电性连接到所述核心电路与所述第一连接端。
19.根据权利要求16所述的芯片封装结构，其特征在于，所述第一连接端、所述第二连接端以及所述第三连接端，分别包括连接垫以及在所述连接垫上的电性凸块。
CN201610534558.7A 2012-07-06 2012-07-06 芯片封装结构 Active CN106098642B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610534558.7A CN106098642B (zh) 2012-07-06 2012-07-06 芯片封装结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210233202.1A CN103531580B (zh) 2012-07-06 2012-07-06 芯片封装结构
CN201610534558.7A CN106098642B (zh) 2012-07-06 2012-07-06 芯片封装结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210233202.1A Division CN103531580B (zh) 2012-07-06 2012-07-06 芯片封装结构

Publications (2)

Publication Number Publication Date
CN106098642A true CN106098642A (zh) 2016-11-09
CN106098642B CN106098642B (zh) 2019-04-23

Family

ID=49933461

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610534558.7A Active CN106098642B (zh) 2012-07-06 2012-07-06 芯片封装结构
CN201210233202.1A Active CN103531580B (zh) 2012-07-06 2012-07-06 芯片封装结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210233202.1A Active CN103531580B (zh) 2012-07-06 2012-07-06 芯片封装结构

Country Status (1)

Country Link
CN (2) CN106098642B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110376610A (zh) * 2019-06-17 2019-10-25 柴圣 一种用于动物的微型追踪控制装置及其控制方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016118709B3 (de) 2016-10-04 2018-01-25 Infineon Technologies Ag Schutzvorrichtung vor elektrostatischer entladung und elektronische schaltvorrichtung
CN111066143B (zh) 2019-06-03 2023-01-24 深圳市汇顶科技股份有限公司 封装结构及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851555A2 (en) * 1996-12-31 1998-07-01 STMicroelectronics, Inc. Integrated circuit with improved overvoltage protection
US6459343B1 (en) * 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter
US6476472B1 (en) * 2000-08-18 2002-11-05 Agere Systems Inc. Integrated circuit package with improved ESD protection for no-connect pins
CN101897095A (zh) * 2007-12-11 2010-11-24 加利福尼亚微型装置公司 用于保护高速接口的阻抗补偿esd电路及使用其的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235019A1 (en) * 2002-06-19 2003-12-25 Ming-Dou Ker Electrostatic discharge protection scheme for flip-chip packaged integrated circuits
US8054597B2 (en) * 2009-06-23 2011-11-08 International Business Machines Corporation Electrostatic discharge structures and methods of manufacture
CN201956679U (zh) * 2011-01-14 2011-08-31 苏州英诺迅科技有限公司 一种改进片外esd保护电路射频性能的连接结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851555A2 (en) * 1996-12-31 1998-07-01 STMicroelectronics, Inc. Integrated circuit with improved overvoltage protection
US6459343B1 (en) * 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter
US6476472B1 (en) * 2000-08-18 2002-11-05 Agere Systems Inc. Integrated circuit package with improved ESD protection for no-connect pins
CN101897095A (zh) * 2007-12-11 2010-11-24 加利福尼亚微型装置公司 用于保护高速接口的阻抗补偿esd电路及使用其的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110376610A (zh) * 2019-06-17 2019-10-25 柴圣 一种用于动物的微型追踪控制装置及其控制方法

Also Published As

Publication number Publication date
CN103531580A (zh) 2014-01-22
CN103531580B (zh) 2016-08-03
CN106098642B (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
CN100435326C (zh) 集成电路芯片i/o单元及其制造方法
CN102598257B (zh) 微电子封装及其制造方法
CN103824843A (zh) 通过桥接块的多芯片模块连接
CN102044449A (zh) 半导体封装和制造半导体封装的方法
US8288858B2 (en) Semiconductor device
CN105826209A (zh) 一种封装结构及其制造方法
CN103531580B (zh) 芯片封装结构
JP2004363458A (ja) 半導体装置
JP2005209882A (ja) 半導体パッケージ及び半導体装置
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
TWI226122B (en) Multi-chip package with electrical interconnection
US9245857B2 (en) Chip package
CN104167403B (zh) 多脚封装的引线框架
US20100001394A1 (en) Chip package with esd protection structure
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
US8723334B2 (en) Semiconductor device including semiconductor package
CN102856280B (zh) 焊盘和芯片
JP2000049274A (ja) 半導体装置およびリ―ドフレ―ム
CN103337504A (zh) 影像传感器封装方法
CN103985688A (zh) 芯片封装结构
CN202363446U (zh) 晶片封装结构
CN217544618U (zh) 一种提高芯片esd性能的封装结构
US8264090B2 (en) Semiconductor device including offset bonding pad and inspection method therefor
TWI409928B (zh) 共用型引腳上晶片之導線架
CN100477198C (zh) 芯片封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant