CN201348745Y

CN201348745Y - 带隙基准电压产生电路

Info

Publication number: CN201348745Y
Application number: CNU2008201574802U
Authority: CN
Inventors: 范红梅
Original assignee: Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd
Priority date: 2008-12-19
Filing date: 2008-12-19
Publication date: 2009-11-18
Anticipated expiration: 2018-12-19

Abstract

本实用新型提供一种带隙基准电压产生电路，包括：偏置电路，在外界电源的驱动下产生一驱动电流；恒流源电路，连接于上述偏置电路，在上述驱动电流的作用下产生一偏置电流；带隙核心电路，连接于上述恒流源电路，在上述偏置电流的作用下产生一输出电压；第一振荡信号选择电路与第二振荡信号选择电路，在两个互补的振荡信号控制下，交替选通所述带隙核心电路；补偿电路，连接于上述带隙核心电路，对上述输出电压进行补偿后输出；滤波电路，连接于上述补偿电路，对补偿电路的输出进行滤波后输出一参考电压。

Description

带隙基准电压产生电路

技术领域

本实用新型涉及数模混合集成电路，特别是涉及一种带隙基准电压产生电路。

背景技术

在A/D，D/A以及等电流驱动芯片等数模混合电路设计中，芯片内集成的高性能基准源是必不可少的，随着电路系统日趋复杂，对基准源的温度系数及电源抑制比要求越来越高。

由于PN结二极管的正向电压具有负温度系数，而两个工作在不同电流密度下的双极晶体管的基极-发射极电压的差值具有正温度系数。带隙基准电压利用两者进行适当加权，从而产生有较低温度系数的电压输出。

请参见图1，其所示为传统的带隙基准电压源产生电路，通过温度一阶补偿来降低温度系数，只是它对运放的失调比较敏感，失调电压会引起温度系数指标变坏，精度也不够高，在实际运用中往往会需要启用启动电路，添加各种抗失调的电路而使其面积增大颇多。

实用新型内容

有鉴于此，本实用新型所要解决的技术问题是提供一种带隙基准电压产生电路，以改善现有技术之不足。

进一步的，上述带隙核心电路，包括：第一PNP晶体管，其基极与集电极接地，发射极经第一电阻耦接恒流源电路；第二PNP晶体管，其基极与集电极接地，发射极经第三电阻与第二电阻耦接恒流源电路；第七PMOS管、第八PMOS管、第九NMOS管与第十NMOS管，其中：第七PMOS管的源端与第八PMOS管的源端连接，且共同耦接于恒流源电路；第七PMOS管的栅端接到第二振荡信号选择电路的信号输出端，漏端接到第九NMOS管的漏端；第八PMOS管的栅端接到第二振荡信号选择电路的信号输出端，漏端接到第十NMOS管的漏端；第九NMOS管的源端接地，栅端接到第十NMOS管的栅端；第十NMOS管的源端接地。

进一步的，上述第一振荡信号选择电路，包括：第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管。其中，第十二PMOS管，其衬底与源端接到第十三PMOS管的衬底与源端，上述第十二PMOS管的漏端接到第十四PMOS管的漏端，共同连到上述第七PMOS管的漏端，上述第十二PMOS管的栅端连到第十五PMOS管的栅端；上述第十三PMOS管的栅端连到上述第十四PMOS管的栅端，其漏端与上述第十五PMOS管的漏端共同连到上述第八PMOS管的漏端；上述第十五PMOS管的衬底与源端接到上述第十NMOS管的栅端；上述第十四PMOS管的衬底与源端接到上述第九NMOS管的栅端。

进一步的，上述第二振荡信号选择电路，包括：第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管。其中，第十六PMOS管，其衬底与源端共同接到上述第一PNP晶体管的发射极，其漏端接到第十七PMOS管的漏端，栅端接到第十九PMOS管的栅端；第十七PMOS管的衬底与源端共同接到上述第二电阻与上述第三电阻的连接点，栅端接到第十八PMOS管的栅端；第十九PMOS管的源端与衬底共同接到上述第十七PMOS管的源端，漏端接到上述第十八PMOS管的漏端；上述第十八PMOS管的源端与衬底共同接到上述第十六PMOS管的源端。

进一步的，上述偏置电路，包括：第一PMOS管、第二PMOS管、第三NMOS管与第四NMOS管。其中，第一PMOS管，其衬底与源端接到电源，栅端与漏端接到第二PMOS管的源端；上述第二PMOS管的衬底连到源端，栅端接到地，漏端接到第三NMOS管的漏端；上述第三NMOS管的栅端接到电源，衬底与源端接到第四NMOS管的漏端；上述第四NMOS管的衬底与源端接地，栅端与漏端相连。

进一步的，上述恒流源电路，包括：第五PMOS管与第六PMOS管。其中，上述第五PMOS管，栅端接到上述第一PMOS管的栅端，衬底与源端接到电源，漏端接到第一电阻与第二电阻的连接点；上述第六PMOS管，栅端接到上述第五PMOS管的栅端，衬底与源端接到电源，漏端接到上述第七PMOS管的源端。

进一步的，上述补偿电路，包括：第十一NMOS管，其衬底与源端接地，栅端接上述第一振荡信号选择电路的上述第十三PMOS管的源端，漏端接到上述恒流源电路的上述第五PMOS管的漏端；第一电容，其一端接上述第十一NMOS管的栅端，另一端接上述第十一NMOS管的漏端。

进一步的，上述滤波电路，包括：第四电阻、第五电阻、第二电容、以及第三电容。其中，第四电阻；第五电阻；第二电容；以及第三电容；其中上述第四电阻的一端接到上述第十一NMOS管的漏端，另一端经过上述第五电阻连到上述第三电容；上述第三电容的另一端接地；上述第二电容一端接上述第四电阻与上述第五电阻的连接点，另一端接地；上述第三电容与上述第五电阻的连接处输出参考电压。

进一步的，上述滤波电路是通过对多晶硅打孔，利用寄生效应等价RC电路来得到的。

综上所述，本实用新型的带隙基准电压产生电路与现有技术相比，具有较低的温度系数，这是通过振荡信号选择电路来克服运放失配对温度系数的负面影响来实现的。而且，本实用新型中滤波电路是通过对多晶硅打孔得到的，可以节省电路面积，降低成本。

附图说明

图1为现有技术中带隙基准电压源电路原理图；

图2为本实用新型一实施例所提供的带隙基准电压产生电路的原理图；

图3为本实用新型一实施例所提供的带隙基准电压产生电路的电路图；

图4为本实用新型一实施例所提供的带隙基准电压产生电路的温度系数仿真结果；

图5为多晶硅打孔图及打孔后的等效电路图。

具体实施方式

为使本实用新型的目的、特征更明显易懂，给出较佳实施例并结合附图，对本实用新型作进一步说明。

请结合参见图2，其所示为本实用新型一实施例所提供的带隙基准电压产生电路的原理图。该包括：偏置电路1，在外界电源的驱动下产生一驱动电流；恒流源电路3，连接于上述偏置电路1，在上述驱动电流的作用下产生一偏置电流；带隙核心电路2，连接于上述恒流源电路3，在上述偏置电流的作用下产生一输出电压；振荡信号选择电路I5与第二振荡信号选择电路II6，在两个互补的振荡信号控制下，交替选通所述带隙核心电路2；补偿电路4，连接于上述带隙核心电路2，对上述输出电压进行补偿后输出；滤波电路7，连接于上述补偿电路4，对补偿电路4的输出进行滤波后输出一参考电压。

当电源电压上电时，偏置电路1启动，产生电流驱动恒流源电路3工作，为带隙核心基准电路2提供偏置电流，带隙核心基准电路2输出信号V1，反馈到输入端，正常工作后运放的两输入端电压相等，其中补偿电路4中的电容是可以增加相位裕度，改善运放的幅频特性，增加运放的稳定性。其中作为抗失配的设计的两个振荡信号选择电路5，6的S，S信号可以通过振荡电路级联而产生，频率可以根据级联的电路的个数而定。在本实施例中是一个占空比为50％的振荡器，其频率在1MHz左右。5，6两个振荡信号选择电路正好交替引入失配误差，使误差互补出现，在一定的频率下可以有效地抑制失配对电路精度的影响。而最后的滤波电路7恰恰是为了消除振荡选择信号引入的谐波分量而设计的，可以通过在芯片上设计电容与多晶电阻来实现，但考虑引入电容往往会增加面积，故在此重新引入了一种新的RC滤波电路设计方法，即在多晶硅电阻上打孔，利用其寄生效应来达到滤波的效果，从而大大节省面积，滤波后的信号输出Vref作为参考电压输出。该带隙基准电压产生电路与现有技术相比，具有较低的温度系数，这是通过振荡信号选择电路5，6来克服运放失配对温度系数的负面影响来实现的。

为了更加清楚地说明本实用新型，请参见图3，其所示为本实用新型一实施例所提供的带隙基准电压产生电路的电路图。该带隙基准源包括带隙基准核心电路2和偏置电流产生电路1、恒流源偏置3、振荡信号选择电路5、6，补偿电路4、滤波电路7。

带隙核心电路2包括PNP晶体管Q1，该管的基极与集电极接地，发射极经电阻R1接到PMOS管M5的漏端；PNP晶体管Q2，Q2的基极与集电极接地，发射极接到R3的一端，R3的另一端经R2接到M5的漏端；PMOS管M7，该管的源端与衬底接到PMOS管M6的漏端，栅端接到振荡信号选择电路6的X信号输出端，漏端接到NMOS管M9的漏端；M9的衬底与源端接地，栅端接NMOS管M10的栅端；M10的衬底与源端接地，漏端接到PMOS管M8的漏端；M8的衬底与源端接到M7的源端，栅端则接到振荡信号选择电路6的Y信号输出端。

偏置电路1包括PMOS管M1，该管的衬底与源端接到电源，栅端与漏端接到PMOS管M2的源端；M2的衬底连到源端，栅端接到地，漏端接到NMOS管M3的漏端；M3的栅端接到电源，衬底与源端接到NMOS管M4的漏端；M4的衬底与源端接地，栅端与漏端相连。

恒流源电路3包括PMOS管M5，栅端接到M1的栅端，衬底与源端接到电源，漏端接到电阻R1，R2连接点。PMOS管M6，栅端接到M5的栅端，衬底与源端接到电源，漏端接到M7的源端。

补偿电路4包括NMOS管M11，M11的衬底与源端接地，栅端接振荡信号选择电路5的PMOS管MF的源端，漏端接到恒流源电路3的M5的漏端；电容C1，一端接M11的栅端，另一端接M11的漏端。

振荡信号选择电路5包括PMOS管ME，衬底与源端接到PMOS管MF的衬底与源端，ME的漏端接到PMOS管MG的漏端，共同连到M7的漏端，ME的栅端连到PMOS管MH的栅端；MF的栅端连到MG的栅端，漏端与MH的漏端共同连到M8的漏端；MH的衬底与源端接到M10的栅端；MG的衬底与源端接到M9的栅端。

振荡信号选择电路6包括PMOS管MA，衬底与源端共同接到Q1的发射极，漏端接到PMOS管MB的漏端，栅端接到PMOS管MD的栅端；MB的衬底与源端共同接到R2，R3的连接点，栅端接到PMOS管MC的栅端；MD的源端与衬底共同接到MB的源端，漏端接到MC的漏端；MC的源端与衬底共同接到MA的源端。

滤波电路7包括电阻R4，R5，电容C2，C3。R4的一端接到M11的漏端，另一端经过R5连到C3；C3的另一端接地；C2一端接R4与R5的连接点，另一端接地。C3与R5的连接处即为Vref信号输出。

正温度系数特性的I_PTAT电流的电路是通过Q1，Q2和R3来实现的，在这里Q2的面积正好是Q1的n倍。

I_PTAT·R₃＝ΔV_BE＝V_BE1-V_BE2＝VTln(nI₀/Is)-VTln(I₀/Is)＝VTlnn从而得到

I_PTAT＝(VTlnn)/R₃，该电流是正温度系数的。根据电流关系，算出V_out如下：

V_out＝I_PTAT·(R₂+R₃)+V_BE2＝(VTlnn)(R₂+R₃)/R₃+V_BE2

在室温下

而

所以在保证R1与R2相等的前提下，调整R2，R3的比值，就可以在理论上实现该温度下的零温度系数。只是现实中很难达到较低的温度系数，电源，噪声和运放结构失调都会造成温度系数的恶化。在本电路中，运放差分输入对管M7，M8的失配以及电流镜对管M9，M10的失配都会对电路精度产生影响，为减小电流镜失配对温度系数的影响，采用振荡信号选择电路5，S和S是振荡器的两个互补的信号输出，成对相反出现，ME、MH开通时，MF、MG关闭，T1成为运放的输出，T2与T3短接.ME、MH关闭，则MF、MG开通，T2成为运放的输出，T1、T3短接。NMOS管M9，M10形成电流镜电路，且动态切换来补偿失配引起的误差.相对应的，当ME，MH开通时，MA，MD开通，MB，MC关闭，X从Q1发射极引出，Y从Q2发射极引出，反之则X从Q2发射极引出，Y从Q1发射极引出.随着振荡频率运放输入端不停的切换输入信号，输入信号在输入端交替出现从而达到了补偿输入对管失配的作用.通过这两个振荡信号选择电路，把运放结构失调对温度系数的影响降至最低.

在本实用新型的一实施例中，请参见图4，其所示为本实用新型一实施例所提供的带隙基准电压产生电路的温度系数仿真结果。在0.6um BCD工艺库下用hspice仿真得出：-40℃～85℃范围内温度系数为120ppm。这是一个可以接受的值。由于引入振荡信号选择电路，使得直接输出信号上有许多的毛刺，为了滤掉这些多余的频率分量，恰当的选择R与C值，可以滤掉不需要的频率分量。

在本实用新型的一实施例中，为了精简面积，节省成本，在滤波电路7中，没有直接用电阻与面电容，而是采用多晶硅上打孔的办法，请参见图5，多晶硅50上每多打一个孔，就相当于多了一个寄生电容，两个孔之间的距离则根据所需的R值与方块值换算可得。这正是利用EMC的原理来达到滤波的作用。

虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技术者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视权利要求书所界定者为准。

Claims

1.一种带隙基准电压产生电路，其特征在于，包括：

偏置电路，在外界电源的驱动下产生驱动电流；

恒流源电路，连接于上述偏置电路，在上述驱动电流的作用下产生偏置电流；

带隙核心电路，连接于上述恒流源电路，在上述偏置电流的作用下产生输出电压；

第一振荡信号选择电路与第二振荡信号选择电路，在两个互补的振荡信号控制下，交替选通所述带隙核心电路；

补偿电路，连接于上述带隙核心电路，对上述输出电压进行补偿后输出；

滤波电路，连接于上述补偿电路，对补偿电路的输出进行滤波后输出参考电压。

2.根据权利要求1所述的带隙基准电压产生电路，其特征在于，其中上述带隙核心电路，包括：

第一PNP晶体管，其基极与集电极接地，发射极经第一电阻耦接恒流源电路；

第二PNP晶体管，其基极与集电极接地，发射极经第三电阻与第二电阻耦接恒流源电路；

第七PMOS管、第八PMOS管、第九NMOS管与第十NMOS管，其中：

第七PMOS管的源端与第八PMOS管的源端连接，且共同耦接于恒流源电路；

第七PMOS管的栅端接到第二振荡信号选择电路的信号输出端，漏端接到第九NMOS管的漏端；

第八PMOS管的栅端接到第二振荡信号选择电路的信号输出端，漏端接到第十NMOS管的漏端；

第九NMOS管的源端接地，栅端接到第十NMOS管的栅端；

第十NMOS管的源端接地。

3.根据权利要求2所述的带隙基准电压产生电路，其特征在于，其中上述第一振荡信号选择电路，包括：第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管，其中：

第十二PMOS管，其衬底与源端接到第十三PMOS管的衬底与源端，上述第十二PMOS管的漏端接到第十四PMOS管的漏端，共同连到上述第七PMOS管的漏端，上述第十二PMOS管的栅端连到第十五PMOS管的栅端；

上述第十三PMOS管的栅端连到上述第十四PMOS管的栅端，其漏端与上述第十五PMOS管的漏端，共同连到上述第八PMOS管的漏端；

上述第十四PMOS管的衬底与源端接到上述第九NMOS管的栅端；

上述第十五PMOS管的衬底与源端接到上述第十NMOS管的栅端。

4.根据权利要求3所述的带隙基准电压产生电路，其特征在于，其中上述第二振荡信号选择电路，包括：第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管，其中

上述第十六PMOS管，其衬底与源端共同接到上述第一PNP晶体管的发射极，其漏端接到第十七PMOS管的漏端，栅端接到第十九PMOS管的栅端；

上述第十七PMOS管的衬底与源端共同接到上述第二电阻与上述第三电阻的连接点，栅端接到第十八PMOS管的栅端；

上述第十八PMOS管的源端与衬底共同接到上述第十六PMOS管的源端；

上述第十九PMOS管的源端与衬底共同接到上述第十七PMOS管的源端，漏端接到上述第十八PMOS管的漏端。

5.根据权利要求4所述的带隙基准电压产生电路，其特征在于，其中上述偏置电路，包括：第一PMOS管、第二PMOS管、第三NMOS管与第四NMOS管，其中

上述第一PMOS管，其衬底与源端接到电源，栅端与漏端接到上述第二PMOS管的源端；

上述第二PMOS管的衬底连到源端，栅端接到地，漏端接到上述第三NMOS管的漏端；

上述第三NMOS管的栅端接到电源，衬底与源端接到上述第四NMOS管的漏端；

上述第四NMOS管的衬底与源端接地，栅端与漏端相连。

6.根据权利要求1所述的带隙基准电压产生电路，其特征在于，其中上述恒流源电路，包括：第五PMOS管与第六PMOS管，其中

上述第五PMOS管，栅端接到上述第一PMOS管的栅端，衬底与源端接到电源，漏端接到上述第一电阻与上述第二电阻的连接点；

上述第六PMOS管，栅端接到上述第五PMOS管的栅端，衬底与源端接到电源，漏端接到上述第七PMOS管的源端。

7.根据权利要求6所述的带隙基准电压产生电路，其特征在于，其中上述补偿电路，包括：

第十一NMOS管，其衬底与源端接地，栅端接上述第一振荡信号选择电路的上述第十三PMOS管的源端，漏端接到上述恒流源电路的上述第五PMOS管的漏端；

第一电容，其一端接上述第十一NMOS管的栅端，另一端接上述第十一NMOS管的漏端。

8.根据权利要求7所述的带隙基准电压产生电路，其特征在于，其中上述滤波电路，包括：第四电阻、第五电阻、第二电容、以及第三电容，其中

上述第四电阻的一端接到上述第十一NMOS管的漏端，另一端经过上述第五电阻连到上述第三电容；

上述第三电容的另一端接地；

上述第二电容一端接上述第四电阻与上述第五电阻的连接点，另一端接地；

上述第三电容与上述第五电阻的连接处输出参考电压。

9.根据权利要求1所述的带隙基准电压产生电路，其特征在于，其中上述滤波电路是通过对多晶硅打孔，利用寄生效应等价RC电路来得到的。