CN115357077A - 参考电压产生电路 - Google Patents
参考电压产生电路 Download PDFInfo
- Publication number
- CN115357077A CN115357077A CN202210993630.8A CN202210993630A CN115357077A CN 115357077 A CN115357077 A CN 115357077A CN 202210993630 A CN202210993630 A CN 202210993630A CN 115357077 A CN115357077 A CN 115357077A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- reference voltage
- pass filter
- low
- generating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 claims abstract description 3
- 230000003071 parasitic effect Effects 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供一种参考电压产生电路，其包括：带隙基准电压产生电路，其用于提供带隙基准电压VBG，并通过其输出端输出所述带隙基准电压VBG；低通滤波器，其输入端与所述带隙基准电压产生电路的输出端相连，所述低通滤波器用于把所述带隙基准电压VBG中位于其截止频率之上的噪声信号滤除，以产生参考电压VO，并通过其输出端输出所述参考电压VO。与现有技术相比，本发明在传统的带隙电路之后串联一个低通滤波电路，该低通滤波电路可以把其截止频率之上的噪声信号滤除，从而可以减小参考电压产生电路的输出节点的噪声。
Description
【技术领域】
本发明涉及电路设计领域，特别涉及一种低噪声的参考电压产生电路。
【背景技术】
在各种高性能集成电路中，需要较低噪声的参考电压。一般由于器件本身存在器件噪声，因此，常规的参考电压产生电路输出信号的噪声较大。
因此，有必要构建一种低噪声的参考电压产生电路。
【发明内容】
本发明的目的之一在于提供一种参考电压产生电路，其可以减小输出节点(或输出信号)的噪声。
根据本发明的一个方面，本发明提供一种参考电压产生电路，其包括：带隙基准电压产生电路，其用于提供带隙基准电压VBG，并通过其输出端输出所述带隙基准电压VBG；低通滤波器，其输入端与所述带隙基准电压产生电路的输出端相连，所述低通滤波器用于把所述带隙基准电压VBG中位于其截止频率之上的噪声信号滤除，以产生参考电压VO，并通过其输出端输出所述参考电压VO。
进一步的，所述低通滤波器包括偏置电路、第三MOS管MP3和电容C1，所述第三MOS管MP3的第一连接端和衬体端与所述低通滤波器的输入端相连，其第二连接端与所述低通滤波器的输出端相连；所述电容C1连接于所述低通滤波器的输出端和接地端之间；所述偏置电路给第三MOS管MP3的控制端提供预定偏置电压，以使所述第三MOS管MP3偏置在亚阈值区。
进一步的，所述偏置电路包括：第一MOS管MP1和第二MOS管MP2，所述第二MOS管MP2的第一连接端和衬体端与所述低通滤波器的输入端相连，其控制端与所述第三MOS管MP3的控制端相连，所述第二MOS管MP2的第二连接端与其控制端相连；所述第一MOS管MP1的衬体端与所述第二MOS管MP2的第二连接端相连，其第一连接端、第二连接端和控制端均接地。
进一步的，所述第一MOS管MP1、第二MOS管MP2和第三MOS管MP3均为PMOS管；所述第一MOS管MP1、第二MOS管MP2和第三MOS管MP3的第一连接端、第二连接端和第三连接端分均为PMOS管的源极、漏极和栅极。
进一步的，所述低通滤波器还包括电阻R1，所述第三MOS管MP3的另一端经所述电阻R1与所述低通滤波器的输出端相连。
进一步的，所述第一MOS管MP1的漏电流设计为纳安级；所述电阻R1的电阻值设计为大于或者等于100K欧姆；和/或所述电容C1的电容值设计为大于或者等于1pF。
进一步的，所述第一MOS管MP1利用其寄生二极管产生所述漏电流；所述第二MOS管MP2的宽长比大于1；所述第三MOS管MP3的宽长比小于1。
进一步的，所述第三MOS管MP3的宽长比越小，所述低通滤波器的截止频率更低。
进一步的，所述第一MOS管MP1中的寄生二极管包括：所述第一MOS管MP1的第一连接端与其衬体端之间的寄生二极管；所述第一MOS管MP1的第二连接端与其衬体端之间的寄生二极管。
进一步的，用所述第一MOS管MP1产生的所述漏电流为所述第二MOS管MP2提供电流偏置，让所述第二MOS管MP2的控制端的电压为高于但接近VBG-|Vthp|的电压，从而将所述第三MOS管MP3偏置在亚阈值区，其中，Vthp为所述第二MOS管MP2的阈值电压，VBG为所述低通滤波器的输入端接收到的带隙基准电压。
进一步的，所述低通滤波器还包括开关S1，所述开关S1的一端与第一MOS管MP1的第一连接端、第二连接端和控制端相连，其另一端接地；所述开关S1的控制端与时钟信号CLK相连；所述时钟信号CLK用于控制所述开关S1导通和关断。
进一步的，当所述时钟信号CLK控制所述开关S1导通时，所述第三MOS管MP3导通；当所述时钟信号CLK控制所述开关S1关断时，所述第三MOS管MP3截止。
与现有技术相比，本发明在传统的带隙电路(Bandgap)之后串联一个低通滤波电路(Filter)，该低通滤波电路可以把其截止频率之上的噪声信号滤除，从而可以减小参考电压产生电路的输出节点(或输出信号)的噪声。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明在一个实施例中的低噪声的参考电压产生电路的功能模块示意图；
图2为本发明在一个实施例中的如图1所示的低通滤波器的电路示意图；
图3为本发明在一个实施例中的如图1所示的低通滤波器的电路示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
请参考图1所示，其为本发明在一个实施例中的低噪声的参考电压产生电路的功能模块示意图。图1所示的参考电压产生电路包括带隙基准电压产生电路(Bandgap)110和低通滤波器(Filter)120。
带隙基准电压产生电路(或带隙电路)110用于提供带隙基准电压VBG，并通过其输出端输出该带隙基准电压VBG。带隙基准电压产生电路110可以采用现有的带隙电路(Bandgap)。最经典的带隙电路是利用一个具有正温度系数的电压与具有负温度系数的电压之和，二者温度系数相互抵消，提供与温度无关的带隙基准电压VBG。
低通滤波器120的输入端与带隙基准电压产生电路110的输出端相连，低通滤波器120用于把带隙基准电压VBG中位于其截止频率之上的噪声信号滤除，以产生参考电压VO，并通过其输出端输出该参考电压VO。由于低通滤波器120可以把其截止频率之上的噪声信号滤除，以减小噪声幅度，因此，经过低通滤波电路120的参考电压VO具有较低的噪声。需要说明的是，低通滤波器120的截止频率设计的越低越好。
请参考图2所示，其为本发明在一个实施例中的如图1所示的低通滤波器的电路示意图。图2所示的低通滤波器包括偏置电路210、第三MOS(Metal-Oxide-Semiconductor)管MP3、电阻R1和电容C1。其中，第三MOS管MP3的第一连接端和衬体端与低通滤波器120的输入端VBG相连，其第二连接端与低通滤波器120的输出端VO相连；电容C1连接于低通滤波器120的输出端VO和接地端之间；第三MOS管MP3的另一端经电阻R1与低通滤波器120的输出端VO相连。偏置电路210给第三MOS管MP3的控制端提供预定偏置电压，以使第三MOS管MP3偏置在亚阈值区。
在图2所示的实施例中，偏置电路210包括第一MOS管MP1和第二MOS管MP2，其中，第二MOS管MP2的第一连接端和衬体端与低通滤波器120的输入端VBG相连，其控制端与第三MOS管MP3的控制端相连，第二MOS管MP2的第二连接端与其控制端相连；第一MOS管MP1的衬体端与第二MOS管MP2的第二连接端相连，其第一连接端、第二连接端和控制端均接地。在图2所示的具体实施例中，第一MOS管MP1、第二MOS管MP2和第三MOS管MP3均为PMOS管；第一MOS管MP1、第二MOS管MP2和第三MOS管MP3的第一连接端、第二连接端和第三连接端分均为PMOS管的源极、漏极和栅极。
第一MOS管MP1利于其寄生二极管产生漏电流，第一MOS管MP1中的寄生二极管包括：第一MOS管MP1的第一连接端(或源极)与其衬体端之间的寄生二极管；第一MOS管MP1的第二连接端(或漏极)与其衬体端之间的寄生二极管。在一个实施例中，第一MOS管MP1的该漏电流可以设计为纳安级；第二MOS管MP2可以设计为正宽长比(即宽长比大于1)；第三MOS管MP3为了实现较低的截止频率，可以设计为倒宽长比(即宽长比小于1)，第三MOS管MP3的宽长比越小，实现的低通滤波器(Filter)120的截止频率更低；电阻R1的电阻值可以设计为大于或者等于100K欧姆；电容C1的电容值可以设计大于或者等于1pF。
以下具体介绍图2所示的低通滤波器的工作原理：
用第一MOS管MP1内的寄生二极管产生的漏电流为第二MOS管MP2提供电流偏置，让第二MOS管MP2的控制端的电压(或栅极电压)为高于但接近VBG-|Vthp|的电压，其中，Vthp为第二MOS管MP2的阈值电压，VBG为低通滤波器的输入端接收到的带隙基准电压。这样就可以将第三MOS管MP3偏置在亚阈值区(即偏置电路210给第三MOS管MP3的控制端提供预定偏置电压，以使第三MOS管MP3偏置在亚阈值区)，此时第三MOS管MP3的电流被控制得很小，等效其源漏极之间的电阻很大，第三MOS管MP3形成的大电阻与电阻R1串联，后级接电容C1，形成一个RC滤波器。采用电阻R1的原因在于，第三MOS管MP3虽然等效为一个大电阻，但由于其自身结构原因，MOS管存在寄生的电容(例如，源极和漏极之间的寄生电容、衬体和漏极之间的寄生电容)，这些寄生电容在高频下会耦合带隙基准电压VBG的高频噪声至输出端，通过增加电阻R1，可以有效阻隔这些高频噪声，电阻R1和电容C1可以滤除一些高频段噪声。在另一个实施例中，也可以将图2所示的低通滤波器中的电阻R1去除，仅由第三MOS管MP3和电容C1形成一个RC滤波器，相应的，其有效阻隔高频噪声的能力会有所降低。
如果采用普通电阻，比如多晶硅电阻等，而不采用本发明中的处于亚阈值区的第三MOS管MP3，在实现相同的截止频频的情况下，采用的普通电阻的面积会比采用的第三MOS管MP3的面积大很多，甚至高达几百倍。在本发明中，利用处于亚阈值区的第三MOS管MP3来替代普通电阻，极大的降低了器件占用的面积。
请参考图3所示，其为本发明在另一个实施例中的如图1所示的低通滤波器的电路示意图。与图2相比，图3所示的低通滤波器增加了一个开关S1，开关S1的一端与第一MOS管MP1的第一连接端、第二连接端和控制端(或源极、漏极和栅极)相连，其另一端接地，且开关S1的控制端与一个时钟信号CLK相连，该时钟信号CLK用于控制开关S1导通和关断。
此钟信号CLK的占空比假设为D，当钟信号CLK为第一逻辑电平(例如，高电平)时，开关S1导通，此时可以让第一MOS管MP1的漏电流存在，此时可以偏置第二MOS管MP2的栅极电压和第三MOS管MP3的栅极电压，此时第三MOS管MP3偏置在亚阈值区，使得第三MOS管MP3才导通；当钟信号CLK为第二逻辑电平(例如，低电平)时，开关S1关断，第三MOS管MP3截止，此时，图3所示的低通滤波器不工作。这样，可以进一步增加第三MOS管MP3等效的导通电阻，此等效电阻相当于增加了1/D倍，如果D为1％，即第三MOS管MP3的等效导通电阻增加到图2结构中第三MOS管MP3的等效导通电阻的100倍。从噪声的角度，也可以理解更少时间的导通，可以实现更少噪声被传导到输出节点VO，因此有助于减小输出节点VO的噪声。
综上所述，本发明中的参考电压产生电路包括带隙基准电压产生电路110和低通滤波器120，其中，低通滤波器120串联于带隙基准电压产生电路110之后，该低通滤波电路120可以把其截止频率之上的噪声信号滤除，从而可以减小参考电压产生电路的输出节点(或输出信号)的噪声。
在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (12)
1.一种参考电压产生电路，其特征在于，其包括：
带隙基准电压产生电路，其用于提供带隙基准电压VBG，并通过其输出端输出所述带隙基准电压VBG；
低通滤波器，其输入端与所述带隙基准电压产生电路的输出端相连，所述低通滤波器用于把所述带隙基准电压VBG中位于其截止频率之上的噪声信号滤除，以产生参考电压VO，并通过其输出端输出所述参考电压VO。
2.根据权利要求1所述的参考电压产生电路，其特征在于，
所述低通滤波器包括偏置电路、第三MOS管MP3和电容C1，
所述第三MOS管MP3的第一连接端和衬体端与所述低通滤波器的输入端相连，其第二连接端与所述低通滤波器的输出端相连；所述电容C1连接于所述低通滤波器的输出端和接地端之间；
所述偏置电路给第三MOS管MP3的控制端提供预定偏置电压，以使所述第三MOS管MP3偏置在亚阈值区。
3.根据权利要求2所述的参考电压产生电路，其特征在于，所述偏置电路包括：第一MOS管MP1和第二MOS管MP2，
所述第二MOS管MP2的第一连接端和衬体端与所述低通滤波器的输入端相连，其控制端与所述第三MOS管MP3的控制端相连，所述第二MOS管MP2的第二连接端与其控制端相连；所述第一MOS管MP1的衬体端与所述第二MOS管MP2的第二连接端相连，其第一连接端、第二连接端和控制端均接地。
4.根据权利要求3所述的参考电压产生电路，其特征在于，
所述第一MOS管MP1、第二MOS管MP2和第三MOS管MP3均为PMOS管；
所述第一MOS管MP1、第二MOS管MP2和第三MOS管MP3的第一连接端、第二连接端和第三连接端分均为PMOS管的源极、漏极和栅极。
5.根据权利要求3所述的参考电压产生电路，其特征在于，
所述低通滤波器还包括电阻R1，
所述第三MOS管MP3的另一端经所述电阻R1与所述低通滤波器的输出端相连。
6.根据权利要求5所述的参考电压产生电路，其特征在于，
所述第一MOS管MP1的漏电流设计为纳安级；
所述电阻R1的电阻值设计为大于或者等于100K欧姆；和/或
所述电容C1的电容值设计为大于或者等于1pF。
7.根据权利要求3所述的参考电压产生电路，其特征在于，
所述第一MOS管MP1利用其寄生二极管产生所述漏电流；
所述第二MOS管MP2的宽长比大于1；
所述第三MOS管MP3的宽长比小于1。
8.根据权利要求7所述的参考电压产生电路，其特征在于，
所述第三MOS管MP3的宽长比越小，所述低通滤波器的截止频率更低。
9.根据权利要求7所述的参考电压产生电路，其特征在于，
所述第一MOS管MP1中的寄生二极管包括：
所述第一MOS管MP1的第一连接端与其衬体端之间的寄生二极管；
所述第一MOS管MP1的第二连接端与其衬体端之间的寄生二极管。
10.根据权利要求3所述的参考电压产生电路，其特征在于，
用所述第一MOS管MP1产生的所述漏电流为所述第二MOS管MP2提供电流偏置，让所述第二MOS管MP2的控制端的电压为高于但接近VBG-|Vthp|的电压，从而将所述第三MOS管MP3偏置在亚阈值区，
其中，Vthp为所述第二MOS管MP2的阈值电压，VBG为所述低通滤波器的输入端接收到的带隙基准电压。
11.根据权利要求3-5任一所述的参考电压产生电路，其特征在于，
所述低通滤波器还包括开关S1，
所述开关S1的一端与第一MOS管MP1的第一连接端、第二连接端和控制端相连，其另一端接地；
所述开关S1的控制端与时钟信号CLK相连；
所述时钟信号CLK用于控制所述开关S1导通和关断。
12.根据权利要求11所述的参考电压产生电路，其特征在于，
当所述时钟信号CLK控制所述开关S1导通时，所述第三MOS管MP3导通；
当所述时钟信号CLK控制所述开关S1关断时，所述第三MOS管MP3截止。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210993630.8A CN115357077B (zh) | 2022-08-18 | 2022-08-18 | 参考电压产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210993630.8A CN115357077B (zh) | 2022-08-18 | 2022-08-18 | 参考电压产生电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115357077A true CN115357077A (zh) | 2022-11-18 |
| CN115357077B CN115357077B (zh) | 2023-11-03 |
Family
ID=84002691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210993630.8A Active CN115357077B (zh) | 2022-08-18 | 2022-08-18 | 参考电压产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115357077B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090010578A (ko) * | 2007-07-24 | 2009-01-30 | 고려대학교 산학협력단 | 광대역 위상 고정 루프 장치 |
| CN201348745Y (zh) * | 2008-12-19 | 2009-11-18 | 上海集成电路研发中心有限公司 | 带隙基准电压产生电路 |
| CN201673425U (zh) * | 2010-03-25 | 2010-12-15 | 上海沙丘微电子有限公司 | 低失调低噪声斩波稳定的带隙基准源电路 |
| CN103207636A (zh) * | 2012-01-17 | 2013-07-17 | 国民技术股份有限公司 | 一种用于提供低噪声带隙基准电压源的电路 |
| CN106444949A (zh) * | 2016-12-16 | 2017-02-22 | 电子科技大学 | 一种低噪声，快速启动的低压差线性稳压器 |
| WO2017095331A1 (en) * | 2015-12-03 | 2017-06-08 | Nanyang Technological University | Voltage reference and self-oscillating amplifier circuit |
-
2022
- 2022-08-18 CN CN202210993630.8A patent/CN115357077B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090010578A (ko) * | 2007-07-24 | 2009-01-30 | 고려대학교 산학협력단 | 광대역 위상 고정 루프 장치 |
| CN201348745Y (zh) * | 2008-12-19 | 2009-11-18 | 上海集成电路研发中心有限公司 | 带隙基准电压产生电路 |
| CN201673425U (zh) * | 2010-03-25 | 2010-12-15 | 上海沙丘微电子有限公司 | 低失调低噪声斩波稳定的带隙基准源电路 |
| CN103207636A (zh) * | 2012-01-17 | 2013-07-17 | 国民技术股份有限公司 | 一种用于提供低噪声带隙基准电压源的电路 |
| WO2017095331A1 (en) * | 2015-12-03 | 2017-06-08 | Nanyang Technological University | Voltage reference and self-oscillating amplifier circuit |
| CN106444949A (zh) * | 2016-12-16 | 2017-02-22 | 电子科技大学 | 一种低噪声，快速启动的低压差线性稳压器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115357077B (zh) | 2023-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0162931B1 (ko) | 저 소비 전류로 동작하는 파워-온 신호 발생회로 | |
| US4346310A (en) | Voltage booster circuit | |
| US7696572B2 (en) | Split source RF MOSFET device | |
| JP2009527176A (ja) | ヒステリシス動作による論理出力電圧レベルへの入力信号の変換 | |
| CN112803721B (zh) | 一种电压转换器 | |
| CN107070405B (zh) | 一种振荡器装置 | |
| CN115357077B (zh) | 参考电压产生电路 | |
| EP0481093A1 (en) | Delay circuit | |
| US6853240B2 (en) | Master clock input circuit | |
| CN112003611B (zh) | 一种环形振荡器及电路实现方法 | |
| López et al. | Performance analysis of high-speed MOS transistors with different layout styles | |
| JP4899449B2 (ja) | デジタル可変容量回路 | |
| CN117277968B (zh) | 一种用于压控振荡器的差分互补型可变电容 | |
| Lehmann et al. | 1 V OTA using current driven bulk circuits | |
| US11906997B2 (en) | Low-dropout (LDO) voltage regulator including amplifier and decoupling capacitor | |
| CN112630513B (zh) | 一种Boost电容电压检测电路 | |
| JP3846267B2 (ja) | 差動増幅回路およびレベル検出器 | |
| CN111654263A (zh) | 带有低通滤波器的集成电路 | |
| KR100374219B1 (ko) | 차동 증폭기를 구비한 집적 반도체 회로 | |
| CN116155234A (zh) | 低通滤波电路、芯片及电子设备 | |
| JPH04154207A (ja) | シュミットトリガー回路 | |
| US9971373B1 (en) | Reference voltage generator | |
| JP3617889B2 (ja) | パワーオンリセット回路 | |
| CN115037150A (zh) | 一种用于砷化镓电路的稳压电路和采用其的射频电路 | |
| CN114721455A (zh) | 一种Bypass开关偏置电压产生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |