CN201188605Y - 集成电路重置信号的设定电路 - Google Patents
集成电路重置信号的设定电路 Download PDFInfo
- Publication number
- CN201188605Y CN201188605Y CNU2008200095092U CN200820009509U CN201188605Y CN 201188605 Y CN201188605 Y CN 201188605Y CN U2008200095092 U CNU2008200095092 U CN U2008200095092U CN 200820009509 U CN200820009509 U CN 200820009509U CN 201188605 Y CN201188605 Y CN 201188605Y
- Authority
- CN
- China
- Prior art keywords
- passive device
- reset signal
- integrated circuit
- switch element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型提出一种集成电路重置信号的设定电路，其包括：一第一被动元件；一第二被动元件，该第一被动元件及第二被动元件可用以产生一模拟重置信号；一模拟转换数字元件，可将该模拟重置信号转换成一数字控制信号；以及一开关元件，是一三端元件，其可接受该数字控制信号的控制而导通或关闭；通过改变该第一被动元件或第二被动元件的值即可控制该开关元件的导通状态，用以调整该数字重置信号的提前或延迟时间。
Description
技术领域
本实用新型是有关于一种集成电路重置信号的设定电路，其通过改变电阻器或电容器的值即可控制该开关元件的导通状态，用以调整该数字重置信号的延迟时间。
背景技术
一般电子集成电路(IC)设计中，如主机板、笔记型计算机或大型服务器等，在硬件平台的设计上，对于时钟脉冲(clock)的准确度要求相当严苛，但由于许多时钟脉冲设计皆已经被IC制造业者限制住，且由于量产出来的IC往往因为不同的制造过程，而有所误差，造成运用设计的下游制造业者，无法对主要的时钟脉冲信号所产生时序做正确的微调，进而束手无策或者修正IC时钟脉冲的问题而造成增加成本。
此外，由于一般TTL晶体管特性本身输入电压准位的判断有别于一般MOS晶体管的导通特性，所以在集成电路设计当中，对于IC导通(HI/LOW)的定义有所认知不同，导致IC判断作动上，会有所误判，使得设计出来的产品会有不稳定、误动作的情况发生。
因此，在集成电路设计当中，往往由于制造成本的考虑之下，在设计上并不会使用太多零件成本，然而有许多设计者会因为要克服此问题，进而使用重置集成电路(Reset IC)，如此，将造成成本增加以及生产困难等问题的延伸，诚属美中不足之处。
实用新型内容
本实用新型的一目的是提供一种集成电路重置信号的设定电路，其通过改变电阻器或电容器的值即可控制该开关元件的导通状态，用以调整该数字重置信号的提前或延迟时间。
本实用新型的另一目的是提供一种集成电路重置信号的设定电路，其可以低成本、高效率的方式解决时钟脉冲延迟或提前的问题。
为达上述的目的，本实用新型的一种集成电路重置信号的设定电路，其包括：一第一被动元件，其一端耦接至一直流电源；一第二被动元件，是异于该第一被动元件，其一端耦接至该第一被动元件，另一端则接地，该第一被动元件及第二被动元件可用以产生一模拟重置信号；一模拟转换数字元件，其一端耦接至该第一被动元件及该第二被动元件，可将该模拟重置信号转换成一数字控制信号；以及一开关元件，是一三端元件，其第一端耦接至该直流电源并输出一数字重置信号，其第二端耦接至该数字控制信号，第三端则接地，其可接受该数字控制信号的控制而导通或关闭；通过改变该第一被动元件或第二被动元件的值即可控制该开关元件的导通状态，用以调整该数字重置信号的提前或延迟时间。
本实用新型的有益效果：
本实用新型通过改变电阻器或电容器的值即可控制该开关元件的导通状态，用以调整该数字重置信号的提前或延迟时间。本实用新型可以低成本、高效率的方式解决时钟脉冲延迟或提前的问题。
附图说明
图1为示意图，其绘示本实用新型一较佳实施例的集成电路重置信号的设定电路的示意图。
具体实施方式
为使贵审查委员能进一步了解本实用新型的结构、特征及其目的，兹附以图式及较佳具体实施例的详细说明如后。
请参照图1，其绘示本实用新型一较佳实施例的集成电路重置信号的设定电路的示意图。
如图所示，本实用新型的集成电路重置信号的设定电路，其包括：一第一被动元件10；一第二被动元件20；一模拟转换数字元件30；以及一开关元件40所组合而成。
其中，该第一被动元件10，例如但不限于为一电阻器，其一端耦接至一直流电源(VCC)，其为一般重置电路的现有技术，且非本实用新型的重点，故在此不拟赘述。
该第二被动元件20，是异于该第一被动元件10，例如但不限于为一电容器C，其一端耦接至该第一被动元件10，另一端则接地(GND)，该第一被动元件10及第二被动元件20可用以产生一模拟重置信号(reset)，且通过调整该第一被动元件10的电阻值或该第二被动元件20的电容值可改变该模拟重置信号的频率，其为一般重置电路的现有技术，且非本实用新型的重点，故在此不拟赘述。
该模拟转换数字元件30的一端耦接至该第一被动元件10及该第二被动元件20，可将该模拟重置信号转换(反相及整型)成一数字控制信号，其中，该模拟转换数字元件30例如但不限于为一反相闸的TTL集成电路(7404)。
该开关元件40，是为一三端元件，其可为任何开关，例如但不限于为一N通道金氧半场效晶体管、N通道接面场效晶体管、P通道金氧半场效晶体管或P通道接面场效晶体管，其第一端耦接至该直流电源并输出一数字重置信号，其第二端耦接至该数字控制信号，第三端则接地，其可接受该数字控制信号的控制而导通或关闭。其中，该第一端是该开关元件40的漏极(Drain)，该第二端是该开关元件40的栅极(Gate)，该第三端是该开关元件40的源极(Source)。
在本实施例中是以N通道金氧半场效晶体管为例加以说明，但并不以此为限，其具有高输入阻抗的特性，于量测该数字重置信号时，可以直接量测该开关元件40的栅极，而不会对该开关元件40造成负载效应，免除现有技术需要使用繁杂之量测仪器设备的缺点。
此外，该开关元件40的第一端及该直流电源间进一步具有一电阻器50，其为一般重置电路的现有技术，且非本实用新型的重点，故在此不拟赘述。
于启动时，该第一被动元件10及第二被动元件20的耦接处会输出低电位的模拟重置信号，该模拟重置信号经由该模拟转换数字元件30转换(反相及整型)后可输出高电位的控制信号，使该开关元件40导通，该开关元件40的漏极即输出低电位；经过一段时间(该时间可由该第一被动元件10的电阻值或该第二被动元件20的电容值所决定)后，该第一被动元件10及第二被动元件20的耦接处会输出高电位的模拟重置信号，该高电位模拟重置信号经由该模拟转换数字元件30转换(反相及整型)后可输出低电位的控制信号，使该开关元件40关闭，该开关元件40的漏极即输出高电位的重置信号，用以重置其所连接的电子元件。因此，通过调整该第一被动元件10的电阻值或该第二被动元件20的电容值即可控制该开关元件40的导通或关闭，进而调整该数字重置信号的提前或延迟时间。
此外，由于该第一被动元件10的电阻值或该第二被动元件20的电容值并不好控制，通过该模拟转换数字元件30的反相及整型，可取得控制信号正确的相位，以精确的控制该开关元件40的导通或关闭。
因此，本实用新型的集成电路重置信号的设定电路其通过改变电阻器或电容器的值即可控制该开关元件的导通状态，用以调整该数字重置信号的提前或延迟时间，以及可以低成本、高效率的方式解决时钟脉冲延迟或提前的问题，相较于现有集成电路的重置信号电路技术，确具低成本及高效率的优点。
综上所述，本实用新型的集成电路重置信号的设定电路，其通过改变电阻器或电容器的值即可控制该开关元件的导通状态，用以调整该数字重置信号的提前或延迟时间，以及可以低成本、高效率等优点，因此较现有集成电路的重置电路具有新颖性及进步性。
本实用新型所揭示，乃较佳实施例，举凡局部的变更或修饰而源于本实用新型的技术思想而为熟习该项技艺的人所易于推知，俱不脱本实用新型的专利范畴。
Claims (7)
1.一种集成电路重置信号的设定电路，其特征在于，包括：
一第一被动元件，其一端耦接至一直流电源；
一第二被动元件，是异于该第一被动元件，其一端耦接至该第一被动元件，另一端则接地，该第一被动元件及第二被动元件用以产生一模拟重置信号；
一模拟转换数字元件，其一端耦接至该第一被动元件及该第二被动元件，将该模拟重置信号转换成一数字控制信号；以及
一开关元件，是一三端元件，其第一端耦接至该直流电源并输出一数字重置信号，其第二端耦接至该数字控制信号，第三端则接地，其接受该数字控制信号的控制而导通或关闭；
通过改变该第一被动元件或第二被动元件的值即可控制该开关元件的导通状态，用以调整该数字重置信号的提前或延迟时间。
2.如权利要求1所述的集成电路重置信号的设定电路，其特征在于，其中该第一被动元件为一电阻器。
3.如权利要求1所述的集成电路重置信号的设定电路，其特征在于，其中该第二被动元件为一电容器。
4.如权利要求1所述的集成电路重置信号的设定电路，其特征在于，其中该模拟转换数字元件为一反相闸的TTL集成电路。
5.如权利要求1所述的集成电路重置信号的设定电路，其特征在于，其中该开关元件为N通道金氧半场效晶体管或P通道金氧半场效晶体管。
6.如权利要求5所述的集成电路重置信号的设定电路，其特征在于，其中该第一端是该金氧半场效晶体管的漏极，该第二端是该金氧半场效晶体管的栅极，该第三端是该金氧半场效晶体管的源极。
7.如权利要求1所述的集成电路重置信号的设定电路，其特征在于，其中该开关元件的第一端及该直流电源间还具有一电阻器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008200095092U CN201188605Y (zh) | 2008-04-08 | 2008-04-08 | 集成电路重置信号的设定电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008200095092U CN201188605Y (zh) | 2008-04-08 | 2008-04-08 | 集成电路重置信号的设定电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201188605Y true CN201188605Y (zh) | 2009-01-28 |
Family
ID=40311626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2008200095092U Expired - Fee Related CN201188605Y (zh) | 2008-04-08 | 2008-04-08 | 集成电路重置信号的设定电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201188605Y (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103873038B (zh) * | 2012-12-17 | 2017-02-08 | 快捷半导体(苏州)有限公司 | 一种延时时间调整电路、方法和集成电路 |
-
2008
- 2008-04-08 CN CNU2008200095092U patent/CN201188605Y/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103873038B (zh) * | 2012-12-17 | 2017-02-08 | 快捷半导体(苏州)有限公司 | 一种延时时间调整电路、方法和集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103869867B (zh) | 一种斩波带隙基准电路 | |
| Hwang et al. | A 0.008${\hbox {mm}}^{2} $500/spl mu/W 469 kS/s Frequency-to-Digital Converter Based CMOS Temperature Sensor With Process Variation Compensation | |
| CN107579723B (zh) | 一种校准时钟频率的方法和装置 | |
| Sheu et al. | A capacitance-ratio-modulated current front-end circuit with pulsewidth modulation output for a capacitive sensor interface | |
| CN109379061B (zh) | 带置位功能的tspc触发器 | |
| CN215186682U (zh) | 一种上电复位电路与集成芯片 | |
| CN105763172A (zh) | 高速低功耗触发器 | |
| CN201188605Y (zh) | 集成电路重置信号的设定电路 | |
| CN105634453A (zh) | 上电复位电路 | |
| Arfah et al. | Capacitance-to-voltage converter for capacitance measuring system | |
| JP3682454B2 (ja) | 時定数計測によるａ／ｄコンバータ | |
| CN101888234B (zh) | 一种人体触摸检测电路 | |
| CN104935302B (zh) | 直流电压产生电路及其脉冲产生电路 | |
| CN203747798U (zh) | 采样开关电路 | |
| Barragán et al. | Comparing simulation alternatives of FPGA-based controllers for switching converters | |
| CN107896099B (zh) | 一种上电复位电路 | |
| CN100389373C (zh) | 电源电压产生电路 | |
| Jansson et al. | CMOS technology scaling advantages in time domain signal processing | |
| CN111769826A (zh) | 一种带置位复位功能的tspc触发器 | |
| CN202889308U (zh) | 高精度振荡器 | |
| Yuan et al. | Bi-Directional Gated Ring Oscillator Time Integrator | |
| CN111669175B (zh) | 一种二分频电路及一种芯片 | |
| CN107359862B (zh) | 一种利用电容实现迟滞的rc振荡电路 | |
| Matsuno et al. | Modeling of power noise generation in standard-cell based CMOS digital circuits | |
| CN207964127U (zh) | 温度传感器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090128 Termination date: 20110408 |