CN201113970Y

CN201113970Y - 积分数据接收器

Info

Publication number: CN201113970Y
Application number: CNU2007200848374U
Authority: CN
Inventors: 敖海; 由红
Original assignee: WUHAN XINDONG SCIENCE AND TECHNOLOGY Co Ltd
Current assignee: WUHAN XINDONG SCIENCE AND TECHNOLOGY Co Ltd
Priority date: 2007-05-24
Filing date: 2007-05-24
Publication date: 2008-09-10
Anticipated expiration: 2017-05-24

Abstract

本实用新型公开了一种积分数据接收器，它包括积分电路、检测放大电路，首先是第一级积分电路，包括积分元件/电容及其放电支路MOS管、充电元件MOS管和相应的控制信号，用以接收N对/N为自然数输入的差分/或单端数据信号并将其差值积分；其次是第二级检测放大电路，包括检测放大元件和锁存输出元件两部分，检测放大元件的输入连接到所述第一级积分电路的输出上，用以检测放大第一级的积分结果；锁存输出元件的输入连接在检测放大元件的输出上，用以将检测放大结果锁存输出。本实用新型结构简单，方法易行，操作简便，接收数据准确，采用积分采样技术，无需提供参考电平，能有效抑制输入信号上的高频噪声干扰对数据接收精度的影响。

Description

积分数据接收器

技术领域

本实用新型涉及到半导体器件，更具体地说，涉及到一种积分数据接收器，该接收器基于积分采样原理，用以将接收到的与时钟同步的数据信号进行积分来检测接收到的数据。

背景技术

在国际上，小摆幅差分信号被广泛应用于高速系统的接口电路中，用以传送高速数据信号。目前有多种高速数据接收方法被提出，多数基于参考电压比较原理，例如美国专利6160423(US Patent 6160423)。

在上述专利文献中，描述了一种利用单端电压和时间基准同步振荡源SSVTR以及它的互补信号SSVTR来接收单端数据输入信号的方法。

上述专利文献中所提出的数据接收器由两个比较器的正输入端同时接收单端输入数据信号SN_X，上述两个比较器的负输入端分别接到和时间基准同步振荡的SSVTR及其反向信号SSVTR上，而两个比较器的输出结果由选择开关根据前一个周期所接收到的数据信号进行选择，作为检测到的输入数据信号。

SSVTR、SSVTR和SN_X三个信号之间的关系为：初始时，单端数据输入信号SN_X在逻辑高电平时与SSVTR相等，然后随SSVTR一起转换为逻辑低电平，并保持在低电平，从而与SSVTR相等；然后再随SSVTR一起转换为高电平。再保持高电平，从而与SSVTR相等。

从上述SSVTR、SSVTR和SN_X三个信号之间的关系描述可知，如果在当前时钟周期内检测到的输入数据信号和上一周期内检测到的输入数据信号不同，则选择开关将维持选择同一个比较器的输出结果作为输出信号；如果当前时钟周期内检测到的输入数据信号和上一周期内检测到的输入数据信号相同，则选择开关将选择另一个比较器的输出结果作为输出信号。这样才能保证电路的稳定。

上述专利文献所提出的数据接收方法无需使用接收传统小摆幅单端信号所需要的高阻抗VREF信号，使比较所必要的电压摆幅降低，从而降低功耗。

然而，由于上述专利文献所提出的数据接收方法仍然是基于比较器原理，对输入信号上的高频噪声抑制能力不强；同时，由于反相器的翻转点会随电路工艺、工作电压和温度的变化而变化，所以接收的数据不能保证精确地被探测到。另外，如果比较器的输入信号电平较低，则也很难精确探测所接收的数据。

发明内容

本实用新型的目的是在于提供一种积分数据接收器，其结构简单，操作简便，接收数据准确度高。和传统的基于比较器原理的数据接收方法相比，其主要优点是：采用积分采样技术，无需提供参考电压，能有效抑制输入信号上高频噪声干扰对数据接收精度的影响，更适合用于接收高速数据信号；可以通过调整接收器中的CONTROL信号来补偿电路工艺、电源电压和温度的变化，且通过调整电容的放电速率来确保输入信号在一个时钟周期内能够被捕获；积分精度仅依赖于电路中一对适度匹配的电容，因此对电路工艺的依赖性较弱。

为了达到上述目的，本实用新型采用以下技术措施：

一种积分数据接收器，其结构关系为，包括：

(a)第一级积分电路，包括积分元件、充电元件和放电元件，以及相应的控制信号，用以接收N对(N为自然数)输入的差分(或单端)数据信号并将其差值积分；

(b)第二级检测放大电路，包括检测放大元件和锁存输出元件两部分。检测放大元件的输入连接到所述第一级积分电路的输出上，用以检测放大第一级的积分结果；锁存输出元件的输入连接在检测放大元件的输出上，用以将检测放大结果锁存输出。

根据本实用新型，可以提供一种适用于高速IO接口的数据接收器，与传统的数据接收器相比，其主要优点是：

(a)结构简单，操作简便，接收数据准确度高；

(b)采用积分采样技术，无需提供参考电压，能有效抑制输入信号上高频噪声干扰对数据接收精度的影响；

(c)可以通过调整电路中的CONTROL信号来补偿电路工艺、电源电压和温度的变化，且通过调整电容的放电速率来确保输入信号在一个时钟周期内能够被捕获；

(d)积分精度仅依赖于电路中一对适度匹配的电容，因此对电路工艺的依赖性较弱。

附图说明

图1为一种积分数据接收器的结构示意图；

图2为本实用新型中积分电路的具体实施方式的电路示意图；

图3为本实用新型中检测放大电路的具体实施方式的电路示意图。

具体实施方式

下面结合附图对本实用新型作进一步详细描述：

图1是本实用新型的积分数据接收器的结构示意图。从图1中可知，本实用新型的积分数据接收器包括积分电路11和检测放大电路12两个部分。其中，积分电路11从输入端子DI和DI接收N对(N为自然数)差分数据输入信号，并在时钟同步信号STROBE的作用下将输入信号的差值进行积分，另外，积分电路11还通过CONTROL信号控制积分量，用以对不同电路工艺、工作电压及温度的变化进行补偿；检测放大电路12在时钟同步信号STROBE的作用下，从所述积分电路11接收积分信号并放大输出给输出端子DO和DO，用以接收积分电路11输出的N对(N为自然数)差分信号的积分结果，将其放大并锁存输出。

图2是本实用新型中积分电路11的具体实施方式的电路示意图。从图2中可知，积分电路11由积分元件21、充电元件22和放电元件23组成。其中，积分元件21的结构关系为：第一电容C1的一端和第二电容C2的一端连接均在电源电压VDD上，第一电容C1的另一端连接在节点201上，第二电容C2的另一端连接在节点202上；充电元件22的结构关系为：第一P沟道型MOS晶体管MP1和第二P沟道型MOS晶体管MP2的源端均连接到电源电压VDD上，第一P沟道型MOS晶体管MP1的漏端连接在节点201上，第二P沟道型MOS晶体管MP2的漏端连接在节点202上，第三P沟道型MOS晶体管MP3的源漏两端分别连接在节点201和节点202上，第一、二和第三P沟道型MOS晶体管MP1、MP2和MP3的栅端连接在反相器24的输出端上，反相器的输入端连接在输入端子STROBE上；放电元件23的结构关系为：第一N沟道型MOS晶体管MN1和第二N沟道型MOS晶体管MN2的源端均连接在节点203上，第一N沟道型MOS晶体管MN1的漏端连接在节点201上，第二N沟道型MOS晶体管MN2的漏端连接在节点202上，第一N沟道型MOS晶体管MN1的栅端连接在输入端子DATA上，第二N沟道型MOS晶体管MN2的栅端连接在输入端子DATAB上，第三至第六N沟道型MOS晶体管MN3～MN6的漏端连接在节点203上，第三至第六N沟道型MOS晶体管MN3～MN6的源端分别连接在第七至第十N沟道型MOS晶体管MN7～MN10的漏端上，第七至第十N沟道型MOS晶体管MN7～MN10的源端连接在地节点VSS上，第三至第六N沟道型MOS晶体管MN3～MN6的栅端连接在四位控制总线CONTROL上，第七至第十N沟道型MOS晶体管MN7～MN10的栅端连接在反相器24的输出端上。需要说明的是，在本新型实用中，控制总线CONTROL的位数取决于放电元件23中的支路个数而不限于4位。

接着，说明上述积分电路11的动作。STROBE信号为与输入数据信号同步的时钟信号。当STROBE信号为逻辑1电平时，第1至第三P沟道型MOS晶体管MP1～MP3均导通，此时节点201和202节点被预充电到电源电压VDD，也即输出端子OUT和OUTB上的电平为电源电压VDD；当STROBE信号变为逻辑0电平时，节点201和202的放电与否将取决于输入端子DATA和DATAB上的电平。若DATA为逻辑1而DATAB为逻辑0，则节点201将放电；反之，若DATA为逻辑0而DATAB为逻辑1，则节点202将放电。这样，输入端子DATA和DATAB之间的电压差将被积分，转换为节点201和节点202之间的电压差，并通过输出端子OUTB和OUT将此积分的电压差输出。当STROBE信号又变回为逻辑1时，积分结束，节点201和202被重新预充电至电源电压VDD，这时检测放大电路开始工作。放电元件21的作用是：由总线输入端子CONTROL上的信号控制开通放电支路的多少，从而控制积分元件中第一电容C1和第二电容C2的放电电流的大小，这样，可以通过调整控制总线CONTROL的设置来补偿不同电路工艺、电源电压和温度变化的影响。

图3是本实用新型中检测放大电路12的具体实施方式的电路示意图。从图3中可知，检测放大电路12由检测放大元件31和锁存输出元件32组成。其中，检测放大元件31的结构关系为：第一至第四P沟道型MOS晶体管MP1～MP4的源端连接在电源电压VDD上，第一、三P沟道型MOS晶体管MP1、MP3的漏端以及第二P沟道型MOS晶体管MP2的栅端连接在节点310上，第二、四P沟道型MOS晶体管MP2、MP4的漏端以及第一P沟道型MOS晶体管MP1的栅端连接在节点311上，第五P沟道型MOS晶体管MP5的漏端和源端分别接在节点310和节点311上，第一N沟道型MOS晶体管MN1的栅端和第二N沟道型MOS晶体管MN2的漏端连接在节点311上，第一N沟道型MOS晶体管MN1的漏端和第二N沟道型MOS晶体管MN2的栅端连接在节点310上，第一N沟道型MOS晶体管MN1的源端和第三N沟道型MOS晶体管MN3的漏端连接在节点312上，第二N沟道型MOS晶体管MN2的源端和第四N沟道型MOS晶体管MN4的漏端连接在节点313上，第三、四N沟道型MOS晶体管MN3、MN4的源端和第五N沟道型MOS晶体管MN5的漏端连接在节点314上，第五N沟道型MOS晶体管MN5的源端连接在地节点VSS上，第三至第五P沟道型MOS晶体管MP3～MP5和第五N沟道型MOS晶体管MN5的栅端连接在输入端子STROBE上；第三N沟道型MOS晶体管MN3的栅端连接在输入端子DATA上，第四N沟道型MOS晶体管MN4的栅端连接在输入端子DATAB上。锁存输出元件32的结构关系为：第六至九P沟道型MOS晶体管MP6～MP9的源端连接在电源电压VDD上，第六、八P沟道型MOS晶体管MP6和MP8的漏端以及第九P沟道型MOS晶体管MP9的栅端连接在节点320上，第七、九P沟道型MOS晶体管MP7和MP9的漏端以及第八P沟道型MOS晶体管MP8的栅端连接在节点321上，第六、八N沟道型MOS晶体管MN6、MN8的漏端以及第九N沟道型MOS晶体管MN9的源端连接在节点320上，第七、九N沟道型MOS晶体管MN7、MN9的漏端以及第八N沟道型MOS晶体管MN8的栅端连接在节点321上，第六P沟道型MOS晶体管MP6的栅端连接在节点311上，第七P沟道型MOS晶体管MP7的栅端连接在节点310上，反相器INV1的输入端连接到节点310上而输出端连接到第六N沟道型MOS晶体管MN6的栅端，反相器INV2的输入端连接在节点311上而输出端连接在第七N沟道型MOS晶体管MN7的栅端；节点320连接到输出端子OUTB上，节点321连接到输出端子OUT上。

接着，说明上述检测放大电路12的动作。输入端子STROBE上的信号为检测放大元件31的使能信号。当STROBE信号为逻辑0电平时，第三至五P沟道型MOS晶体管MP3～MP5导通而第五N沟道型MOS晶体管MN5截止，使得检测放大电路12的数据输入DATA和DATAB无效，此时节点310和节点311的电平被预充电至电源电压VDD，使得第六、七P沟道型MOS晶体管MP6、MP7和第六、七N沟道型MOS晶体管MN6、MN7截止，节点320和321的电平在交叉耦合连接的第八、九P沟道型MOS晶体管MP8、MP9和第八、九N沟道型MOS晶体管MN8、MN9的正反馈作用下保持锁存状态，输出OUT和OUTB保持前一个周期的数据信号；当STROBE信号由逻辑0电平变为逻辑1电平时，第三、四P沟道型MOS晶体管MP3、MP4截止而第五N沟道型MOS晶体管MN5导通，检测放大元件31开始作用，在一个反相器延迟的时间内采样积分电路11的积分结果(即DATA和DATAB之间的差值)，差值在节点310和311处被放大，并通过输出锁存元件32将放大的结果转换为节点320和321的电平并通过输出端子OUT和OUTB输出数据。

从上述工作过程可知，在与数据同步的时钟信号STROBE为逻辑0电平的时间内，数据接收器将输入端子DI和DI上的差分信号进行积分，并在STROBE信号上跳沿时对积分结果进行采样并放大输出。由于采用了积分采样技术，将有效抑制输入信号高频噪声的干扰。由于在放电元件21中引入了相应的控制信号CONTROL，能对积分过程进行调节，因此可以在电路工艺、工作电压和温度变化时作出一定的补偿，提高了设计的鲁棒性。

Claims

1. 一种积分数据接收器，它包括积分电路(11)和检测放大电路(12)两部分，其特征在于：

A.第一级积分电路(11)，包括积分元件(21)、充电元件(22)和放电元件(23)，以及相应的控制信号，用以接收N对/N为自然数输入的差分/或单端数据信号并将其差值积分；

B.第二级检测放大电路(12)，包括检测放大元件(31)和锁存输出元件(32)两部分。检测放大元件(31)的输入连接到所述第一级积分电路(11)的输出上，用以检测放大第一级的积分结果；锁存输出元件(32)的输入连接在检测放大元件(31)的输出上，用以将检测放大结果锁存输出。

2. 根据权利要求1所述的一种积分数据接收器，其特征在于：

积分电路(11)由积分元件(21)、充电元件(22)和放电元件(23)组成，其中，积分元件(21)的结构关系为：第一电容C1的一端和第二电容C2的一端连接均在电源电压VDD上，第一电容C1的另一端连接在节点201上，第二电容C2的另一端连接在节点202上；充电元件(22)的结构关系为：第一P沟道型MOS晶体管MP1和第二P沟道型MOS晶体管MP2的源端均连接到电源电压VDD上，第一P沟道型MOS晶体管MP1的漏端连接在节点201上，第二P沟道型MOS晶体管MP2的漏端连接在节点202上，第三P沟道型MOS晶体管MP3的源漏两端分别连接在节点201和节点202上，第一、二和第三P沟道型MOS晶体管MP1、MP2和MP3的栅端连接在反相器(24)的输出端上，反相器的输入端连接在输入端子STROBE上；放电元件(23)的结构关系为：第一N沟道型MOS晶体管MN1和第二N沟道型MOS晶体管MN2的源端均连接在节点203上，第一N沟道型MOS晶体管MN1的漏端连接在节点201上，第二N沟道型MOS晶体管MN2的漏端连接在节点202上，第一N沟道型MOS晶体管MN1的栅端连接在输入端子DATA上，第二N沟道型MOS晶体管MN2的栅端连接在输入端子DATAB上，第三至第六N沟道型MOS晶体管MN3～MN6的漏端连接在节点203上，第三至第六N沟道型MOS晶体管MN3～MN6的源端分别连接在第七至第十N沟道型MOS晶体管MN7～MN10的漏端上，第七至第十N沟道型MOS晶体管MN7～MN10的源端连接在地节点VSS上，第三至第六N沟道型MOS晶体管MN3～MN6的栅端连接在四位控制总线CONTROL上，第七至第十N沟道型MOS晶体管MN7～MN10的栅端连接在反相器(24)的输出端上。

3. 根据权利要求1所述的一种积分数据接收器，其特征在于：

检测放大电路(12)由检测放大元件(31)和锁存输出元件(32)组成，其中，检测放大元件(31)的结构关系为：第一至第四P沟道型MOS晶体管MP1～MP4的源端连接在电源电压VDD上，第一、三P沟道型MOS晶体管MP1、MP3的漏端以及第二P沟道型MOS晶体管MP2的栅端连接在节点310上，第二、四P沟道型MOS晶体管MP2、MP4的漏端以及第一P沟道型MOS晶体管MP1的栅端连接在节点311上，第五P沟道型MOS晶体管MP5的漏端和源端分别接在节点310和节点311上，第一N沟道型MOS晶体管MN1的栅端和第二N沟道型MOS晶体管MN2的漏端连接在节点311上，第一N沟道型MOS晶体管MN1的漏端和第二N沟道型MOS晶体管MN2的栅端连接在节点310上，第一N沟道型MOS晶体管MN1的源端和第三N沟道型MOS晶体管MN3的漏端连接在节点312上，第二N沟道型MOS晶体管MN2的源端和第四N沟道型MOS晶体管MN4的漏端连接在节点313上，第三、四N沟道型MOS晶体管MN3、MN4的源端和第五N沟道型MOS晶体管MN5的漏端连接在节点314上，第五N沟道型MOS晶体管MN5的源端连接在地节点VSS上，第三至第五P沟道型MOS晶体管MP3～MP5和第五N沟道型MOS晶体管MN5的栅端连接在输入端子STROBE上；第三N沟道型MOS晶体管MN3的栅端连接在输入端子DATA上，第四N沟道型MOS晶体管MN4的栅端连接在输入端子DATAB上，锁存输出元件(32)的结构关系为：第六至九P沟道型MOS晶体管MP6～MP9的源端连接在电源电压VDD上，第六、八P沟道型MOS晶体管MP6和MP8的漏端以及第九P沟道型MOS晶体管MP9的栅端连接在节点320上，第七、九P沟道型MOS晶体管MP7和MP9的漏端以及第八P沟道型MOS晶体管MP8的栅端连接在节点321上，第六、八N沟道型MOS晶体管MN6、MN8的漏端以及第九N沟道型MOS晶体管MN9的源端连接在节点320上，第七、九N沟道型MOS晶体管MN7、MN9的漏端以及第八N沟道型MOS晶体管MN8的栅端连接在节点321上，第六P沟道型MOS晶体管MP6的栅端连接在节点311上，第七P沟道型MOS晶体管MP7的栅端连接在节点310上，反相器INV1的输入端连接到节点310上而输出端连接到第六N沟道型MOS晶体管MN6的栅端，反相器INV2的输入端连接在节点311上而输出端连接在第七N沟道型MOS晶体管MN7的栅端；节点320连接到输出端子OUTB上，节点321连接到输出端子OUT上。