CN201060865Y - 无基岛引线框架 - Google Patents

无基岛引线框架 Download PDF

Info

Publication number
CN201060865Y
CN201060865Y CN 200720032418 CN200720032418U CN201060865Y CN 201060865 Y CN201060865 Y CN 201060865Y CN 200720032418 CN200720032418 CN 200720032418 CN 200720032418 U CN200720032418 U CN 200720032418U CN 201060865 Y CN201060865 Y CN 201060865Y
Authority
CN
China
Prior art keywords
muscle
chip
pad
frame
slide glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 200720032418
Other languages
English (en)
Inventor
慕蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN 200720032418 priority Critical patent/CN201060865Y/zh
Application granted granted Critical
Publication of CN201060865Y publication Critical patent/CN201060865Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种无基岛引线框架，包括金线和框架内引脚，其特征在于所述的引线框架上设有载片筋，由上述载片筋与IC芯片相连，IC芯片上的PAD焊盘通过金线与框架相连，构成电路信号通道。载片筋可以采用两条筋相交叉组成；或采用环形筋结构，在环形筋的四角上连接四个方块；或采用相交的十字筋结构，在十字筋的四条筋上设4个方块。上述各种形式的载片筋既可不打凹，也可打凹。本实用新型去掉了传统设计框架中心较大的基岛载体，既大大提高了芯片面积与芯片粘结筋的面积之比，又可增加塑封体与芯片的接触。由于镀银区与塑封体接触区域小，消除降低塑封体产生离层的几率。

Description

无基岛引线框架
技术领域
本实用新型涉及半导体分立器件及集成电路技术领域，尤其涉及到一种芯片封装结构，具体说是一种无基岛引线框架。
背景技术
随着电子信息技术的高速发展，半导体材料和生产设备、工艺的日新月异，半导体工艺生产进入了纳米时代。芯片的几何尺寸越来越小，器件的功率和电流也相应降低，电路封装的体积也越来越小，原来的有基岛框架设计，由于芯片尺寸的减小，使芯片面积与基岛(载体)面积的比远远小于30％。这样容易出现反包和离层，并且由于芯片小，基岛(载体)大致使金线较长，易产生冲丝现象等，给封装工艺和产品质量带来难度和隐患。同时，有些客户产品要求无离层封装，不仅要从导电胶、塑封料等材料方面改进优选，而且必须从框架的结构上采取措施，减小产生离层的几率。但是，由于引线载体框架基岛受框架内引线引脚的限制，不可能做的太小，因此只能另辟溪径，拓宽设计思路。
实用新型内容
本实用新型所要解决的技术问题主要是：现有框架的载体基岛较大，由于芯片较小，芯片面积与载体基岛的面积之比过于小，造成塑封时有可能产生反包或出现离层等问题，提供一种无基岛框架结构。
本实用新型解决上述问题的技术方案如下：
一种无基岛引线框架，包括金线和框架内引脚，其特征在于所述的引线框架上设有载片筋，由上述载片筋与IC芯片相连，IC芯片上的PAD焊盘通过金线与框架相连，构成电路信号通道。
所述的载片筋采用两条筋相交叉组成，所述的两条相交筋既可不打凹，也可打凹。
所述的载片筋采用环形筋结构，所述的环形筋既可不打凹，也可打凹，在环形筋的四角上连接四个方块。
所述的环形筋既可全包围，也可半包围。
所述载片筋采用相交的十字筋结构，所述的十字筋既可不打凹，也可打凹，在十字筋的四条筋上设4个方块，十字筋的四条筋上设4个方块。
本实用新型无基岛载体PAD引线框架设计，去掉了传统设计框架中心较大的载体基岛，由交叉的十字筋或带四个小方块的环形筋代替，既大大提高了芯片面积与芯片粘结筋的面积之比，又可增加塑封体与芯片的接触。由于镀银区与塑封体接触区域小，消除或降低了塑封体产生离层的几率。
附图说明
图1是现有的传统载体PAD有基岛框架结构示意图；
图2为图1的主视图；
图3是相交筋不打凹的无基岛载体PAD框架结构示意图；
图4为图3的主视图；
图5为相交筋打凹的无基岛载体PAD框架结构示意图；
图6为图5的主视图；
图7为不打凹的环形筋框架结构示意图；
图8为图7的主视图；
图9是打凹的环形筋框架结构示意图；
图10为图9的主视图；
图11是不打凹的十字筋框架结构示意图；
图12为图11的主视图；
图13是打凹的十字筋框架结构示意图；
图14为图13的主视图。
具体实施方法：
下面结合附图，对本实用新型作进一步的详细说明。
图1示出了现有传统有基岛载体，PAD的引线框架设计结构。框架中心有一个较大基岛(载体，PAD)101，用以点胶，粘接IC芯片，打地线。IC芯片上的PAD焊盘，通过金线与框架内引脚相连构成信号通道。通过筋102、103与框架边框相连，塑封体成形分离时切断，故基岛载体，PAD是集成电路封装的支撑体。
本实用新型设计了一种无基岛载体，PAD引线框架，采用载片筋与IC芯片相连，IC芯片上的PAD焊盘通过金线与框架相连，构成电路信号通道。框架的内引脚和外部结构与传统框架设计一致。
载片筋具体采用下述几种方式：
如图2所示，本实用新型以不打凹的相交筋202和203代替了传统框架设计的基岛101；相交筋202和203的交叉处和相交筋上点胶，用以粘接芯片。由于这种设计的框架的IC芯片的面积与IC芯片接触的相交筋面积之比，一般要比传统框架的IC芯片面积与载体基岛面积之比相对大，加上塑封体与镀银区接触区域有限，塑封后产生离层的几率小，产品可靠性相对高。
图3为打凹的相交筋302和303代替了传统框架设计的载体基岛101，相交筋的302和303交叉处和相交筋上点胶，用以粘接IC芯片。
在图4中将载片筋设计为不打凹的环形筋，环形筋既可全包围，也可半包围402，环形筋402上有4个方块404、405、406、407代替了传统框架设计载体的基岛101，用以点胶，粘接IC芯片。这种框设计的IC芯片面积与粘接芯片的4个小方块面积之比，比传统框架设计的IC芯片与载体基岛面积之比也相对大，加上塑封体与环形筋及其上小方块镀银区接触有限，故塑封后产生离层的几率小，产品可靠性相对高。
在图5中，为打凹的带长方形或正方形方块的环形筋环形筋既可全包围，也可半包围502及方块504、505、506、507，方块用以点胶，粘接芯片。由于这种框设计的IC芯片与4个方块及芯片覆盖的部分环形筋及小方块的面积和之比，一般要比传统框设计的IC芯片面积与载体基岛之比相对大，加上塑封体与环形筋上镀银区接触区域有限，故塑封后产生离层的几率小，产品可靠性相对高。
在图6中，将载台筋设计为不打凹的带长方形或正方形方块的十字筋602和603及方块604、605、606、607，十字筋的相交处和方块604、605、606、607上点胶，用以粘接芯片。由于这种框架设计的IC芯片面积与十字筋的相交处和4个方块的面积之和之比，一般要比传统的引线框架设计的IC芯片面积与基岛(载体)面积之比相对大，加上塑封体与交叉筋4个方块上的镀银区接触区域面积有限，故塑封产后离层的几率小，产品的可靠性相对高。
图7为打凹的带长方形或正方形方块的十字筋602和603及方块604、605、606、607，同样在十字筋的相交处和方块604、605、606、607上点胶，用以粘接芯片。由于这种框架设计的IC芯片面积与十字筋的相交处和4个方块的面积之和之比，一般要比传统的引线框架设计的IC芯片面积与载体基岛面积之比相对大，加上塑封体与交叉筋4个方块上的镀银区接触区域面积有限，故塑封产后离层的几率小，产品的可靠性相对高。

Claims (5)

1.一种无基岛引线框架，包括金线和框架内引脚，其特征在于所述的引线框架上设有载片筋，由上述载片筋与IC芯片相连，IC芯片上的PAD焊盘通过金线与框架相连，构成电路信号通道。
2.根据权利要求1所述的无基岛引线框架，其特征在于所述的载片筋采用两条筋相交叉组成，所述的两条相交筋既可不打凹(202、203)，也可打凹(302、303)。
3.根据权利要求1所述的无基岛引线框架，其特征在于所述的载片采用环形筋结构，所述的环形筋既可不打凹(401)，也可打凹(501)，在环形筋(401)的四角上连接四个方块(404、405、406、407)，环形筋(501)的四角上连接四个方块(504、505、506、507)。
4.根据权利要求3所述的无基岛引线框架，其特征在于所述的环形筋(401)、(501)既可全包围，也可半包围。
5.根据权利要求1所述的无基岛引线框架，其特征在于所述载片筋采用相交的十字筋结构，所述的十字筋既可不打凹(602、603)，也可打凹(702、703)，在十字筋(602、603)的四条筋上设4个方块(606、607、608、609)，十字筋(702、703)的四条筋上设4个方块(706、707、708、709)。
CN 200720032418 2007-07-15 2007-07-15 无基岛引线框架 Expired - Lifetime CN201060865Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200720032418 CN201060865Y (zh) 2007-07-15 2007-07-15 无基岛引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200720032418 CN201060865Y (zh) 2007-07-15 2007-07-15 无基岛引线框架

Publications (1)

Publication Number Publication Date
CN201060865Y true CN201060865Y (zh) 2008-05-14

Family

ID=39409354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200720032418 Expired - Lifetime CN201060865Y (zh) 2007-07-15 2007-07-15 无基岛引线框架

Country Status (1)

Country Link
CN (1) CN201060865Y (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814481A (zh) * 2010-04-30 2010-08-25 江苏长电科技股份有限公司 无基岛引线框结构及其生产方法
CN101826503A (zh) * 2010-04-28 2010-09-08 江苏长电科技股份有限公司 下沉基岛及多凸点基岛引线框结构及其先刻后镀方法
CN101826502A (zh) * 2010-04-28 2010-09-08 江苏长电科技股份有限公司 基岛露出及下沉基岛露出型引线框结构及其先刻后镀方法
CN101840901A (zh) * 2010-04-30 2010-09-22 江苏长电科技股份有限公司 无基岛静电释放圈引线框结构及其生产方法
CN110600447A (zh) * 2019-08-01 2019-12-20 长电科技（宿迁）有限公司 一种新型引线框架结构及封装结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826503A (zh) * 2010-04-28 2010-09-08 江苏长电科技股份有限公司 下沉基岛及多凸点基岛引线框结构及其先刻后镀方法
CN101826502A (zh) * 2010-04-28 2010-09-08 江苏长电科技股份有限公司 基岛露出及下沉基岛露出型引线框结构及其先刻后镀方法
CN101826503B (zh) * 2010-04-28 2011-07-20 江苏长电科技股份有限公司 下沉基岛及多凸点基岛引线框结构及其先刻后镀方法
CN101826502B (zh) * 2010-04-28 2011-10-19 江苏长电科技股份有限公司 基岛露出及下沉基岛露出型引线框结构及其先刻后镀方法
CN101814481A (zh) * 2010-04-30 2010-08-25 江苏长电科技股份有限公司 无基岛引线框结构及其生产方法
CN101840901A (zh) * 2010-04-30 2010-09-22 江苏长电科技股份有限公司 无基岛静电释放圈引线框结构及其生产方法
CN110600447A (zh) * 2019-08-01 2019-12-20 长电科技（宿迁）有限公司 一种新型引线框架结构及封装结构

Similar Documents

Publication Publication Date Title
CN201060865Y (zh) 无基岛引线框架
CN103035631B (zh) 联合封装高端和低端芯片的半导体器件及其制造方法
US20130161816A1 (en) Semiconductor package
TWI264109B (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US6437446B1 (en) Semiconductor device having first and second chips
CN104617072B (zh) 一种改进的三维芯片集成结构及其加工工艺
CN102437141B (zh) 密节距小焊盘铜线键合单ic芯片封装件及其制备方法
CN103730447B (zh) 不具有组装通孔的堆叠封装结构
US8692134B2 (en) Brace for long wire bond
CN201655787U (zh) 半导体封装结构
TWI301316B (en) Chip package and manufacturing method threrof
US20050266611A1 (en) Flip chip packaging method and flip chip assembly thereof
CN206401301U (zh) 一种基岛翻边可焊线的封装结构
CN100481407C (zh) 晶片上引脚球格阵列封装构造
TW200537654A (en) High electric performance semiconductor package
CN203085519U (zh) 一种芯片引线框架
CN104617034B (zh) 半导体封装结构及其形成方法
US20060065983A1 (en) Semiconductor package with wire bond arrangement to reduce cross talk for high speed circuits
CN206697450U (zh) 适用于功率mos的新型塑封结构
CN207602549U (zh) 一种三维芯片堆叠芯片尺寸封装结构
CN202339915U (zh) 密节距小焊盘铜线键合单ic芯片封装件
CN206179856U (zh) 一种高密度芯片重布线封装结构
CN207587727U (zh) 一种多载体引线框架
CN205376507U (zh) Cmos驱动器晶圆级封装
CN203812871U (zh) 多芯片dip封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080514