CN205376507U - Cmos驱动器晶圆级封装 - Google Patents
Cmos驱动器晶圆级封装 Download PDFInfo
- Publication number
- CN205376507U CN205376507U CN201620141969.5U CN201620141969U CN205376507U CN 205376507 U CN205376507 U CN 205376507U CN 201620141969 U CN201620141969 U CN 201620141969U CN 205376507 U CN205376507 U CN 205376507U
- Authority
- CN
- China
- Prior art keywords
- resin bed
- wafer
- layer
- wiring layer
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型公开了一种CMOS驱动器晶圆级封装，涉及在基片内或其上制造或处理的装置或系统技术领域。所述封装包括驱动器晶圆片，所述晶圆片的上表面部分区域形成有驱动器晶圆片焊盘，焊盘区域以外的晶圆片的上表面上形成有钝化层，钝化层的上表面形成有第一树脂层；部分所述第一树脂层的上表面形成有再布线层；再布线层的上表面以及没有覆盖再布线层的第一树脂层的上表面形成有第二树脂层；部分所述第二树脂层的上表面形成有直接下金属层；直接下金属层的上表面形成有金属凸点。所述封装减小了由于封装引入的寄生电感及寄生电容效应，提高了芯片的性能，更适合以倒装焊的形式应用于系统电路中。
Description
技术领域
本实用新型涉及在基片内或其上制造或处理的装置或系统技术领域，尤其涉及一种CMOS驱动器晶圆级封装。
背景技术
半导体封装是集成电路技术领域的重要分支，封装为集成电路芯片提供载体支撑、应用界面和芯片的保护。传统的芯片封装主要先经过切割再封测，封装形式包括塑封和金属陶瓷管壳封装，芯片通过表面贴装之后经过引线键合技术和管壳之间形成电气连接，此种封装形式具有体积大、装配工艺复杂等缺点。驱动器中的信息是通过二进制代码“0”和“1”高低电平来表示的，所以随着电路的工作频率不断提高，不得不考虑“0”和“1”码流是否被准确无误地传输到接收端，对于驱动器的封装而言，其寄生效应频率响应特性往往限制了电路的时钟频率范围，信号的边沿由于受到了寄生电容的影响从而变缓，影响信号的完整性。工作频率越高，封装寄生参量对电路的影响越显著。由于工艺的限制，传统的驱动器封装技术的引脚都会引入较大的寄生电感及寄生电容，影响驱动器芯片的性能。
晶圆级封装（WLCSP）技术是近年来在微电子封装领域倍受关注的技术，其主要特点是先在整片晶圆上进行封装和测试，然后才切割成一个个的单元。因此晶圆级封装方式有效地缩小芯片封装尺寸，符合其应用产品的轻薄短小的特性需求；在性能上，晶圆级封装减少了传输路径，因此减少电流耗损和电路寄生参数，提高了数据传输的速度与稳定性。另一方面，晶圆级封装减少了传统密封的塑料或陶瓷包装，故芯片在工作时的热量能有效地耗散，此特点有助于整机系统的散热问题。在成本方面，虽然晶圆片级封装每一步工序的加工成本相对较高，但分摊到每一个晶圆片级芯片上成本则较低，适合大批量生产。
实用新型内容
实用新型所要解决的技术问题是提供一种CMOS驱动器晶圆级封装，所述封装保证了晶圆片和布线层之间稳定并且可靠的电气连接，减小了由于封装引入的寄生电感及寄生电容效应，提高了芯片的性能，更适合以倒装焊的形式应用于系统电路中。
为解决上述技术问题，本实用新型所采取的技术方案是：一种CMOS驱动器晶圆级封装，其特征在于：包括驱动器晶圆片，所述晶圆片的上表面部分区域形成有驱动器晶圆片焊盘，所述焊盘区域以外的晶圆片的上表面上形成有钝化层，所述钝化层的上表面形成有第一树脂层，且第一树脂层的内部边缘延伸至所述焊盘的上表面，使得所述焊盘的上表面的部分被所述第一树脂层覆盖，其余部分裸露出；部分所述第一树脂层的上表面形成有再布线层，部分所述再布线层与所述焊盘上表面的裸露部分直接接触；所述再布线层的上表面以及没有覆盖再布线层的第一树脂层的上表面形成有第二树脂层；所述第二树脂层上设有过孔，所述过孔使得部分所述再布线层裸露出；部分所述第二树脂层的上表面形成有直接下金属层，部分所述直接下金属层与所述再布线层的裸露部分直接接触；所述过孔上侧的直接下金属层的上表面形成有金属凸点。
进一步的技术方案在于：所述第一树脂层和第二树脂层采用聚酰亚胺材料。
进一步的技术方案在于：所述金属凸点包括直径为200um，高20um的铜柱以及直径为200um，高30um的锡柱。
采用上述技术方案所产生的有益效果在于：所述封装在保证芯片和布线焊盘的稳定的电气连接的基础上，以重定义布线的方式对管脚进行合理的重新分配；使用两层聚酰亚胺层，第一聚酰亚胺层沉积在裸片上，并保持焊盘处于开窗状态；再布线层通过溅射或电镀将外围阵列转换为区域阵列；随后沉积第二聚酰亚胺层、制作直接下金属层；最后在直接下金属层上方制作金属凸点。所述封装保证了晶圆片和布线层之间稳定并且可靠的电气连接，减小了由于封装引入的寄生电感及寄生电容效应，提高了芯片的性能，更适合以倒装焊的形式应用于系统电路中。
附图说明
图1-5是实用新型所述封装的过程结构示意图；
图6是本实用新型中再布线层的俯视结构示意图；
其中：1、驱动器晶圆片2、驱动器晶圆片焊盘3、钝化层4、第一树脂层5、再布线层6、第二树脂层7、直接下金属层8、金属凸点。
具体实施方式
下面结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施例的限制。
如图5所示，本实用新型公开了一种CMOS驱动器晶圆级封装，包括驱动器晶圆片1，所述晶圆片的上表面部分区域形成有驱动器晶圆片焊盘2，所述焊盘区域以外的晶圆片的上表面上形成有钝化层3，所述钝化层3的上表面形成有第一树脂层4，且第一树脂层4的内部边缘延伸至所述焊盘的上表面，使得所述焊盘的上表面的部分被所述第一树脂层4覆盖，其余部分裸露出，优选的，所述第一树脂层4采用聚酰亚胺材料制作。
部分所述第一树脂层4的上表面形成有再布线层5，部分所述再布线层5与所述焊盘上表面的裸露部分直接接触；所述再布线层5的上表面以及没有覆盖再布线层5的第一树脂层4的上表面形成有第二树脂层6；所述第二树脂层6上设有过孔，所述过孔使得部分所述再布线层5裸露出；部分所述第二树脂层6的上表面形成有直接下金属层7，部分所述直接下金属层7与所述再布线层5的裸露部分直接接触；所述过孔上侧的直接下金属层7的上表面形成有金属凸点8，优选的，所述金属凸点包括直径为200um，高20um的铜柱以及直径为200um，高30um的锡柱。
相应的，上述封装的制作方法包括如下步骤：
1）取一驱动器晶圆片，对晶圆片表面进行清洗。
2）在驱动器晶圆片1的上表面依次沉积钝化层3和第一树脂层4，并对钝化层3和第一树脂层4进行刻蚀，刻蚀出驱动器晶圆片焊盘区域，然后在上述区域形成驱动器晶圆片焊盘2，优选的，所述第一树脂层采用聚酰亚胺材料制作，如图1所示；
3）在上述器件上表面的部分上溅射或沉积再布线层5，使得所述再布线层5部分与所述驱动器晶圆片焊盘2相接触，如图2所示；
4）在再布线层5上沉积第二树脂层6，刻蚀第二树脂层6，使得部分所述再布线层5裸露出，然后对裸露部分的再布线层5进行刻蚀，形成再布线层上的连接点，溅射或沉积区域阵列，如图3所示；
再布线层5以再布线的方式进行布局布线，保证各个引脚合理分配，保证良好的电气连接性。在再布线层5中对驱动器单元引脚进行重新分配，使引脚均匀且成阵列式区域阵列。
5）在部分第二树脂层6的上表面制作直接下金属层7，使得所述直接下金属层7部分穿过所述第二树脂层6与再布线层5直接接触，如图4所示；
6）在所述直接下金属层7的上表面制作金属凸点8，如图5所示。
所述封装在保证芯片和布线焊盘的稳定的电气连接的基础上，以重定义布线的方式对管脚进行合理的重新分配；使用两层聚酰亚胺层，第一聚酰亚胺层沉积在裸片上，并保持焊盘处于开窗状态；再布线层通过溅射或电镀将外围阵列转换为区域阵列；随后沉积第二聚酰亚胺层、制作直接下金属层；最后在直接下金属层上方制作金属凸点。所述封装保证了晶圆片和布线层之间稳定并且可靠的电气连接，减小了由于封装引入的寄生电感及寄生电容效应，提高了芯片的性能，更适合以倒装焊的形式应用于系统电路中。
Claims (3)
1.一种CMOS驱动器晶圆级封装，其特征在于：包括驱动器晶圆片（1），所述晶圆片的上表面部分区域形成有驱动器晶圆片焊盘（2），所述焊盘区域以外的晶圆片的上表面上形成有钝化层（3），所述钝化层（3）的上表面形成有第一树脂层（4），且第一树脂层（4）的内部边缘延伸至所述焊盘的上表面，使得所述焊盘的上表面的部分被所述第一树脂层（4）覆盖，其余部分裸露出；部分所述第一树脂层（4）的上表面形成有再布线层（5），部分所述再布线层（5）与所述焊盘上表面的裸露部分直接接触；所述再布线层（5）的上表面以及没有覆盖再布线层（5）的第一树脂层（4）的上表面形成有第二树脂层（6）；所述第二树脂层（6）上设有过孔，所述过孔使得部分所述再布线层（5）裸露出；部分所述第二树脂层（6）的上表面形成有直接下金属层（7），部分所述直接下金属层（7）与所述再布线层（5）的裸露部分直接接触；所述过孔上侧的直接下金属层（7）的上表面形成有金属凸点（8）。
2.如权利要求1所述的CMOS驱动器晶圆级封装，其特征在于：所述第一树脂层（4）和第二树脂层（6）采用聚酰亚胺材料。
3.如权利要求1所述的CMOS驱动器晶圆级封装，其特征在于：所述金属凸点（8）包括直径为200um，高20um的铜柱以及直径为200um，高30um的锡柱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620141969.5U CN205376507U (zh) | 2016-02-25 | 2016-02-25 | Cmos驱动器晶圆级封装 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620141969.5U CN205376507U (zh) | 2016-02-25 | 2016-02-25 | Cmos驱动器晶圆级封装 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205376507U true CN205376507U (zh) | 2016-07-06 |
Family
ID=56272139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620141969.5U Active CN205376507U (zh) | 2016-02-25 | 2016-02-25 | Cmos驱动器晶圆级封装 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205376507U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575935A (zh) * | 2016-02-25 | 2016-05-11 | 中国电子科技集团公司第十三研究所 | Cmos驱动器晶圆级封装及其制作方法 |
-
2016
- 2016-02-25 CN CN201620141969.5U patent/CN205376507U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575935A (zh) * | 2016-02-25 | 2016-05-11 | 中国电子科技集团公司第十三研究所 | Cmos驱动器晶圆级封装及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102376595B (zh) | 形成具有导电层和导电通孔的fo-wlcsp的方法和半导体器件 | |
| CN108335986A (zh) | 一种晶圆级系统封装方法 | |
| CN103383923B (zh) | 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb) | |
| CN102270588B (zh) | 在半导体管芯周围形成emi屏蔽层的半导体器件和方法 | |
| CN104253058B (zh) | 在扇出型wlcsp上堆叠半导体小片的方法及半导体装置 | |
| CN101800207B (zh) | 半导体器件的封装结构及其制造方法 | |
| CN102237281A (zh) | 半导体器件及其制造方法 | |
| CN101996895A (zh) | 半导体器件及其制造方法 | |
| CN103165477A (zh) | 形成垂直互连结构的方法和半导体器件 | |
| CN101252096A (zh) | 芯片封装结构以及其制作方法 | |
| CN107742778A (zh) | 扇出型天线封装结构及其制备方法 | |
| CN102915986A (zh) | 芯片封装结构 | |
| CN107706520A (zh) | 扇出型天线封装结构及其制备方法 | |
| CN102157438B (zh) | 晶圆级转接板的制备方法 | |
| CN201994289U (zh) | 晶圆级转接板结构 | |
| CN205376507U (zh) | Cmos驱动器晶圆级封装 | |
| CN104576417A (zh) | 封装结构和封装方法 | |
| CN105810593A (zh) | 一种扇出型封装结构及其封装方法 | |
| CN106935517A (zh) | 集成无源器件的框架封装结构及其制备方法 | |
| CN107611092A (zh) | 晶圆级芯片封装结构及其制备方法 | |
| CN105575935A (zh) | Cmos驱动器晶圆级封装及其制作方法 | |
| CN110890285A (zh) | 一种芯片包覆封装结构及其封装方法 | |
| CN101436553A (zh) | 芯片重新配置的封装结构中使用金属凸块的制造方法 | |
| CN105810597A (zh) | 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法 | |
| US9786521B2 (en) | Chip package method for reducing chip leakage current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |