CN200965876Y - 集成电路封装结构 - Google Patents

集成电路封装结构 Download PDF

Info

Publication number
CN200965876Y
CN200965876Y CNU200620136957XU CN200620136957U CN200965876Y CN 200965876 Y CN200965876 Y CN 200965876Y CN U200620136957X U CNU200620136957X U CN U200620136957XU CN 200620136957 U CN200620136957 U CN 200620136957U CN 200965876 Y CN200965876 Y CN 200965876Y
Authority
CN
China
Prior art keywords
integrated circuit
crystal grain
pin
encapsulated layer
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNU200620136957XU
Other languages
English (en)
Inventor
李志坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CNU200620136957XU priority Critical patent/CN200965876Y/zh
Application granted granted Critical
Publication of CN200965876Y publication Critical patent/CN200965876Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种集成电路封装结构，包含有一导线架、集成电路晶粒及封装层，其中导线架周围形成多个引脚，从封装层的侧面外露。此外，导线架还具有额外的辅助引脚，其一端使用引线电连接于集成电路晶粒的特定功能定义接点，且辅助引脚的末端外露于封装层的顶面，从而在不影响各引脚既定的功能定义及几何关系下，使用辅助引脚成为扩充集成电路晶粒功能的输出或输入端。

Description

集成电路封装结构
技术领域
本实用新型涉及一种半导体封装结构，特别是涉及一种在集成电路芯片的封装层表面预留多个辅助引脚(Pin)的导线架(Lead frame)结构，其利于集成电路芯片简易地扩充新功能。
背景技术
各种电子产品均包含有不同功能的芯片，这些具有集成电路的芯片由各种半导体制造工艺生产出，而在半导体制造的技术领域中，属于后端制造的集成电路封装技术占有举足轻重的地位。
图1所示为一般常见的半导体芯片封装结构，先将集成电路晶粒20粘贴固定于导线架10的载晶板11上，再使用多个引线60以焊接的方式将导线架上的各引脚12与集成电路晶粒20的各功能定义接点电连接，最后以热熔性树脂材料注模形成一封装层30，一起将集成电路晶粒20、载晶板11、引线60及引脚12的一部分包覆住，以隔绝外界因素对于芯片的影响，而实现保护封装体内部集成电路与各部件的效果。
在电子产品均追求精小化的发展趋势下，为符合缩小产品体积以及提高生产能力的前提，业界对于芯片封装的规格有一套既定的工业标准，其中不仅规范芯片封装成品本身的尺寸大小，也固定了导线架的引脚数量，而导线架10的各引脚12均具有其既定的功能定义。若要在既有的芯片上扩充额外控件，就必须要增加额外的引脚当作输入端，但这样做势必会增加导线架的引脚数量及芯片封装后的整体尺寸，并无法符合业界对于现行芯片封装的运用规范，且新增的引脚会干涉到电路板上的其它电子元件，而影响电路板的整体配置关系。
目前业界也出现另一套做法，其是将芯片导线架10的引脚12与电路板以可活动方式连接，若要对芯片进行扩充额外控件时，便可将芯片从原来的电路板上拆下，移至另一电路板上，利用既有的引脚12作为输入端，写入所需要的控件后，再装回原来的电路板上。此做法虽然符合现行业界对于芯片封装的运用规范，能够实现在芯片上既有的集成电路中增加额外功能定义的目的，但因操作手续过于繁琐，从而使制造时间变长，并且使制造及测试程序复杂化，可能导致生产能力降低，这一点对于产品更替频繁且时程短的产业特性而言极为不利，必须进一步改进。
实用新型内容
鉴于以上的问题，即若要在现行集成电路芯片上扩充额外控件，必须要新增导线架的接脚，但增加接脚将导致芯片无法符合现行芯片封装的运用规范，本实用新型的目的在于主要揭露一种集成电路封装结构，其具有额外的辅助引脚，以提供扩充芯片额外控件的输入或输出端，且不影响原有集成电路芯片引脚的功能定义及几何相对位置。
为实现上述目的，本实用新型提供一种集成电路封装结构，其包含有一导线架、至少一个集成电路晶粒、多条引线、一封装层以及至少一个辅助接脚。
导线架的中央处设置有载晶板，用以承载至少一个集成电路晶粒，且各集成电路晶粒上具有多个功能定义接点。导线架周围形成多个接脚，各接脚分别使用引线电连接于集成电路晶粒上的既定功能定义接点，使各接脚分别具有既定的功能定义，以将集成电路晶粒的特定电路信号通过特定的接脚传输至外界。封装层具有至少一个顶面及多个由顶面边缘向下延伸的侧面，用以包覆载晶板、集成电路晶粒、各引线及各接脚的一部分而提供保护。此外，导线架还具有至少一个额外的辅助接脚，其中各辅助接脚的一端使用引线电连接于集成电路晶粒上对应的功能定义接点，且各辅助接脚的一末端外露出封装层的顶面。
具体而言，本实用新型提供了一种集成电路封装结构，其包括：导线架，其中央处设有载晶板，且该导线架周围形成多个引脚；至少一个集成电路晶粒，设置于该载晶板上；多条引线，分别将各所述集成电路晶粒与其周围对应的各所述引脚电连接；封装层，具有至少一个顶面及多个由所述顶面边缘向下延伸的侧面，且该封装层包覆该载晶板、各所述集成电路晶粒、各所述引线及各所述引脚的一部分；以及至少一个辅助引脚，位于该导线架周围，各所述辅助引脚的一末端使用引线与所述集成电路晶粒电连接，各所述辅助引脚的另一末端在所述顶面处外露出该封装层。
优选地，各所述辅助引脚还包括有埋置部及突出部，其中该埋置部完全被该封装层所包覆，且该埋置部通过所述引线与所述集成电路晶粒电连接；而该突出部外露于该封装层的所述顶面。
优选地，各所述辅助引脚还包括有埋置部及突出部，其中该埋置部完全被该封装层所包覆，且该埋置部通过所述引线与所述集成电路晶粒电连接；而该突出部由该封装层的所述侧面向外延伸，并向所述顶面弯折而紧贴于所述顶面。
优选地，该封装层由环氧树脂构成以保护该封装结构内部的元件。
优选地，所述集成电路晶粒通过银胶粘着固定于该导线架的该载晶板上。
优选地，所述集成电路晶粒上具有与各所述引脚相对应的功能定义接点。
优选地，所述集成电路晶粒上具有与各所述辅助引脚相对应的功能定义接点。
本实用新型的有益效果在于，辅助引脚可在不影响标准集成电路芯片引脚的功能定义及几何关系下，使用辅助引脚作为扩充集成电路芯片额外控件时的输入或输出端，这样做不仅符合现行业界对于集成电路芯片封装的规范，也可减少对电路板上其它电子元件的影响，且具有在同一电路板上直接写入新增控件的功能，可有效简化操作手续及缩短制造时间，加快制造及测试的程序，进而达到提升生产能力的效果，有助于业界在短时间内更替其产品，以提升整体竞争力。
以下在实施方式中详细叙述本实用新型的详细特征以及优点，其内容足以使本领域技术人员了解本实用新型的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求书及附图，本领域技术人员可轻易地理解本实用新型相关的目的及优点。
以上的关于本实用新型内容的说明及以下的实施方式的说明用以示范与解释本实用新型的原理，并且提供本实用新型的专利申请范围更进一步的解释。
附图说明
图1是公知技术的集成电路封装结构的剖面示意图；
图2是本实用新型集成电路封装结构第一实施例的外观立体示意图；
图3是图2的内部组件的透视立体示意图；
图4是本实用新型集成电路封装结构第二实施例的外观立体示意图；
图5是图4的内部组件的透视立体示意图。
其中，附图标记说明如下：
10导线架          11载晶板    12引脚
20集成电路晶粒    21接点      30封装层
31侧面            32顶面      60引线
70辅助引脚        71埋置部    72突出部
73末端
具体实施方式
为使对本实用新型的目的、构造、特征、及其功能有进一步的了解，现在配合实施例详细说明如下。
为了在不影响标准集成电路芯片引脚12的功能定义及几何关系的前提下使芯片能够扩充额外的控件，且符合现今业界对于芯片封装的规范，本实用新型提供了一种集成电路封装结构，其预留有多个额外的辅助引脚70，可提供诸如生产测试及线上刻录等功能。
请参考图2与图3，其分别为本实用新型集成电路封装结构第一实施例的外观立体示意图与内部组件示意图，其中集成电路封装结构包含有导线架10、集成电路晶粒20、多条引线60、封装层30以及多个辅助引脚70。
导线架10的中央处设置有载晶板11，用以承载集成电路晶粒20，而集成电路晶粒20以银胶粘着的方式固定并定位于载晶板11上，且集成电路晶粒20上具有多个功能定义接点21，其中各接点21具有各自不同的功能定义且分别与特定的引脚12或辅助引脚70相对应。导线架10周围形成多个引脚12，各引脚12分别使用引线60以焊接方式电连接于集成电路晶粒20上的各接点21，以将集成电路晶粒20的特定电路信号通过特定引脚12传输至外界。封装层30由热熔性环氧树脂注模成型，并且具有顶面31及多个由顶面31边缘向下延伸的侧面32，用以包覆载晶板21、集成电路晶粒20、各引线60及各引脚12的一部分以提供保护。
辅助引脚70的数目为两个，但并不限制为两个。各辅助引脚70包含有埋置部71及突出部72，其中埋置部71完全被封装层30所包覆，且埋置部71的一端使用引线60以焊接方式电连接于集成电路晶粒20上相对应的特定功能定义接点21，而突出部72向封装层30的顶面31方向延伸，使其末端73外露出封装层30的顶面31。
图4与图5所示分别为本实用新型集成电路封装结构第二实施例的外观立体示意图与内部组件示意图，其整体组件的构成及内部配置均与图3所示的第一实施例相同，主要差异在于各辅助引脚70的设置几何关系。各辅助引脚70包含有埋置部71及突出部72，其中埋置部71完全被封装层30所包覆，且埋置部71的一端使用引线60以焊接方式电连接于集成电路晶粒20上相对应的特定功能定义接点21，而突出部72由封装层30内部向外部延伸且外露出侧面32，并向顶面31弯折而紧贴于侧面32，且于侧面32与顶面31交接处弯折，使突出部72的末端73平贴于封装层30的顶面32。
这样，操作人员便可利用上述两个实施例分别揭露的辅助引脚70，作为扩充芯片额外控件的输入或输出端，便可方便地进行生产测试及线上刻录等功能。例如在电可擦除可编程只读存储器(EEPROM＝Electrically ErasableProgrammable Read-Only Memory)芯片上新增辅助引脚70以用于线上刻录，可有效节省在各电路板上反复插拔芯片的工时。
本实用新型集成电路封装结构具有辅助引脚70，不仅封装结构本身符合现行业界对于集成电路芯片封装的规范，可减少对于电路板外围电子元件配置空间的影响，且具有在同一电路板上将额外控件直接写入芯片中的功能，可有效简化操作手续及缩短制造时间，加快生产制造及品管测试的程序，进而达到提升生产能力的效果，有助于业界在短时间内更替其产品，以提升产业的整体竞争力。
虽然本实用新型以前述的实施例揭露如上，但是其并非用以限定本实用新型。在不脱离本实用新型的精神和范围内，所作的更改与润饰，均属本实用新型的专利保护范围。关于本实用新型所界定的保护范围请参考所附的权利要求书。

Claims (7)

1.一种集成电路封装结构，其特征在于，包括：
导线架，其中央处设有载晶板，且该导线架周围形成多个引脚；
至少一个集成电路晶粒，设置于该载晶板上；
多条引线，分别将各所述集成电路晶粒与其周围对应的各所述引脚电连接；
封装层，具有至少一个顶面及多个由所述顶面边缘向下延伸的侧面，且该封装层包覆该载晶板、各所述集成电路晶粒、各所述引线及各所述引脚的一部分；以及
至少一个辅助引脚，位于该导线架周围，各所述辅助引脚的一末端使用引线与所述集成电路晶粒电连接，各所述辅助引脚的另一末端在所述顶面处外露出该封装层。
2.如权利要求1所述的集成电路封装结构，其特征在于，各所述辅助引脚还包括有埋置部及突出部，其中该埋置部完全被该封装层所包覆，且该埋置部通过所述引线与所述集成电路晶粒电连接；而该突出部外露于该封装层的所述顶面。
3.如权利要求1所述的集成电路封装结构，其特征在于，各所述辅助引脚还包括有埋置部及突出部，其中该埋置部完全被该封装层所包覆，且该埋置部通过所述引线与所述集成电路晶粒电连接；而该突出部由该封装层的所述侧面向外延伸，并向所述顶面弯折而紧贴于所述顶面。
4.如权利要求1所述的集成电路封装结构，其特征在于，该封装层由环氧树脂构成，用以保护该封装结构内部的元件。
5.如权利要求1所述的集成电路封装结构，其特征在于，所述集成电路晶粒通过银胶粘着固定于该导线架的该载晶板上。
6.如权利要求1所述的集成电路封装结构，其特征在于，所述集成电路晶粒上具有与各所述引脚相对应的功能定义接点。
7.如权利要求1所述的集成电路封装结构，其特征在于，所述集成电路晶粒上具有与各所述辅助引脚相对应的功能定义接点。
CNU200620136957XU 2006-10-19 2006-10-19 集成电路封装结构 Expired - Fee Related CN200965876Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU200620136957XU CN200965876Y (zh) 2006-10-19 2006-10-19 集成电路封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU200620136957XU CN200965876Y (zh) 2006-10-19 2006-10-19 集成电路封装结构

Publications (1)

Publication Number Publication Date
CN200965876Y true CN200965876Y (zh) 2007-10-24

Family

ID=38869895

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU200620136957XU Expired - Fee Related CN200965876Y (zh) 2006-10-19 2006-10-19 集成电路封装结构

Country Status (1)

Country Link
CN (1) CN200965876Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993990A (zh) * 2017-12-12 2018-05-04 王孝裕 一种16引脚高密度集成电路封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993990A (zh) * 2017-12-12 2018-05-04 王孝裕 一种16引脚高密度集成电路封装结构

Similar Documents

Publication Publication Date Title
CN107103273A (zh) 指纹辨识模块及其制造方法
CN104282698A (zh) 影像感测器二阶段封装方法
CN107103274A (zh) 指纹辨识模块及其制造方法
CN200965876Y (zh) 集成电路封装结构
CN101546757A (zh) 卡片式存储器封装构造
CN106897709A (zh) 指纹识别模组及电子装置
CN100505246C (zh) 半导体封装结构及其制法
CN101017701A (zh) 背贴式内存封装结构及其制造方法
CN104798197B (zh) 双排四方扁平无引线半导体封装
CN2535926Y (zh) 发光二极管封装结构
CN102087983A (zh) 封装层叠方法与结构及其电路板系统
CN200944315Y (zh) 数字安全存储卡封装结构
CN201207392Y (zh) 电子系统封装结构
TW201101459A (en) Memory device with integrally combining a USB plug
CN105097761A (zh) 芯片封装结构
JP2007005443A (ja) 半導体装置およびその製造方法
CN1355562A (zh) 具有下弯部的扰流板
CN2631038Y (zh) 裸晶形态的积体电路封装组件
CN205564729U (zh) 封装基板及集成电路封装体
CN216354192U (zh) 一种半导体芯片打线结构
CN201655779U (zh) 层叠的封装件和包括该层叠的封装件的双界面智能卡
CN219350202U (zh) 封装模块及智能卡
CN203103284U (zh) Tsop存储装置
CN101488485A (zh) 导线架型态封装结构
CN2909520Y (zh) 提升锡球寿命的芯片封装结构与芯片阵列区块

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071024

Termination date: 20121019