CN200944402Y - 一种集成电路封装用载带 - Google Patents

一种集成电路封装用载带 Download PDF

Info

Publication number
CN200944402Y
CN200944402Y CN 200620040089 CN200620040089U CN200944402Y CN 200944402 Y CN200944402 Y CN 200944402Y CN 200620040089 CN200620040089 CN 200620040089 CN 200620040089 U CN200620040089 U CN 200620040089U CN 200944402 Y CN200944402 Y CN 200944402Y
Authority
CN
China
Prior art keywords
carrier band
chip
integrated circuit
central
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200620040089
Other languages
English (en)
Inventor
杨辉峰
丁富强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd
Original Assignee
SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd filed Critical SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd
Priority to CN 200620040089 priority Critical patent/CN200944402Y/zh
Application granted granted Critical
Publication of CN200944402Y publication Critical patent/CN200944402Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种集成电路封装用载带，在载带上中心区域成型有沿载带长度方向排列的下沉的芯片安装腔体、定位孔和载带的中心隔离槽，载带的芯片安装腔体四角是圆角。芯片安装腔体下沉的深度在0.025到0.045毫米之间；中心隔离槽末端宽度小于0.25mm。中心区域的面积确定为2/3中心底板的面积，这样既可以让集成电路封装做到超薄化，又可以提高产品的可靠性，适合正常大批量生产。定位孔为凹凸型结构，以增强模塑体与载带的结合力。中心隔离槽末端为长条型或手枪型结构。可降低封装过程中的不良率，提高产品可靠性，延长冲切模具的使用寿命。载带采用卷盘状包装，可在不增加投资的前提下利用目前常规的封装工艺和现有设备生产出更薄的模塑封装芯片，如非接触智能标签、智能卡。

Description

一种集成电路封装用载带
技术领域
本实用新型涉及微电子半导体封装技术领域，尤其涉及一种用于智能卡模块封装技术领域，特别是一种用于智能卡模块封装用载带。
背景技术
随着集成电路封装技术的不断进步，对集成电路产品的尺寸及厚度要求越来越小，某些产品已经达到了封装设备及工艺的极限。例如，目前传统的非接触智能卡用模块的厚度为0.33-0.40mm，既是使用最极限的工艺，也只能达到0.31mm，但是一致性非常差，不能大批量生产。在超薄型需求的同时，对产品的可靠性要求也进一步提高，其中最重要的一项指标是封装体与载带的剥离强度。
现有芯片模塑封装时，首先将很薄的半导体芯片用快固化环氧树脂，牢固地焊在载带的封装区中部的金属底板上，然后用金丝将芯片上的焊点与载带上的接触片互连。最后，将焊好金丝的整个器件用模塑料封装成模块。其中，非接触模块的载带为金属载带，厚度为0.06mm至0.10mm。
薄型卡需要非接触智能模块进一步减薄，必需将半导体芯片减至更薄。进一步减薄半导体芯片的厚度，将导致成本大幅度升高。并且芯片更容易碎裂，使成品率和可靠性下降。
为了有效地降低芯片的相对厚度，以达到整体封装厚度下降，中国专利授权公告号为CN2692833Y公开了一种用于薄型芯片模塑封装的载带，其是在放置芯片的中心金属底板上，向下腐蚀或冲压一用以放置半导体芯片的凹面。下凹深度可为载带厚度的1/4至3/4，形成能放置芯片的下凹平面。这种条带将芯片底面置于该下凹区，可有效降低芯片的相对厚度，以达到整体封装厚度下降。
另外，为了有效地改善模塑体与载带的垂直剥离强度，中国专利授权公告号为CN2626049Y公开了一种用于增加单面模塑封装强度的载带，其特征是将载带的芯片安装接触片的四角或二对边或二侧边形成凹凸状结构，来增强封装后的结合力。
但是对于专利CN2692833Y公开的载带来说，在实际应用过程中，本发明人发现载带的中心隔离槽末端的宽度对于模块的可靠性、成品率及冲切模具的寿命影响非常大。而且中心芯片安装区域的面积及凹陷深度如果不能有效地控制，将使产品的可靠性下降甚至根本不能正常大批量生产。根据在本案申请人生产的CFOA2载带的基础上进行的有效的测试和数据统计显示，当中心金属底板的凹陷深度超过0.045毫米，同时凹陷的总面积超过中心底板面积的2/3时，载带的机械强度急剧下降，导致现有设备不能正常工作。而当凹陷区域深度小于0.025毫米时，对于封装后的减薄效果又不明显。
专利CN2692833Y公开文件中说明的可以用冲压形成凹陷区域的说法是不能实现的。其原因在于冲压工艺的基本原理：金属在受到外力冲击或挤压后，因为金属原子相互的排斥力，其体积总量是不变的，按公开文件的方法实施的结果是出现载带的冲压面严重变形而无法使用。所公开的文件中没有反映出通过冲压工艺处理的特殊性及设计的特殊性，按照传统的设计方法，将不能得到公开文件所述的载带。
对于CN2626049Y公开的方法，是将载带的芯片安装接触片的四角或二对边或二侧边形成凹凸状结构，而这样大区域的凹凸结构，虽然一定程度上加强了模塑体与载带的结合力，却会影响到中心底板的平整度和自动芯片装载及焊接。
实用新型内容
本实用新型的目的在于为解决上述问题，让集成电路封装做到超薄化，特别是非接触智能标签、智能卡的超薄化，并明显增加单面模塑封装体与载带的结合力，以适合不同使用领域，满足不同使用领域的需求而提供一种集成电路封装用载带，使产品获得更好的应用前景。
本实用新型的目的可以通过以下技术方案来实现：
一种集成电路封装用载带，在载带上中心区域成型有沿载带长度方向排列的下沉的芯片安装腔体、定位孔和载带的中心隔离槽，其特征在于，所述载带的芯片安装腔体四角是圆角，这样可以增强载带的机械强度。
将芯片安装腔体下沉的深度控制在0.025到0.045毫米之间；中心隔离槽末端的宽度控制在小于0.25mm。将中心区域的面积确定为2/3中心底板的面积，这样即可以让集成电路封装做到超薄化，又可以使产品的可靠性提高，以适合正常大批量生产。
本实用新型的定位孔为凹凸型结构，以增强模塑体与载带的结合力。此凹凸结构是通过冲压工艺形成的。
在本实用新型中，所述载带的中心隔离槽末端为长条型结构或手枪型结构。优选为手枪型结构。在手枪型结构方面最好为内宽外窄的手枪型结构。
为了适合现有设备生产，在载带的边缘有标准的定位齿孔。同时进行卷盘状包装。
采用了上述载带来封装非接触式智能卡和其他超薄型芯片或集成电路时，可有效降低芯片的相对厚度，以达到整体封装厚度下降，同时载带的机械强度没有降低。载带的中心隔离槽末端为长条型结构或手枪型结构，宽度小于0.25mm。可大大降低封装过程中的不良率，提高产品的可靠性，有效延长冲切模具的使用寿命。载带边缘有标准的定位齿孔并采用卷盘状包装，可在不增加投资成本的前提下利用目前常规的封装工艺和现有设备生产出更薄的模塑封装芯片，如非接触智能标签、智能卡。
附图说明
下面结合附图和具体实施方式来进一步说明本实用新型。
图1为本实用新型的集成电路封装用载带部分外形图。
图2为本实用新型的集成电路封装用载带芯片安装腔体的正视结构图。
图3为本实用新型的集成电路封装用载带芯片安装腔体的侧视结构图。
图4为图3的A处放大示意图。
图5为图3的B处放大示意图。
图6为现有载带的中心隔离槽末端的结构示意图。
图7为本实用新型的集成电路封装用载带的中心隔离槽末端一种较好实施例的结构示意图。
图8为本实用新型的集成电路封装用载带的中心隔离槽末端另一种较好实施例的结构示意图。
图9为本实用新型所述定位孔的结构示意图。
图10为本实用新型的集成电路封装用载带封装后的超薄型集成电路的结构示意图。
图11为图10的A处放大示意图。
图12为图11所示的尺寸示意图。
具体实施方式
为使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施例，进一步阐述本实用新型。
本实用新型，即用于超薄型集成电路封装的载带，例如智能卡模块封装的载带1，载带1的带基采用铜或铜合金材料，厚度为0.06mm至0.09mm；成品厚度为0.065mm至0.095mm。载带1的外型是通过精密冲压成型的。其包括如图1所示的在载带1中心区域上成型有沿载带1长度方向排列的下沉的芯片安装腔体2、定位孔3和载带的中心隔离槽4。
载带1的图形及定位孔3是通过精密冲压工艺来实现的。为了适合现有设备生产，在载带1的边缘有标准的定位齿孔5。载带1采用卷盘状包装以适合目前封装流水线设备使用。
参看图2至图5，芯片安装腔体2为下沉式的，其成型及边缘台阶可以通过化学蚀刻法进行，芯片安装腔体的尺寸是根据芯片来制定的，形状一般为方形，在长方形的四个角是以圆弧过度，特殊的也可以加工成异形的，长宽尺寸一般要比芯片大0.5mm左右，但下沉的面积不超过中心面积的2/3。芯片安装腔体2的下沉深度是根据最终产品的要求来制定的，一般为带基基材厚度一半左右。例如用于生产的上海公交卡用CFOA2模块封装用载带的带基厚度为0.080mm，载带芯片安装腔体2的深度要求为0.035±0.10mm。
参看图6，现有载带的中心隔离槽末端一般比较宽大，在具体的加工过程中，这样的中心隔离槽末端对于模块的可靠性、成品率及冲切模具的寿命影响非常大，会使模块的可靠性降低和成品率下降，同时会降低冲切模具的寿命。
参看图7，在本实用新型中，所述载带1的中心隔离槽4末端为长条型结构，或参看图8所示，为手枪型结构。最好采用手枪型结构。在手枪型结构方面最好为内宽外窄的手枪型结构。载带的中心隔离槽末端的宽度应小于0.25mm。这样可大大降低封装过程中的不良率，提高产品的可靠性，有效延长冲切模具的使用寿命。
参看图9，在本实用新型中，所述载带1的定位孔3为环状凹凸结构。此定位孔3的作用是让单面模塑封装时的模塑料穿越孔内并在反面形成台阶状加强体。但是传统的载带的反面台阶深度为0.04±0.10mm，模塑料的特性为硬脆性，在受到外力冲击时，很容易形成裂缝甚至断裂，造成模塑体与载带分离，模块失效。通过在此定位孔3的外延单边0.1-0.4mm区域通过冲压形成深度为0.08-0.25mm的凹凸结构，使模塑封装时模塑料与载带有足够的结合力强度。
通过上述获得的载带1的物理特性符合现有的金属载带的基本要求。
参看图10至图12，通过自动精密滴胶设备在载带的芯片安装腔体2内滴银胶，银胶可以是导电型的或非导电型的。再通过自动芯片装载设备将需要封装的芯片6装载到芯片安装腔体2内，利用银胶的粘合力来固定芯片6，通过红外线固化设备将银胶固化，将芯片6和载带1牢固粘合；通过超声波焊接设备将芯片6的焊盘和载带1的焊盘用金线焊接并形成通路，并作为组件供下一个制程生产，通过模塑封装设备将加工好的组件通过注塑方式进行封装，起到保护内部芯片6和引线7的作用。最终获得如图9至图11所示的超薄型集成电路的结构。
封装后的集成电路的总体厚度普遍减少0.03-0.05mm，如在上海公交卡用CFOA2模块的带基厚度为0.290±0.010mm。这在超薄型集成电路的应用上是非常有意义的。
封装的产品通过在线测试设备进行电性能测试后，环境实验结果及可靠性不低于传统载带封装的结果，尤其是模塑体的剥离强度增加了数倍。例如，针对申请人传统的CFOA2载带封装后的模塑体与载带的垂直剥离强度要求不小于20牛顿，利用本实用新型发明的载带封装的模块其垂直剥离强度要求不小于50牛顿，远远大于行业标准。

Claims (9)

1、一种集成电路封装用载带，在载带上中心区域成型有沿载带长度方向排列的下沉的芯片安装腔体、定位孔和载带的中心隔离槽，其特征在于，所述载带的芯片安装腔体四角是圆角。
2、如权利要求1所述的载带，其特征在于，将芯片安装腔体下沉的深度控制在0.025到0.045毫米之间。
3、如权利要求1所述的载带，其特征在于，中心隔离槽末端的宽度控制在小于0.25mm。
4、如权利要求1所述的载带，其特征在于，中心区域的面积为2/3中心底板的面积。
5、如权利要求1所述的载带，其特征在于，所述定位孔是形成凹凸型结构。
6、如权利要求1所述的载带，其特征在于，所述载带的中心隔离槽末端为长条型结构。
7、如权利要求1所述的载带，其特征在于，所述载带的中心隔离槽末端为内宽外窄的手枪型结构。
8、如权利要求1所述的载带，其特征在于，在所述载带的边缘有标准的定位齿孔。
9、如权利要求1所述的载带，其特征在于，所述载带的带基采用铜或铜合金材料，厚度为0.06mm至0.09mm。
CN 200620040089 2006-03-10 2006-03-10 一种集成电路封装用载带 Expired - Fee Related CN200944402Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200620040089 CN200944402Y (zh) 2006-03-10 2006-03-10 一种集成电路封装用载带

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200620040089 CN200944402Y (zh) 2006-03-10 2006-03-10 一种集成电路封装用载带

Publications (1)

Publication Number Publication Date
CN200944402Y true CN200944402Y (zh) 2007-09-05

Family

ID=38719039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200620040089 Expired - Fee Related CN200944402Y (zh) 2006-03-10 2006-03-10 一种集成电路封装用载带

Country Status (1)

Country Link
CN (1) CN200944402Y (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447465B (zh) * 2007-11-28 2010-07-14 上海长丰智能卡有限公司 一种大尺寸非接触模块封装用金属载带
CN101651124B (zh) * 2008-08-13 2011-04-20 上海长丰智能卡有限公司 一种新型手机卡封装用载带
CN102013418B (zh) * 2009-09-08 2012-09-05 上海长丰智能卡有限公司 一种手机卡封装用pcb载带
CN102693954A (zh) * 2012-06-06 2012-09-26 上海长丰智能卡有限公司 一种超薄非接触模块用载带
CN102819759A (zh) * 2012-06-29 2012-12-12 周宗涛 一种非接触大芯片智能卡的条带
CN104617076A (zh) * 2014-12-30 2015-05-13 上海仪电智能电子有限公司 一种预置胶膜的智能卡载带及其实现方法
CN107424977A (zh) * 2017-08-23 2017-12-01 中电智能卡有限责任公司 一种智能卡条带压板及具有其的芯片封装系统
WO2020104759A1 (fr) * 2018-11-23 2020-05-28 Linxens Holding Procédé de fabrication d'un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447465B (zh) * 2007-11-28 2010-07-14 上海长丰智能卡有限公司 一种大尺寸非接触模块封装用金属载带
CN101651124B (zh) * 2008-08-13 2011-04-20 上海长丰智能卡有限公司 一种新型手机卡封装用载带
CN102013418B (zh) * 2009-09-08 2012-09-05 上海长丰智能卡有限公司 一种手机卡封装用pcb载带
CN102693954A (zh) * 2012-06-06 2012-09-26 上海长丰智能卡有限公司 一种超薄非接触模块用载带
CN102693954B (zh) * 2012-06-06 2015-02-25 上海长丰智能卡有限公司 一种超薄非接触模块用载带
CN102819759A (zh) * 2012-06-29 2012-12-12 周宗涛 一种非接触大芯片智能卡的条带
CN102819759B (zh) * 2012-06-29 2015-09-30 周宗涛 一种非接触大芯片智能卡的条带
CN104617076A (zh) * 2014-12-30 2015-05-13 上海仪电智能电子有限公司 一种预置胶膜的智能卡载带及其实现方法
CN107424977A (zh) * 2017-08-23 2017-12-01 中电智能卡有限责任公司 一种智能卡条带压板及具有其的芯片封装系统
CN107424977B (zh) * 2017-08-23 2023-09-29 中电智能卡有限责任公司 一种智能卡条带压板及具有其的芯片封装系统
WO2020104759A1 (fr) * 2018-11-23 2020-05-28 Linxens Holding Procédé de fabrication d'un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré
FR3089055A1 (fr) * 2018-11-23 2020-05-29 Linxens Holding Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré.

Similar Documents

Publication Publication Date Title
CN200944402Y (zh) 一种集成电路封装用载带
US9293396B2 (en) Method for manufacturing semiconductor device, and semiconductor device
CN101611484B (zh) 无引脚半导体封装及其制造方法
CN100576477C (zh) 形成引脚模块阵列封装的方法
CN1751390A (zh) 包括无源器件的引线框架
CN1961415A (zh) 灵活的引线框架结构以及形成集成电路封装件的方法
CN1184678C (zh) 半导体器件及其制造方法、电路衬底及电子仪器
CN1059053C (zh) 侧面有凸缘的密封式半导体器件及其制造方法
CN102361025B (zh) 一种高密度集成电路封装结构、封装方法以及集成电路
US6891254B2 (en) Semiconductor device with protrusions
CN201829476U (zh) 直边型金属盖半导体封装
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
CN101447036B (zh) 一种非接触智能电子标签用微型模块及载带
CN105097755A (zh) 单体化封装的方法和引线框
CN101447465B (zh) 一种大尺寸非接触模块封装用金属载带
CN200979880Y (zh) 一种非接触智能卡及智能标签用封装模块
CN206412355U (zh) 一种活动顶针内绝缘封装结构
CN2692833Y (zh) 一种用于薄型芯片模塑封装的条带
CN104681449A (zh) 带有光学检查特征的无引线半导体封装
CN219696398U (zh) 一种带加强筋的高脚位qfn蚀刻模具
CN218730925U (zh) 芯片封装结构
CN214956854U (zh) 芯片封装结构
CN203339143U (zh) 半导体装置
CN203871321U (zh) 无刷直流电机集成驱动电路的封装结构
CN220569672U (zh) 一种r6c短引线光伏旁路二极管

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070905

Termination date: 20150310

EXPY Termination of patent right or utility model