CN1992321A - Cmos图像传感器及其制造方法 - Google Patents

Abstract

本发明提供一种互补型金属氧化物半导体图像传感器及其制造方法，该图像传感器包括半导体衬底、蓝色光电二极管区、红色光电二极管区、绿色光电二极管区、覆盖层及多个微透镜。半导体衬底限定为第一光电二极管区、第二光电二极管区和晶体管区。蓝色光电二极管区形成在第一光电二极管区的预定深度处。红色光电二极管区形成在第一光电二极管区的比蓝色光电二极管区所处深度更深的深度处，并与蓝色光电二极管区隔开预定间隔。绿色光电二极管区形成在第二光电二极管区的介于蓝色光电二极管区所处深度和红色光电二极管区所处深度之间的深度处；覆盖层形成在半导体衬底的整个表面上。多个微透镜形成在覆盖层上以对应第一光电二极管区和第二光电二极管区。

Description

CMOS图像传感器及其制造方法

技术领域

本发明涉及一种互补型金属氧化物半导体(CMOS)图像传感器及其制造方法。

背景技术

一般来说，图像传感器是一种用于将光学图像转化为电信号的半导体器件。所述图像传感器粗略地分为电荷耦合器件(CCD)和CMOS图像传感器(CIS)。

所述CCD包括矩阵布置以将光学信号转化为电信号的多个光电二极管(PD)。所述CCD还包括多个竖直电荷耦合器件(VCCD)、多个水平电荷耦合器件(HCCD)以及读出放大器(sense amplifier)。所述多个VCCD在以矩阵竖直布置的多个PD之间形成，以将各PD产生的电荷沿竖直方向传送。所述多个HCCD将各VCCD传送的电荷沿水平方向传送，且该读出放大器读出沿水平方向传送的电荷以输出电信号。

然而，CCD不仅驱动方式复杂、能耗高而且需要多个光刻工艺。

此外，在CCD中难于将控制电路、信号处理电路以及模拟/数字转换器(A/D转换器)集成在CDD芯片中，所以产品难于小型化。

最近，CMOS图像传感器(CIS)成为用于克服CCD缺陷的下一代图像传感器的热点。

CIS是这样一种器件：其通过利用将控制电路和信号处理电路作为外围电路的CMOS技术，形成数量与半导体衬底上的单位像素相同的MOS晶体管，并利用所述MOS晶体管连续检测各单位像素的输出。

也就是说，所述CMOS图像传感器将光电二极管和MOS晶体管设置在单位像素中，从而以开关方式连续检测各单位像素的电信号并实现图像。

因为采用CMOS技术制造CMOS图像传感器，所以具有下列优点：能耗相对较低且由于使用相对较少的光刻工艺而使制造工艺简单。

此外，可以将控制电路、信号处理电路以及A/D转换器集成在CIS芯片中，所以产品易于小型化。

因此，CIS广泛应用于诸如数码相机和数码摄像机之类的各种领域。

同时，根据晶体管的数量，CIS被分为3T型CMOS图像传感器、4T型CMOS图像传感器、5T型CMOS图像传感器。3T型CMOS图像传感器包括一个PD和三个晶体管。4T型CMOS图像传感器包括一个PD和四个晶体管。

这里，将在下面描述4T型CIS的单位像素的布局图(layout)。

图1为普通4T型CIS的等效电路图，图2为示出普通4T型CIS的单位像素的布局图。

参见图1，4T型CIS的单位像素100包括四个晶体管Tx、Rx、Dx、Sx和一个作为光电转换部件的PD 10。

四个晶体管20、30、40以及50分别为转移晶体管、复位晶体管、驱动晶体管以及选择晶体管。在单位像素100的输出端电连接有负载晶体管60。

在图1中，FD为浮置扩散单元(floating diffusion unit)，Tx为转移晶体管20的栅极电压，Rx为复位晶体管30的栅极电压，Dx为驱动晶体管40的栅极电压，Sx为选择晶体管的栅极电压。

参见图2，在普通4T型CIS的单位像素中限定有有源区(active region)。在除所述有源区之外的其它部分上形成有器件隔离层(device isolationlayer)。在有源区的具有较大宽度的部分中形成有一个PD，在有源区的剩余部分中形成有四个交叠的晶体管的栅电极23、33、43、53。

即，通过栅电极23、33、43、53分别形成转移晶体管20、复位晶体管30、驱动晶体管40以及选择晶体管50。

这里，通过将杂质离子注入有源区的位于栅电极23、33、43、53下方之外的部分，形成所述晶体管20、30、40、50的源极/极漏区(source/drainregion)。

图3为示出普通滤色镜的拜尔图案(Bayer pattern)的平面图。

参见图3，滤色镜在第一排上按照绿(G)、蓝(B)、G和B的顺序设置。此外，滤色镜在对应于第一排的第二排上按照红(R)、G、R和G的顺序设置。

也就是说，多个G以W形布置，多个B布置在所述W形的V形内侧，且多个R布置在所述W形的V形外侧。

图4a、图4b、图4c、图4d、图4e、图4f及图4g为沿图2中I-I′剖开的剖面图，用于说明根据现有技术的CIS制造方法。

参见图4a，在高浓度P⁺⁺型半导体衬底61上进行外延工艺以形成低浓度P^-型外延层(EPI)62。

随后，在半导体衬底61中限定有源区和器件隔离区。使用浅沟槽隔离(shallow trench isolation，简写为STI)工艺或者局部硅氧化(local oxidation ofsilicon，简写为LOCOS)工艺在所述器件隔离区中形成器件隔离层63。

而且，在其内已经形成器件隔离层63的外延层62的整个表面上依次沉积栅极绝缘层64和导电层(例如高浓度多晶硅层)。选择性地将所述导电层和所述栅极绝缘层去除，以形成栅电极65。

参见图4b，在半导体衬底61的整个表面上涂布第一光致抗蚀剂层66，且采用曝光和显影工艺图案化第一光致抗蚀剂层66以露出多个B、G和R的各PD区。

并且，利用图案化的第一光致抗蚀剂层66作为掩模，通过将低浓度N^-型杂质离子注入外延层62中而形成多个蓝、绿和红PD区67。

各PD区67用作复位晶体管(图1和图2中的Rx)的源极区(sourceregion)。

同时，在各PD区67和低浓度P型外延层62之间施加反偏压，以产生耗尽层。当复位晶体管截止时，通过接收来自于PD区的光而产生的电子减小了驱动晶体管的电势。在复位晶体管导通之后，从复位晶体管截止的时刻起，所述电子一直使电势减小，从而产生电压差。这种电压差用于处理信号并使图像传感器运行。

这里，多个PD区67均形成在约2μm-3μm的相同深度处。

也就是说，通过利用相同的离子注入能量注入杂质离子，使多个PD区67形成在相同的深度处。

参见图4c，通过完全去除第一光致抗蚀剂层66、在半导体衬底61的整个表面上沉积绝缘层以及在所述绝缘层上进行回蚀(etch-back)工艺，以在栅电极65的两侧部分上形成侧壁绝缘层68。

接着，在半导体衬底61的整个表面上涂布第二光致抗蚀剂层69，并利用曝光和显影工艺图案化第二光致抗蚀剂层69以覆盖晶体管的PD区和源极/漏极区。

此外，通过利用图案化的第二光致抗蚀剂层69作为掩模，将高浓度N⁺型杂质离子注入露出的源极/漏极区以形成N⁺型扩散区70。

参见图4d，去除第二光致抗蚀剂层69，在半导体衬底61的整个表面上涂布第三光致抗蚀剂层71，并利用曝光和显影工艺图案化该第三光致抗蚀剂层71以露出各PD区。

接着，通过将P⁰型杂质离子注入PD区67以在半导体衬底61的表面中形成P⁰扩散区72，其中所述PD区67中已经通过采用图案化的第三光致抗蚀剂层71作为掩模而形成有N^-型扩散区。

在此，P⁰型扩散区72形成为具有0.1μm或者更小的厚度。

参见图4e，去除第三光致抗蚀剂层71，在半导体衬底61上进行热处理工艺以使各杂质扩散区扩散。

接着，在半导体衬底61的整个表面上形成层间绝缘层73。通过在层间绝缘层73上沉积金属层并选择性地图案化所述金属层来形成各种金属线(未示出)。

同时，层间绝缘层73和金属线能够形成在多个层中。

此外，在层间绝缘层73上形成有第一覆盖层74。

参见图4f，通过将蓝色、红色以及绿色光致抗蚀剂层涂布在第一覆盖层74上，且在所述光致抗蚀剂层上进行曝光和显影工艺，来形成包括多个滤色镜的滤色层75。该滤色层的所述滤色镜过滤各波段的光。

因此，因为通过不同的光刻工艺形成各滤光镜，所以这些滤光镜分别具有不同的高度差。

参见图4g，在包括滤色层75的半导体衬底61的整个表面上形成第二覆盖层76，其中已经对该滤色层75进行了平坦化工艺。之后，在第二覆盖层76上涂布用于形成微透镜的材料层，以及利用曝光和显影工艺图案化该材料层以形成多个微透镜的图案。

接着，通过在所述微透镜图案上进行回流工艺来形成多个微透镜77。

然而，上述根据现有技术的CIS制造方法具有下述的问题。

即，因为蓝色、绿色以及红色PD形成在相同的深度处，其中蓝色、绿色以及红色为原色。与硅的晶格结构相关联，由于蓝色、绿色以及红色波长存在差异，所述原色从硅衬底表面向对应于R、B和G的各PD的穿透深度存在很大的差异。具体而言，对于蓝色和红色像素来说，所述PD不能有效工作，这就降低了图像传感器的性能。

发明内容

因此，本发明旨在提供一种CIS及其制造方法，其基本上克服了由于现有技术的缺陷或者限制而导致的一个或者多个问题。

本发明的目的是提供一种CIS及其制造方法，其能够通过兼顾由于原色的波长差异导致在硅晶格结构的穿透深度上的差异来形成光电二极管，以提高图像传感器的性能。

本发明的附加优点、目的和特征将在随后的说明书中加以阐述，对于本领域的技术人员而言，在研究了以下内容之后，其部分内容将会变得清楚，或者可以通过本发明的实施得以领悟。通过所撰写的说明书和本发明的权利要求书以及附图中所具体指出的结构，可以实现和获得本发明的这些和其它的优点。

为实现这些和其它优点并根据本发明的目的，如在此具体实施和广泛描述的，本发明提供了一种互补型金属氧化物半导体图像传感器，包括：半导体衬底，其限定为第一光电二极管区、第二光电二极管区以及晶体管区；蓝色光电二极管区，其形成在所述第一光电二极管区中的预定深度处；红色光电二极管区，其形成在所述第一光电二极管区中的比所述蓝色光电二极管区所处的深度更深的深度处，所述红色光电二极管区与所述蓝色光电二极管区以预定间隔隔开；绿色光电二极管区，其形成在所述第二光电二极管区中的介于所述蓝色光电二极管区所处的深度和所述红色光电二极管区所处的深度之间的深度处；覆盖层，其形成在所述半导体衬底的整个表面上；以及多个微透镜，形成在所述覆盖层上以对应于所述第一光电二极管区和所述第二光电二极管区。

应当理解的是，上述概括说明和下面的详细说明为示意性的和解释性的，且旨在提供对所请求覆盖的发明进行进一步说明。

附图说明

附图提供了对本发明的进一步理解且被并入本说明书中构成本说明书的一部分，所述附图示出了本发明的实施例并与说明书一起用于解释本发明的原理。在所述附图中：

图1为普通4T型CIS的等效电路图；

图2为示出普通4T型CIS的单位像素的布局图；

图3为示出普通滤色镜的拜尔图案的平面图；

图4a、图4b、图4c、图4d、图4e、图4f以及图4g为沿图2中I-I′剖开的剖面图，用于说明根据现有技术的CIS制造方法；

图5为示出根据本发明的CIS中滤色镜的拜尔图案的平面图；

图6为根据本发明的CIS的剖面图；以及

图7a、图7b、图7c、图7d、图7e、图7f、图7g以及图7h为说明根据本发明的CIS制造方法的剖面图。

具体实施方型

现在将详细说明本发明的优选实施例，其示例在所述附图中示出。

图5为示出根据本发明的CIS中滤色镜的拜尔图案的平面图。

参见图5，通过使蓝色像素和红色像素彼此共享并使蓝色像素和红色像素形成为大于绿色像素，使所述CIS提供了一种拜尔图案。

即，通过使所述PD区形成在两个不同的深度处，以使蓝色和红色共享一个像素的PD区。

图6为根据本发明的CIS的剖面图。

参见图6，所述CIS包括：第一导电型(P^-型)外延层102，其形成于第一导电型(P⁺⁺型)半导体衬底101的表面上；器件隔离层103，其形成在半导体衬底101的器件隔离区中；栅电极105，其形成在器件隔离层103所限定的半导体衬底101的有源区中，且在栅电极105和器件隔离层103之间设置有栅极绝缘层104；第二导电型(N^-型)蓝色PD区107a，其形成在外延层102的位于栅电极105一侧的表面中约0.3μm-0.5μm的深度处；第二导电型(N^-型)红色PD区107b，其形成在外延层102的形成蓝色PD区107a的部分中的、比蓝色PD区107a所处深度更深的约4.0μm-5.0μm的深度处；第二导电型(N^-型)绿色PD区107c，其形成在外延层102的表面中约1.5μm-3.0μm的深度处且与蓝色PD区107a相距恒定距离；第一导电型(P⁰型)杂质区113，其形成在蓝色PD区107a的表面中0.1μm或者更小的深度处；绝缘层侧壁109，其形成在栅电极105的两侧部分；第二导电型(N⁺型)杂质区111，其形成在外延层102的位于栅电极105另一侧的表面中；层间绝缘层114和覆盖层115，依次形成在半导体衬底101的整个表面上；以及多个微透镜116，其形成在覆盖层115上以对应于蓝色及红色PD区107a和107b、以及绿色PD区107c。

此外，外延层102具有4μm-7μm的厚度。

图7a、图7b、图7c、图7d、图7e、图7f、图7g以及图7h为说明根据本发明的CIS制造方法的剖面图。

参见图7a，在高浓度(P⁺⁺型)单晶硅半导体衬底101上形成低浓度第一导电型(P^-型)外延层102。

这里，外延层102旨在用于在光电二极管中形成大而深的耗尽区，以增加低电压光电二极管收集光电荷的能力和提高感光性。

同时，半导体衬底101可包括在N型衬底上形成的P型外延层。

这里，P^-型外延层102形成为具有4μm-7μm的厚度。

接着，为了器件之间的隔离，在已形成外延层102的半导体衬底101中形成器件隔离层103。

尽管未示出，现在将说明形成器件隔离层103的方法。

首先，在半导体衬底上依次形成焊盘氧化物层、焊盘氮化物层以及正硅酸四乙脂(TEOS)氧化物层。在所述TEOS氧化物层上形成光致抗蚀剂层。

接着，利用限定有源区和器件隔离区的掩模，通过进行曝光和显影工艺图案化所述光致抗蚀剂层。此时，位于器件隔离区的部分光致抗蚀剂层被去除。

而且，利用图案化的光致抗蚀剂层作为掩模，选择性地去除位于器件隔离层上的该焊盘氧化物层、该焊盘氮化物层以及所述TEOS氧化物层。

接着，利用所述图案化的焊盘氧化物层、焊盘氮化物层以及TEOS氧化物层作为掩模，将半导体衬底的位于器件隔离区的部分蚀刻至预定深度以形成沟槽。并且，将所述光致抗蚀剂层全部去除。

接着，在其内已经形成有所述沟槽的衬底的整个表面上形成浅厚度的牺牲氧化物层(sacrifice oxide layer)。在所述衬底上形成O₃TEOS层以填充所述沟槽。这里，在所述沟槽的侧壁上也形成牺牲氧化物层，且在约1000℃或者以上的温度下形成所述O₃TEOS层。

接着，在半导体衬底的整个表面上进行化学机械抛光(CMP)以去除O₃TEOS层，以使O₃TEOS层仅留在所述沟槽中，从而器件隔离层103形成在沟槽内。接着，将焊盘氧化物层、焊盘氮化物层以及TEOS氧化物层去除。

并且，在此之后，在已形成器件隔离层103的外延层102的整个表面上依次沉积栅极绝缘层104和导电层(例如高浓度多晶硅层)。

这里，可采用热氧化或者化学气相沉积(CVD)形成栅极绝缘层104。

然后，选择性地去除栅极绝缘层104和该导电层以形成栅电极105。

参见图7b，在半导体衬底101的整个表面上涂布第一光致抗蚀剂层106，并利用曝光和显影工艺图案化该第一光致抗蚀剂层106以露出蓝色PD区和红色PD区。

并且，利用图案化的第一光致抗蚀剂层106作为掩模，通过将低浓度第二导电型(N^-型)杂质离子注入外延层102中，以形成绿色PD区107c。

这里，绿色PD区107c形成在距离半导体衬底101的表面约0.3μm-0.5μm的深度处。

参见图7c，利用图案化的第一光致抗蚀剂层106作为掩模，通过将低浓度第二导电型(N^-型)杂质离子注入外延层102中，以形成红色PD区107b。

这里，红色PD区107b形成在距离半导体衬底101的表面约4μm-5μm的深度处。

同时，所述蓝色PD区107a和所述红色PD区107b是利用相同的掩模和不同的离子注入能量来形成的。

此外，在首先形成所述红色PD区107b之后，能够利用较低离子注入能量来形成所述蓝色PD区107a。

参见图7d，在完全去除第一光致抗蚀剂层106之后，在半导体衬底101的整个表面上涂布第二光致抗蚀剂层108，并利用曝光和显影工艺图案化该第二光致抗蚀剂层108以露出绿色PD区107c。

而且，所述绿色PD区107c是通过使用图案化的第二光致抗蚀剂层108作为掩模将低浓度第二导电型(N^-型)杂质离子注入外延层102中来形成的。

这里，所述绿色PD区107c形成为距离半导体衬底101的表面约1.5μm-3.0μm的深度处。

同时，通过控制离子注入能量，在所述绿色PD区107c和半导体衬底101之间的间距尺寸形成为0.5μm-1.0μm。

参见图7e，在完全去除第二光致抗蚀剂层108之后，在半导体衬底101的整个表面上沉积绝缘层，并进行回蚀工艺以在栅电极105的两侧部分上形成侧壁绝缘层109。

接着，在包括已经形成的侧壁绝缘层109的半导体衬底101的整个表面上涂布第三光致抗蚀剂层110。利用曝光和显影工艺图案化第三光致抗蚀剂层110，以覆盖各PD区并露出各晶体管的源极/漏极区。

并且，利用图案化的第三光致抗蚀剂层110作为掩模，通过将高浓度N⁺型杂质离子注入露出的源极/漏极区来形成N⁺扩散区111。

参见图7f，在将第三光致抗蚀剂层110去除之后，在半导体衬底101的整个表面上涂布第四光致抗蚀剂层112，并利用曝光和显影工艺图案化该第四光致抗蚀剂层112以露出绿色PD区107c。

接着，利用图案化的第四光致抗蚀剂层112作为掩模，通过将第一导电型(P⁰型)杂质离子注入已形成有蓝色PD区107a的外延层102中来形成P⁰型扩散区113。

这里，第一P⁰型扩散区113形成在0.1μm或者更小的深度处。

参见图7g，将第四光致抗蚀剂层112去除并在半导体衬底上进行热处理工艺以使各杂质扩散区扩散。

接着，在半导体衬底101的整个表面上形成层间绝缘层114。通过在层间绝缘层114上沉积金属层且选择性地图案化所述金属层来形成各种金属线(未示出)。

同时，该层间绝缘层114和所述金属线可以形成在多个层中。

此外，在层间绝缘层114上形成覆盖层115。

参见图7h，在覆盖层115上涂布用于形成微透镜的材料层，并利用曝光和显影工艺图案化所述材料层以形成多个微透镜图案。

接着，通过在150℃-200℃温度范围内在所述微透镜图案上进行回流工艺以形成多个微透镜。

即，所述微透镜图案是通过在覆盖层115上涂布用于形成微透镜的材料层、并利用曝光和显影工艺图案化所述材料层来形成的。

这里，用于形成所述微透镜的材料层可为抗蚀剂层或者诸如TEOS之类的氧化物层。

这里，所述回流工艺可利用加热板或加热炉来进行。此时，微透镜116的曲率根据收缩和加热方法而变化。微透镜根据曲率具有不同的聚光效率。

接着，在微透镜116上照射紫外线而使其固化。这里，通过将紫外线照射在微透镜116上且固化微透镜116，使微透镜116能够保持最佳的曲率半径。

如上所述，CIS及其制造方法具有下述的效果。

即，考虑到蓝光、绿光和红光的波长对半导体衬底具有不同的穿透深度，高势阱仅形成在预定区域中。因此，通过使相关的光能产生光电子，无需形成单独滤色镜的工序。所以能够实现工序简化和成本降低。此外，可以防止在光能经过滤色层时光吸收率降低，所以能够提高光敏性。

对于本领域技术人员来说显而易见的是，可以对本发明进行各种修改和变化。因此，只要落入所附权利要求书的保护范围及其等同保护范围，本发明就应当覆盖这些修变和变化。

Claims (14)

1.一种互补型金属氧化物半导体图像传感器，包括：

半导体衬底，其限定为第一光电二极管区、第二光电二极管区以及晶体管区；

蓝色光电二极管区，其形成在所述第一光电二极管区的预定深度处；

红色光电二极管区，其形成在所述第一光电二极管区的、比所述蓝色光电二极管区所处的深度更深的深度处，所述红色光电二极管区与所述蓝色光电二极管区以预定间隔隔开；

绿色光电二极管区，其形成在所述第二光电二极管区的介于所述蓝色光电二极管区所处的深度和所述红色光电二极管区所处的深度之间的深度处；

覆盖层，其形成在所述半导体衬底的整个表面上；以及

多个微透镜，其形成在所述覆盖层上以对应于所述第一光电二极管区和所述第二光电二极管区。

2.如权利要求1所述的互补型金属氧化物半导体图像传感器，其中所述蓝色光电二极管区所处的深度为0.3μm-0.5μm。

3.如权利要求1所述的互补型金属氧化物半导体图像传感器，其中所述红色光电二极管区所处的深度为4μm-5μm。

4.如权利要求1所述的互补型金属氧化物半导体图像传感器，其中所述绿色光电二极管区所处的深度为1.5μm-3.0μm。

5.如权利要求1所述的互补型金属氧化物半导体图像传感器，其中所述互补金属氧化物半导体图像传感器还包括杂质区，所述杂质区的导电类型与所述蓝色发光二极管区的导电类型相反，且所述杂质区形成于其内已经形成有所述蓝色光电二极管区的所述半导体衬底的表面中。

6.如权利要求5所述的互补型金属氧化物半导体图像传感器，其中所述杂质区形成在0.1μm或者更小的深度处。

7.如权利要求1所述的互补型金属氧化物半导体图像传感器，其中所述绿色光电二极管区形成为与所述半导体衬底的表面的间距为0.5μm-1.0μm。

8.一种互补型金属氧化物半导体图像传感器的制造方法，所述制造方法包括步骤：

制备半导体衬底，所述半导体衬底限定为第一光电二极管区、第二光电二极管区以及晶体管区；

在所述半导体衬底的晶体管区中形成多个栅电极，所述多个栅电极之间形成为具有恒定间隔，且在所述半导体衬底和所述多个栅电极之间设置有栅极绝缘层；

将杂质离子注入所述第一光电二极管区的、位于所述栅电极一侧的部分中，以形成处于预定深度的蓝色光电二极管区；

将杂质离子注入所述第一光电二极管区的、已经形成所述蓝色光电二极管区的部分中以形成红色光电二极管区，并使所述红色光电二极管区所处的深度比所述蓝色光电二极管区所处的深度更深；

将杂质离子注入所述第二光电二极管区的一部分中以形成绿色光电二极管区，并使所述绿色光电二极管区所处的深度介于所述蓝色光电二极管区所处的深度和所述红色光电二极管区所处的深度之间；

在所述晶体管区的位于所述栅电极的另一侧的部分中形成源极/漏极杂质区；

在所述半导体衬底的整个表面上依次形成层间绝缘层和覆盖层；以及

在所述覆盖层上形成多个微透镜，以使所述微透镜对应于所述蓝色和红色光电二极管区以及所述绿色光电二极管区。

9.如权利要求8所述的制造方法，其中所述蓝色光电二极管区形成在0.3μm-0.5μm的深度处。

10.如权利要求8所述的制造方法，其中所述红色光电二极管区形成在4μm-5μm的深度处。

11.如权利要求8所述的制造方法，其中所述绿色光电二极管区形成在1.5μm-3.0μm的深度处。

12.如权利要求8所述的制造方法，其中所述制造方法还包括形成杂质区的步骤，所述杂质区的导电类型与所述蓝色光电二极管区的导电类型相反，且所述杂质区位于已经形成有所述蓝色光电二极管区的所述半导体衬底的表面中。

13.如权利要求12所述的制造方法，其中所述杂质区形成在0.1μm或者更小的深度处。

14.如权利要求8所述的制造方法，其中所述绿色光电二极管区形成为与所述半导体衬底的表面的间距为0.5μm-1.0μm。

Images