CN103700677A - 图像装置及其形成方法 - Google Patents

图像装置及其形成方法 Download PDF

Info

Publication number
CN103700677A
CN103700677A CN201310031116.7A CN201310031116A CN103700677A CN 103700677 A CN103700677 A CN 103700677A CN 201310031116 A CN201310031116 A CN 201310031116A CN 103700677 A CN103700677 A CN 103700677A
Authority
CN
China
Prior art keywords
substrate
back side
radiation treatment
image sensor
sensor apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310031116.7A
Other languages
English (en)
Other versions
CN103700677B (zh
Inventor
吴政达
焦圣杰
杜友伦
蔡嘉雄
蔡双吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103700677A publication Critical patent/CN103700677A/zh
Application granted granted Critical
Publication of CN103700677B publication Critical patent/CN103700677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Abstract

在衬底的正面中形成光电检测器。从衬底的背面减薄衬底。将多种掺杂剂从背面引入减薄衬底中。对减薄衬底中的多种掺杂剂进行退火。在减薄衬底的背面上方沉积抗反射层。在抗反射层上方形成微透镜。在上述步骤的至少一个步骤之后,实施至少一次紫外线(UV)辐射处理。本发明还提供了图像装置及其形成方法。

Description

图像装置及其形成方法
技术领域
本发明涉及图像传感器装置以及形成图像传感器装置的方法。
背景技术
图像传感器装置是诸如数码静态相机或数码摄像机的数字成像系统中的一个组成部件。图像传感器装置包括检测光以及记录检测光的强度(亮度)的像素阵列(或网格)。像素阵列通过累积电荷响应光(例如,光越多,电荷越多)。然后,累积电荷用于(例如,通过其他电路)提供诸如数码相机的合适应用所使用的颜色或亮度信号。一种类型的图像传感器装置是背照式(BSI)图像传感器装置。BSI图像传感器装置用于感应投射到衬底(其支撑BSI图像传感器装置的图像传感器电路)背面上的光的数量。像素网格位于衬底的正面处,衬底足够薄使得投射到衬底背面上的光能够到达像素网格。与前照式(FSI)图像传感器装置相比,BSI图像传感器装置提供减小的相消干涉。
集成电路(IC)技术正在不断地改进。这种改进通常涉及器件的几何尺寸的规模缩小,以获得更低的制造成本、更高的器件集成密度、更高的速度以及更好的性能。随着由于减小几何尺寸所实现的这些优点,直接针对图像传感器装置进行改进。
由于器件规模缩小,正在不断地进行图像传感器装置技术的改进以进一步提高图像传感器装置的图像质量。虽然现有的图像传感器装置以及制造图像传感器装置的方法通常足以用于它们的预期目的,随着器件规模的不断缩小,它们不能在所有方面完全令人满意。
发明内容
为了解决现有技术中所存在的缺陷,根据本发明的一方面,提供了一种形成图像传感器装置的方法,所述方法包括:a.在衬底的正面中形成光电检测器;b.从所述衬底的背面减薄所述衬底;c.从所述背面将掺杂剂引入减薄的衬底中;d.对所述减薄的衬底进行退火;e.在所述减薄的衬底的背面上方沉积抗反射层;f.在所述抗反射层上方形成微透镜;以及g.在步骤b、c、d、e或f中的至少一个步骤之后实施至少一次紫外线(UV)辐射处理。
在该方法中,以约200nm至约410nm的范围内的波长实施所述至少一次UV辐射处理。
在该方法中,实施所述至少一次UV辐射处理一次以上。
在该方法中,在步骤f之后仅实施所述至少一次UV辐射处理一次。
在该方法中,以约3焦耳至约150焦耳的范围内的操作能量实施所述至少一次UV辐射处理。
在该方法中,引入步骤c包括将p型掺杂剂注入所述衬底中。
在该方法中,所述p型掺杂剂包括硼、镓或铟。
该方法进一步包括:形成围绕所述光电检测器的隔离阱。
该方法进一步包括:形成围绕所述光电检测器的掺杂隔离部件。
根据本发明的另一方面,提供了一种形成图像传感器装置的方法,所述方法包括:在衬底的正面中形成光电检测器;从所述衬底的背面减薄所述衬底;从所述背面将掺杂剂引入所述衬底中;在引入所述掺杂剂之后实施紫外线(UV)辐射处理;对所述衬底进行退火;在所述衬底的所述背面上方沉积抗反射层;在所述抗反射层上方形成微透镜。
在该方法中,以约200nm至约410nm的范围内的波长实施所述UV辐射处理。
在该方法中,以约3焦耳至约150焦耳的范围内的操作能量实施所述UV辐射处理。
在该方法中,以约35mV/cm2至约70mV/cm2的范围内的操作强度实施所述UV辐射处理。
在该方法中,所述掺杂剂具有与所述衬底相同的导电类型。
该方法进一步包括:形成围绕所述光电检测器的掺杂隔离部件。
该方法进一步包括在所述抗反射层和所述微透镜之间形成滤色器。
根据本发明的又一方面,提供了一种形成图像传感器装置的方法,所述方法包括:a.在衬底的正面中形成光电检测器;b.从所述衬底的背面抛光所述衬底;c.从所述背面将p型掺杂剂引入抛光的衬底中;d.对所述抛光的衬底进行激光退火;e.在所述激光退火之后在所述抛光的衬底上方沉积抗反射层;f.在所述抗反射层上方形成滤色器,所述滤色器与所述光电检测器基本对准;g.在所述抗反射层上方形成微透镜;以及h.在步骤b、c、d、e、f或g中的至少一个步骤之后实施至少一次紫外线(UV)辐射处理。
在该方法中,以约200nm至约410nm范围内的波长实施所述至少一次UV辐射处理。
在该方法中,实施所述至少一次UV辐射处理一次以上。
在该方法中,在步骤c和g之后都实施所述至少一次UV辐射处理。
附图说明
根据下面详细的描述和附图可以理解本发明的方面。应该强调的是,根据工业中的标准实践,各种部件没有被按比例绘制。实际上,为了清楚的讨论,各种部件的尺寸可以被任意增加或减少。
图1是根据本发明的各个实施例的图像传感器装置的俯视图;
图2是图1的图像传感器装置中的像素区的放大俯视图;
图3是根据本发明的一个或多个实施例形成图像传感器装置的方法的流程图;以及
图4A至图4F是根据图3的方法的各个实施例处于各种制造阶段的图2中的图像传感器装置的截面图。
具体实施方式
据了解为了实施本发明的不同部件,以下发明内容提供了许多不同的实施例或实例。以下描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。再者,以下描述中第一部件形成在第二部件上可以包括其中以直接接触的方式形成第一部件和第二部件的实施例,并且也可以包括其中额外的部件形成为介于第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外,引用诸如“顶部”、“前面”、“底部”以及“背面”的空间相对位置术语以提供元件之间的空间相对位置关系并且并不打算暗示任何绝对方向。为了简明和清楚,可以任意地以不同的尺寸绘制各种部件。
图1是根据本发明的各个方面的图像传感器装置100的俯视图。在所述的实施例中,图像传感器装置是背照式(BSI)图像传感器装置。图像传感器装置100包括像素区101的阵列。每个像素区101都被布置成列(例如,C1至Cx)和行(例如,R1至Ry)。术语“像素区”指的是包含部件(例如,光电检测器和各种电路)的单位单元,部件可以包括将电磁辐射转换为电信号的各种半导体器件。像素区101中的光电检测器可以包括光电二极管、互补金属氧化物半导体(CMOS)图像传感器、电荷耦合器件(CCD)传感器、有源传感器、无源传感器和/或其他传感器。可以设计具有各种传感器类型的像素区101。例如,一组像素区101可以是CMOS图像传感器而另一组像素区101可以是无源传感器。在所述的实施例中,每个像素区101都可以包括为记录光(辐射)的强度或亮度的光电检测器,如光栅型光电检测器。每个像素区101都可以包括各种半导体器件,诸如包括传输晶体管、复位晶体管、源极跟随器晶体管、选择晶体管、一些其他合适的晶体管或它们的组合的各种晶体管。其他电路、输入电路和/或输出电路可以位于图像传感器装置100的外围区中。在外围区的那些电路、输入电路和/或输出电路耦合至像素区101以提供像素区101的操作环境并支持外部与像素区101的通信。为了简明,在本发明中描述包括单个像素区的图像传感器装置;然而,通常这种像素区的阵列可以形成图1所示的图像传感器装置100。
图2是位于衬底(未在图2中示出)正面上的图像传感器装置100中的像素区101的放大俯视图。像素区101指的是包含至少一个光电检测器106和将电磁辐射转换为电信号的各种电路的单位单元。在所述的实施例中,光电检测器106包括为记录光(辐射)的强度或亮度的光电二极管。像素区101可以包含包括传输晶体管110、复位晶体管112、源极跟随器晶体管114、选择晶体管116、其他合适的晶体管或它们的组合的各种晶体管。像素区101也可以包括衬底中的各种掺杂区,例如,掺杂区113、115以及117。掺杂区113、115以及117被配置为前面提到的晶体管的源极/漏极区。掺杂区117也被称为浮置扩散区117。浮置扩散区117位于传输晶体管110和复位晶体管112之间,并且是传输晶体管110和复位晶体管112的一个源极/漏极区。导电部件132与源极跟随器晶体管114的栅叠层的一部分重叠并连接至浮置扩散区117。图像传感器装置100也包括形成在衬底中的各种隔离部件108以隔离衬底的各个区域来防止各种区域之间的泄漏电流。在一些实施例中,隔离部件包括通过浅沟槽隔离(STI)技术形成的介电隔离部件。在某些实施例中,隔离部件可以包括通过注入技术所形成的掺杂隔离部件。在所述的实施例中,隔离部件108形成在像素区101中以隔离光电检测器106、传输晶体管110、复位晶体管112、源极跟随器晶体管114和选择晶体管116。图像传感器装置100进一步包括设置在衬底的背面上方的滤色器(未示出)和透镜(未示出)。滤色器和透镜与光电检测器106对齐。
根据一个或多个实施例,在图像传感器装置100的操作过程中,图像传感器装置100被设计成接收朝向衬底背面传送的辐射。设置在衬底背面上方的透镜将入射辐射引导至衬底中的相应的光电检测器106。入射辐射生成电子空穴对。当暴露在入射辐射中时,光电检测器106通过累积电子响应入射辐射。空穴被衬底背面上方的掺杂层捕获以防止电子和空穴再结合。当传输晶体管110导通时,电子从光电检测器106传输至浮置扩散区117。通过导电部件132的连接,源极跟随器晶体管114可以将来自浮置扩散区117的电子转换成电压信号。选择晶体管116可以允许通过读出电子器件读取像素阵列的单行。复位晶体管112用作重置浮置扩散区117的开关。当复位晶体管112导通时,浮置扩散区117有效连接至清除所有累积电子的电源。
图3是根据本发明的一个或多个实施例形成图像传感器装置的方法300的流程图。方法300的流程图从操作301开始,其中,衬底具有正面和背面,在衬底的像素区内的正面中形成光电检测器。在至少一个实施例中,在像素区中形成光电检测器包括沿着衬底的正面形成感光区域以及在衬底的正面处形成与感光区域重叠的掺杂固定层。感光区域的形成可以包括从衬底的正面引入第一导电类型的掺杂剂。掺杂固定层的形成可以包括将与第一导电类型相反的第二导电类型的掺杂剂从正面引入感光区域中。接下来,方法300继续至操作302,其中,从衬底的背面减薄衬底。在至少一个实施例中,将诸如化学机械抛光(CMP)工艺的平坦化工艺应用于衬底的背面以减小衬底的厚度。方法300继续至操作310,其中,在减薄的衬底背面上方(任选地)实施紫外线(UV)辐射处理。在一些实施例中,UV辐射处理的波长在约200nm至约410nm的范围内。UV辐射处理的操作能量在约3焦耳(J)至约150J的范围内、操作强度在约35mV/cm2至约70mV/cm2的范围内、以及的操作温度在约50℃至约120℃的范围内。
方法300继续至操作303,其中,掺杂剂从背面引入减薄衬底中。在一些实施例中,掺杂剂从背面注入减薄衬底中。作为掺杂固定层的掺杂剂具有第二导电类型。在某些实施例中,在操作303之后,(任选地)实施UV辐射处理(操作310)。方法300继续至操作304,其中,在减薄衬底上方实施退火工艺。在某些实施例中,在操作304之后,(任选地)实施UV辐射处理(操作310)。方法300继续至操作305,其中,在减薄衬底的背面上方形成抗反射层。在某些实施例中,在操作305之后,(任选地)实施UV辐射处理(操作310)。方法300继续至操作306,其中,在抗反射层上方形成微透镜。在某些实施例中,在操作306之后,(任选地)实施UV辐射处理(操作310)。此外,应该理解,在方法300之前、期间以及之后可以提供额外的步骤。例如,方法300可以进一步包括在操作306之后形成焊料凸块或铜凸块以完成图像传感器装置的形成。
在方法300的工艺过程中,可以在衬底的背面上累积正电荷。正电荷可以穿透光电检测器附近的衬底。在电子到达光电检测器之前,正电荷吸引源于入射辐射的电子空穴对中的电子。可能生成暗电流(当在图像传感器装置上没有入射光时,在图像传感器装置中流动的电流)和白色像素(过量的电流泄漏导致来自像素的不正常的高信号)。通过应用UV辐射处理(操作310),通过从UV辐射获得越过能量势垒的足够能量,正电荷被释放以用于电子激发。UV辐射处理(操作310)可以释放正电荷并在衬底的背面上方生成负电荷。负电荷从入射辐射吸引的电子空穴对中的空穴以防止电子和空穴的再结合。更多的电子通过光电检测器被收集并且转换成电压信号。因此,减小了暗电流或白色像素现象。因此提高了器件性能。
根据本发明的一个或多个实施例,方法300包括在操作302、303、304、305或306中的至少一个操作之后,实施至少一次UV辐射处理(操作310)。在某些实施例中,在从背面向减薄衬底引入多种掺杂剂(操作303)之后,方法300实施一次UV辐射处理(操作310),而在操作302、304至306之后实施UV辐射处理是任选的。在一些实施例中,方法300包括多于一次的UV辐射处理(操作310)。在至少一个实施例中,在操作303和306之后,方法300都实施UV辐射处理(操作310)。注意,虽然仅示出了单次UV辐射处理操作310,但是可以被实施多次的UV辐射处理在本发明的预期范围内,在图3所示的方法的不同阶段处可以采用不同的辐射处理操作310(即,具有不同工艺参数,诸如不同波长、不同能量、不同操作强度或操作温度等)。
图4A至图4F是根据图3的方法的各个实施例处于各个不同的制造阶段的图像传感器装置100的像素区101和外围区102的截面图。为了更好地理解本发明的发明理念,简化各个附图。
再次参考图3,方法300从操作301开始,其中,光电检测器形成在衬底的正面中。
图4A是实施操作301之后的图像传感器装置100中的沿图2的线B-B’所截取的像素区101和外围区102的截面图。图像传感器装置100包括具有正面104A和背面104B的衬底104。在所示的实施例中,衬底104是包括硅的半导体衬底。可选地或另外地,衬底104包括另一种元素半导体,诸如锗和/或金刚石;化合物半导体,包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟;合金半导体,包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP;或者它们的组合。衬底104可以是绝缘体上半导体(SOI)。衬底104可以根据设计要求(例如,p型衬底或n型衬底)具有各种掺杂结构。在一些实施例中,p型指的是在半导体材料中制造空穴作为多数电荷载流子,而n型指的是在半导体材料中制造电子作为多数电荷载流子。在所述的实施例中,衬底104是p型衬底。衬底104掺杂的p型掺杂剂包括硼、镓、铟、其他合适的p型掺杂剂或它们的组合。
像素区101包括紧邻衬底正面104A形成的至少一个的光电检测器106。至少一个的光电检测器106(诸如光电二极管)包括感光区域106A和掺杂固定层106B。感光区域106A的形成可以包括从衬底104的正面104A引入第一导电类型的掺杂剂。在所述的实施例中,感光区域106A是n型掺杂区。可以在感光区域106A上实施注入工艺,n型掺杂剂进入到衬底104中。n型掺杂剂可以包括磷、砷、其他合适的n型掺杂剂或它们的组合。掺杂固定层106B在衬底104的正面104A处与感光区域106A重叠。掺杂固定层106B的形成可以包括引入第二导电类型的掺杂剂,该第二导电类型的掺杂剂与从正面104A进入感光区域106A的第一导电类型的掺杂剂相反。在所述的实施例中,掺杂固定层106B是p型注入层。可以在掺杂固定层106B上方实施注入工艺,其中,p型掺杂剂进入到衬底104中。p型掺杂剂可以包括硼、镓、铟、其他合适的p型掺杂剂或它们的组合。
像素区101进一步包括各种晶体管,诸如传输晶体管110(示出在图2中)、复位晶体管112(示出在图2中)、源极跟随器晶体管114和选择晶体管116(示出在图2中)。每个晶体管都具有设置在衬底104的正面104A上方的相应的栅叠层。每个晶体管的栅叠层都包括栅极介电层和栅电极层。通过包括沉积、光刻图案化和蚀刻工艺的合适工艺来形成栅叠层。栅极介电层包括诸如氧化硅、高k介电材料、其他介电材料或它们的组合的介电材料。高k介电材料的实例包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化锆、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金或者它们的组合。栅电极层包括多晶硅和/或金属,其中,金属包括Al、Cu、Ti、Ta、W、Mo、TaN、NiSi、CoSi、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN或它们的组合。
在一些实施例中,像素区102包括位于每个晶体管的栅叠层下方的隔离阱109。隔离阱109的顶面位于正面104A之下的距离W1处。距离W1在约
Figure BDA00002781345100091
至约
Figure BDA00002781345100092
的范围内。隔离阱109具有与感光区域106A的第一导电类型相反的第二导电类型。在所述的实施例中,隔离阱109是通过光刻图案化和注入工艺形成的p型掺杂区。隔离阱109围绕光电检测器106的感光区域106A。
外围区102可以包括耦合至像素区101的读出电路和/或控制电路以提供像素区101的操作环境。在所述的实施例中,示出了PMOS晶体管122和NMOS晶体管124。PMOS晶体管122包括栅叠层122A和形成在n型阱122C中的具有p型导电型的源极/漏极区122B。NMOS晶体管124包括栅叠层124A和形成在p型阱124C中的具有n型导电型的源极/漏极区124B。
图像传感器装置100进一步包括形成在像素区101的衬底104中的多个隔离部件108和形成在外围区102的衬底104中的多个介电隔离部件126。隔离部件108和介电隔离部件126隔离衬底104的各种区域以防止各种区域之间的泄漏电流。在所述的实施例中,隔离部件108和介电隔离部件126隔离PMOS晶体管122和NMOS晶体管124、光电检测器106、传输晶体管110(示出在图2中)、复位晶体管112(示出在图2中)、源极跟随器晶体管114和选择晶体管116(示出在图2中)。
外围区102中的介电隔离部件126包括氧化硅、氮化硅、氮氧化硅、其他绝缘材料或它们的组合。每个介电隔离部件126都从正面104A延伸到衬底104中。介电隔离部件126的形成包括光刻工艺、从正面104A在衬底104中蚀刻沟槽的蚀刻工艺以及用介电材料填充沟槽的沉积工艺(例如,通过使用化学汽相沉积工艺)。
在一些实施例中,像素区101中的隔离部件108包括通过与形成介电隔离部件126的技术类似的浅沟槽隔离(STI)技术形成的介电隔离部件108。在某些实施例中,像素区101中的隔离部件108可以包括通过注入技术形成的掺杂隔离部件108。每个隔离部件108都从正面104A延伸到衬底104中。与隔离阱109一样,掺杂隔离部件108具有第二导电类型。掺杂隔离部件108和隔离阱109围绕光电检测器106的感光区域106A以防止光电检测器106和其他区域之间的水平泄漏路径。在所述的实施例中,掺杂隔离部件108是p型掺杂区。掺杂隔离部件108的p型掺杂剂包括硼(B)、BF2、镓、铟、其他合适的p型掺杂剂或它们的组合。
图像传感器装置100进一步包括设置在衬底104的正面104A上方(包括在光电检测器106上方)的多层互连件(MLI)128。MLI128耦合至图像传感器装置100的各种部件,例如光电检测器106,使得图像传感器装置100的各种部件可操作地适当地响应照明光(成像辐射)。MLI128包括各种导电部件130和132,其可以是诸如接触件和/或通孔130的垂直互连件130,以及诸如导线132的水平互连件132。各种导电部件130和132包括导电材料,诸如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物或它们的组合。
MLI128的各种导电部件130和132介于层间介电(ILD)层134中。ILD层134可以包括二氧化硅、氮化硅、氮氧化硅、TEOS氧化物、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、掺氟硅玻璃(FSG)、掺碳氧化硅、Black
Figure BDA00002781345100101
(来自California的Applied Materials of Santa Clara)、非晶氟化碳、聚酰亚胺或它们的组合。ILD层134可以具有多层结构。
图像传感器装置100可以进一步包括设置在衬底104的正面104A上方的载具晶圆136。在所述的实施例中,载具晶圆136接合至MLI128。载具晶圆136包括硅或玻璃。载具晶圆136可以提供形成在衬底104的正面104A上的各种部件(诸如光电检测器106)的保护,并可以为处理衬底104的背面104B提供机械强度和支撑。
再次参考图3,方法300继续至操作302。从衬底的背面减薄衬底。在至少一个实施例中,对衬底的背面应用平坦化工艺,诸如化学机械抛光(CMP)工艺,以减小衬底的厚度。
图4B是实施操作302之后的图像传感器装置100的截面图。在一些实施例中,衬底104从背面104B减薄至在约1μm至约4μm的范围内的厚度。可以通过研磨、抛光和/或化学蚀刻减薄衬底104。减薄的衬底104允许更多的光子从减薄衬底104的背面104C到达感光区106A。
再次参考图3,方法300继续至操作310,其中,在操作302之后任选地实施紫外线(UV)辐射处理150。
图4B也是在实施操作310时的图像传感器装置100的截面图。任选地在减薄衬底104的背面104C上方实施紫外线(UV)辐射处理150。通过应用UV辐射处理150,可以在减薄衬底104的背面104C上生成负电荷。负电荷吸引来自入射辐射的电子空穴对中的空穴以防止电子和空穴再结合。因此,减小了暗电流或白色像素现象。提高了器件性能。
在一些实施例中,UV辐射处理150的波长在约200nm至约410nm的范围内。波长超出这个范围,正电荷不能够从UV辐射获得越过用于电子激发的能量势垒的足够能量。在至少一个实施例中,UV辐射处理150的波长为约254nm。UV辐射处理150的操作能量在约3焦耳(J)至约150J的范围内、操作强度在约35mV/cm2至约70mV/cm2的范围内以及操作温度在约50℃至约120℃的范围内。
再次参考图3,方法300继续至操作303。多种掺杂剂从背面引入减薄的衬底中。
图4C是在实施操作303时的图像传感器装置100的截面图。在一些实施例中,具有与掺杂固定层106B一样的第二导电类型的多种掺杂剂160从背面104C注入到减薄衬底104中以形成掺杂层138。在所述的实施例中,掺杂层138是包括诸如硼、镓、铟、其他合适的p型掺杂剂的一种p型掺杂剂或它们的组合的p型层。在图像传感器装置100的操作过程中,朝向背面104C的光辐射生成电子空穴对。电子朝向感光区域106A移动并被转换成信号。空穴被掺杂层138捕获以防止电子和空穴的再结合。因此,增加了图像传感器装置100的量子效率。
在某些实施例中,如图4D所示,在方法300的操作303之后任选地实施紫外线(UV)辐射处理150。
再次参考图3,方法300继续至操作304。在减薄衬底实施退火工艺。在一些实施例中,实施激光退火工艺以修复由操作303的离子注入所产生的晶体缺陷并激活操作303中的掺杂剂。在某些实施例中,在方法300的操作304之后任选地实施UV辐射处理(操作310)。
再次参考图3,方法300继续至操作305,其中,在减薄衬底的背面上方形成抗反射层。
图4E是实施操作305之后的图像传感器装置100的截面图。抗反射层140沉积在减薄衬底104的背面104C上方。抗反射层140允许光通过以到达光电二极管106,同时最小化降低图像传感器装置100的效率的反射。抗反射层140可以包括介电材料,诸如氮化硅或氮氧化硅。
在某些实施例中,如图4E所示,在方法300的操作305之后任选地实施UV辐射处理150。
再次参考图3,方法300继续至操作306,其中,在抗反射层上方形成微透镜。
图4F是实施操作306之后的图像传感器装置100的截面图。滤色器142和透镜144形成在衬底104的背面104C上方。滤色器142形成在抗反射层140上方,并且与光电检测器106的感光区域106A基本对准。滤色器142被配置成使预定波长的光通过。例如,滤色器142可以通过红色波长、绿色波长或蓝色波长的可见光以到达光电检测器106。在实例中,滤色器142包括为用于滤除特定频带(例如,期望的光波长)的基于染料的(或基于颜料的)聚合物。
透镜144形成在滤色器142的上方并且与光电检测器106的感光区域106A基本上对准。透镜144可以位于具有光电检测器106和滤色器142的各种位置布局中,使得透镜144将入射辐射146聚集在光电检测器106的感光区域106A上。可选地,滤色器层142和透镜144的位置可以颠倒,使得透镜144设置在抗反射层140和滤色器142之间。
在某些实施例中,如图4F所示,在形成透镜144之后任选地实施UV辐射处理150。
在以上所述的实施例中,图像传感器装置100包括p型掺杂衬底。应该理解,上面描述的诸如感光区域106A、掺杂隔离部件108、隔离阱区109以及掺杂层138的各种部件的各种掺杂结构与具有p型掺杂衬底的图像传感器装置100的形成是一致的。可选地,图像传感器装置100可以包括n型掺杂衬底104或衬底104中的n型材料。应该理解,上面描述的各种部件的各种掺杂结构与具有n型掺杂衬底的图像传感器装置100的形成是一致的。
本发明的一个方面描述形成图像传感器装置的方法。在步骤a中,在衬底的正面中形成光电检测器。在步骤b中,从衬底的背面减薄衬底。在步骤c中,将多种掺杂剂从背面引入减薄衬底中。在步骤d中,对减薄衬底中的多种掺杂剂实施退火。在步骤e中,在减薄衬底的背面上方沉积抗反射层。在步骤f中,在抗反射层上方形成微透镜。在步骤g,在步骤b、c、d、e或f之后,实施至少一次紫外线(UV)辐射处理。
本发明的其他方面描述形成图像传感器装置的方法。在衬底的正面中形成光电检测器。从衬底的背面减薄衬底。将多种掺杂剂从背面引入减薄衬底中。在引入多种掺杂剂之后,实施紫外线(UV)辐射处理。对衬底进行退火。在减薄衬底的背面上方沉积抗反射层。在抗反射层上方形成微透镜。
本发明的又一个方面描述形成图像传感器装置的方法。在步骤a中,在衬底的正面中形成光电检测器。在步骤b中,从衬底的背面抛光衬底。在步骤c中,将p型掺杂剂从背面引入抛光后的衬底中。在步骤d中,对抛光衬底中的p型掺杂剂进行激光退火。在步骤e中,在激光退火之后,在抛光衬底上方沉积抗反射层。在步骤f中,在抗反射层上方形成滤色器。滤色器与光电检测器基本对准。在步骤g中,在抗反射层上方形成微透镜。在步骤h中,在步骤b、c、d、e、f或g之后,实施至少一次紫外线(UV)辐射处理。
尽管已经详细地描述了实施例及其优点,但应该理解,可以在不背离所附权利要求限定的本发明主旨和范围的情况下,做各种不同的改变、替换和更改。而且,本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员之一应该理解,通过本发明,现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明可以被使用。因此,所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。

Claims (10)

1.一种形成图像传感器装置的方法,所述方法包括:
a.在衬底的正面中形成光电检测器;
b.从所述衬底的背面减薄所述衬底;
c.从所述背面将掺杂剂引入减薄的衬底中;
d.对所述减薄的衬底进行退火;
e.在所述减薄的衬底的背面上方沉积抗反射层;
f.在所述抗反射层上方形成微透镜;以及
g.在步骤b、c、d、e或f中的至少一个步骤之后实施至少一次紫外线(UV)辐射处理。
2.根据权利要求1所述的方法,其中,以约200nm至约410nm的范围内的波长实施所述至少一次UV辐射处理。
3.根据权利要求1所述的方法,其中,实施所述至少一次UV辐射处理一次以上。
4.根据权利要求1所述的方法,其中,在步骤f之后仅实施所述至少一次UV辐射处理一次。
5.根据权利要求1所述的方法,其中,以约3焦耳至约150焦耳的范围内的操作能量实施所述至少一次UV辐射处理。
6.根据权利要求1所述的方法,其中,引入步骤c包括将p型掺杂剂注入所述衬底中。
7.根据权利要求6所述的方法,其中,所述p型掺杂剂包括硼、镓或铟。
8.根据权利要求1所述的方法,进一步包括:形成围绕所述光电检测器的隔离阱。
9.一种形成图像传感器装置的方法,所述方法包括:
在衬底的正面中形成光电检测器;
从所述衬底的背面减薄所述衬底;
从所述背面将掺杂剂引入所述衬底中;
在引入所述掺杂剂之后实施紫外线(UV)辐射处理;
对所述衬底进行退火;
在所述衬底的所述背面上方沉积抗反射层;
在所述抗反射层上方形成微透镜。
10.一种形成图像传感器装置的方法,所述方法包括:
a.在衬底的正面中形成光电检测器;
b.从所述衬底的背面抛光所述衬底;
c.从所述背面将p型掺杂剂引入抛光的衬底中;
d.对所述抛光的衬底进行激光退火;
e.在所述激光退火之后在所述抛光的衬底上方沉积抗反射层;
f.在所述抗反射层上方形成滤色器,所述滤色器与所述光电检测器基本对准;
g.在所述抗反射层上方形成微透镜;以及
h.在步骤b、c、d、e、f或g中的至少一个步骤之后实施至少一次紫外线(UV)辐射处理。
CN201310031116.7A 2012-09-27 2013-01-25 图像装置及其形成方法 Active CN103700677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/629,317 2012-09-27
US13/629,317 US8628990B1 (en) 2012-09-27 2012-09-27 Image device and methods of forming the same

Publications (2)

Publication Number Publication Date
CN103700677A true CN103700677A (zh) 2014-04-02
CN103700677B CN103700677B (zh) 2016-09-21

Family

ID=49886047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310031116.7A Active CN103700677B (zh) 2012-09-27 2013-01-25 图像装置及其形成方法

Country Status (3)

Country Link
US (1) US8628990B1 (zh)
CN (1) CN103700677B (zh)
TW (1) TWI523207B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867952A (zh) * 2015-04-30 2015-08-26 中国电子科技集团公司第四十四研究所 提高硅基背照式图像传感器紫外光响应的方法
CN105097856A (zh) * 2014-05-23 2015-11-25 全视科技有限公司 增强型背侧照明的近红外图像传感器
CN105514135A (zh) * 2016-01-16 2016-04-20 华东光电集成器件研究所 一种背照式图像传感器的制造方法
CN105609517A (zh) * 2016-01-16 2016-05-25 华东光电集成器件研究所 一种背照式图像传感器
CN106129074A (zh) * 2015-05-06 2016-11-16 芯视达系统公司 背照式cmos图像传感器
CN106169488A (zh) * 2015-05-22 2016-11-30 台湾积体电路制造股份有限公司 用于使用全局快门捕获的背侧照明(bsi)互补金属氧化物半导体(cmos)图像传感器的垂直转移栅极结构
CN107316878A (zh) * 2016-04-26 2017-11-03 中芯国际集成电路制造(天津)有限公司 背照式cmos图像传感器的制备方法
CN108666333A (zh) * 2018-05-02 2018-10-16 德淮半导体有限公司 减少背照式图像传感器暗电流的方法
CN112436026A (zh) * 2020-12-06 2021-03-02 联合微电子中心有限责任公司 减少背照式图像传感器暗电流的方法及其传感器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227183B (zh) * 2013-04-08 2015-08-19 上海华力微电子有限公司 一种抑制背照式cmos图像传感器电学互扰的方法
US9337225B2 (en) * 2013-09-13 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9685576B2 (en) 2014-10-03 2017-06-20 Omnivision Technologies, Inc. Back side illuminated image sensor with guard ring region reflecting structure
CN107665900B (zh) * 2017-05-31 2020-11-13 上海华力微电子有限公司 Uts图像传感器的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992321A (zh) * 2005-12-28 2007-07-04 东部电子股份有限公司 Cmos图像传感器及其制造方法
US20120175636A1 (en) * 2011-01-12 2012-07-12 Samsung Electronics Co., Ltd. Photodiode device based on wide bandgap material layer and back-side illumination (bsi) cmos image sensor and solar cell including the photodiode device
US20120193741A1 (en) * 2011-01-31 2012-08-02 Swarnal Borthakur Methods for forming backside illuminated image sensors with front side metal redistribution layers

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811082A (en) 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
US5075253A (en) 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US4990462A (en) 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5380681A (en) 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US6002177A (en) 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US6213376B1 (en) 1998-06-17 2001-04-10 International Business Machines Corp. Stacked chip process carrier
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6271059B1 (en) 1999-01-04 2001-08-07 International Business Machines Corporation Chip interconnection structure using stub terminals
US6461895B1 (en) 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US6229216B1 (en) 1999-01-11 2001-05-08 Intel Corporation Silicon interposer and multi-chip-module (MCM) with through substrate vias
US6243272B1 (en) 1999-06-18 2001-06-05 Intel Corporation Method and apparatus for interconnecting multiple devices on a circuit board
US6355501B1 (en) 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly
KR100364635B1 (ko) 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
KR100394808B1 (ko) 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
DE10200399B4 (de) 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
CN1221842C (zh) * 2002-01-23 2005-10-05 索尼公司 图像显示装置和图像投影设备
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6661085B2 (en) 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6600222B1 (en) 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
US6790748B2 (en) 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US6908565B2 (en) 2002-12-24 2005-06-21 Intel Corporation Etch thinning techniques for wafer-to-wafer vertical stacks
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US6946384B2 (en) 2003-06-06 2005-09-20 Intel Corporation Stacked device underfill and a method of fabrication
US7320928B2 (en) 2003-06-20 2008-01-22 Intel Corporation Method of forming a stacked device filler
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
KR100570514B1 (ko) 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7307005B2 (en) 2004-06-30 2007-12-11 Intel Corporation Wafer bonding with highly compliant plate having filler material enclosed hollow core
US7068432B2 (en) * 2004-07-27 2006-06-27 Micron Technology, Inc. Controlling lens shape in a microlens array
US7087538B2 (en) 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7557597B2 (en) 2005-06-03 2009-07-07 International Business Machines Corporation Stacked chip security
US7402515B2 (en) 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
US7528494B2 (en) 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
US7410884B2 (en) 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
US7402442B2 (en) 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7279795B2 (en) 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
US7586685B2 (en) * 2006-07-28 2009-09-08 Dunn Douglas S Microlens sheeting with floating image using a shape memory material
US7576435B2 (en) 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
KR101213175B1 (ko) 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
US20090212397A1 (en) * 2008-02-22 2009-08-27 Mark Ewing Tuttle Ultrathin integrated circuit and method of manufacturing an ultrathin integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992321A (zh) * 2005-12-28 2007-07-04 东部电子股份有限公司 Cmos图像传感器及其制造方法
US20120175636A1 (en) * 2011-01-12 2012-07-12 Samsung Electronics Co., Ltd. Photodiode device based on wide bandgap material layer and back-side illumination (bsi) cmos image sensor and solar cell including the photodiode device
US20120193741A1 (en) * 2011-01-31 2012-08-02 Swarnal Borthakur Methods for forming backside illuminated image sensors with front side metal redistribution layers

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097856A (zh) * 2014-05-23 2015-11-25 全视科技有限公司 增强型背侧照明的近红外图像传感器
CN105097856B (zh) * 2014-05-23 2018-06-26 豪威科技股份有限公司 增强型背侧照明的近红外图像传感器
CN104867952A (zh) * 2015-04-30 2015-08-26 中国电子科技集团公司第四十四研究所 提高硅基背照式图像传感器紫外光响应的方法
CN104867952B (zh) * 2015-04-30 2018-08-24 中国电子科技集团公司第四十四研究所 提高硅基背照式图像传感器紫外光响应的方法
CN106129074B (zh) * 2015-05-06 2019-05-07 芯视达系统公司 背照式cmos图像传感器
CN106129074A (zh) * 2015-05-06 2016-11-16 芯视达系统公司 背照式cmos图像传感器
US10741602B2 (en) 2015-05-06 2020-08-11 Cista System Corp. Back side illuminated CMOS image sensor arrays
CN106169488A (zh) * 2015-05-22 2016-11-30 台湾积体电路制造股份有限公司 用于使用全局快门捕获的背侧照明(bsi)互补金属氧化物半导体(cmos)图像传感器的垂直转移栅极结构
CN106169488B (zh) * 2015-05-22 2019-03-22 台湾积体电路制造股份有限公司 背侧照明(bsi)图像传感器及其制造方法
CN105514135A (zh) * 2016-01-16 2016-04-20 华东光电集成器件研究所 一种背照式图像传感器的制造方法
CN105609517A (zh) * 2016-01-16 2016-05-25 华东光电集成器件研究所 一种背照式图像传感器
CN107316878A (zh) * 2016-04-26 2017-11-03 中芯国际集成电路制造(天津)有限公司 背照式cmos图像传感器的制备方法
CN107316878B (zh) * 2016-04-26 2020-03-13 中芯国际集成电路制造(天津)有限公司 背照式cmos图像传感器的制备方法
CN108666333A (zh) * 2018-05-02 2018-10-16 德淮半导体有限公司 减少背照式图像传感器暗电流的方法
CN112436026A (zh) * 2020-12-06 2021-03-02 联合微电子中心有限责任公司 减少背照式图像传感器暗电流的方法及其传感器

Also Published As

Publication number Publication date
TW201413924A (zh) 2014-04-01
TWI523207B (zh) 2016-02-21
US8628990B1 (en) 2014-01-14
CN103700677B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
CN103700677A (zh) 图像装置及其形成方法
US11502121B2 (en) Image sensor device
US9142709B2 (en) Process for enhancing image quality of backside illuminated image sensor
CN103456749B (zh) 图像器件及其形成方法
US20190244990A1 (en) Mechanisms for forming image-sensor device with epitaxial isolation feature
KR20130120411A (ko) 음으로 대전된 층을 갖는 배면측 조명 영상 센서
CN103378117A (zh) 具有负电荷层的背照式图像传感器
US10636824B2 (en) High dielectric constant dielectric layer forming method, image sensor device, and manufacturing method thereof
TWI548074B (zh) 影像感測元件及其形成方法
CN103489883B (zh) 图像器件及其形成方法
CN103383947B (zh) 图像装置及其形成方法
US20130082342A1 (en) Polishing process for enhancing image quality of backside illuminated image sensor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant