CN106169488A - 用于使用全局快门捕获的背侧照明（bsi）互补金属氧化物半导体（cmos）图像传感器的垂直转移栅极结构 - Google Patents

用于使用全局快门捕获的背侧照明（bsi）互补金属氧化物半导体（cmos）图像传感器的垂直转移栅极结构 Download PDF

Info

Publication number
CN106169488A
CN106169488A CN201510818706.3A CN201510818706A CN106169488A CN 106169488 A CN106169488 A CN 106169488A CN 201510818706 A CN201510818706 A CN 201510818706A CN 106169488 A CN106169488 A CN 106169488A
Authority
CN
China
Prior art keywords
fdr
layer
semiconductor column
photoelectric detector
bsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510818706.3A
Other languages
English (en)
Other versions
CN106169488B (zh
Inventor
施俊吉
亚历山大·卡尔尼茨基
黄益民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106169488A publication Critical patent/CN106169488A/zh
Application granted granted Critical
Publication of CN106169488B publication Critical patent/CN106169488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

本发明提供了用于使用全局快门捕获的背侧照明(BSI)互补金属氧化物半导体(CMOS)图像传感器的垂直转移栅极结构。提供了一种背侧照明(BSI)互补金属氧化物半导体(CMOS)图像传感器，其使用垂直转移栅极结构用于提高量子效率(QE)和全局快门效率(GSE)。半导体柱从光电检测器开始朝向后端制程(BEOL)堆叠件垂直延伸。浮置扩散区域(FDR)通过半导体柱与光电检测器垂直隔开。FDR的侧壁表面与半导体柱的相邻侧壁表面横向偏移以在FDR和光电检测器之间限定横向凹部。栅极介电层加衬里于半导体柱的侧壁表面并配置在横向凹部中。栅极配置为与栅极介电层横向相邻并填充横向凹部。此外，提供了用于制造垂直转移栅极结构的方法。

Description

用于使用全局快门捕获的背侧照明(BSI)互补金属氧化物半导体 (CMOS)图像传感器的垂直转移栅极结构
相关申请的参考
本申请要求于2015年5月22日提交的美国临时申请第62/165,274号的权益，其内容结合于此作为参考。
技术领域
本发明一般地涉及半导体技术领域，更具体地涉及图像传感器及其制造方法。
背景技术
许多现代电子设备包括图像传感器。图像传感器包括配置为行和列的像素传感器的阵列以及支持像素传感器阵列的操作的逻辑器件。像素传感器阵列被配置为捕获场景并将捕获场景转换为代表性数据。一些类型的图像捕获包括卷帘快门捕获和全局快门捕获。根据卷帘快门捕获，图像传感器的行或列被顺序启动来捕获共同表示场景的带的集合。根据全局快门捕获，图像传感器的所有行和列都被同时启动来捕获场景。
一些类型的图像传感器包括电荷耦合器件(CCD)图像传感器、前侧照明(FSI)互补金属氧化物半导体(CMOS)图像传感器和背侧照明(BSI)CMOS图像传感器。与CCD图像传感器相比，CMOS图像传感器具有较低的功耗、减小的尺寸、直接数字输出和降低的制造成本。此外，与FSI CMOS图像传感器相比较，BSI CMOS图像传感器具有较大的量化效率和敏感性。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种背侧照明(BSI)图像传感器，包括：半导体柱，从光电检测器开始朝向后端制程(BEOL)堆叠件垂直延伸；浮置扩散区域(FDR)，通过所述半导体柱与所述光电检测器垂直隔开，所述FDR包括与所述半导体柱的相邻侧壁表面横向偏移的侧壁表面以在所述FDR和所述光电检测器之间限定横向凹部；栅极介电层，加衬里于所述半导体柱的侧壁表面并且配置在所述横向凹部中；以及栅极，配置为与所述栅极介电层横向相邻并且填充所述横向凹部。
根据本发明的另一方面，提供了一种制造背侧照明(BSI)图像传感器的方法，所述方法包括：在半导体区域上方形成牺牲介电层；在所述牺牲介电层中执行第一蚀刻以形成暴露所述半导体区域中的光电检测器的开口；在所述开口中形成半导体柱；在所述半导体柱和所述牺牲介电层上方形成浮置扩散区域(FDR)；在所述牺牲介电层中执行第二蚀刻，以去除所述牺牲介电层并且在所述FDR和所述光电检测器之间形成横向凹部；在所述横向凹部中形成栅极介电层，以加衬里于所述半导体柱的侧壁表面；形成栅极，以填充所述横向凹部并通过所述栅极介电层与所述半导体柱横向隔开。
根据本发明的又一方面，提供了一种背侧照明(BSI)图像传感器，包括：后端制程(BEOL)堆叠件，配置在载体衬底上方；半导体区域，配置在所述BEOL堆叠件上方并与所述BEOL堆叠件隔开，所述半导体区域包括光电检测器；一对半导体柱，从所述光电检测器开始朝向所述BEOL堆叠件垂直延伸；一对浮置扩散区域(FDR)，与所述光电检测器垂直隔开并且对应地邻接所述半导体柱以与所述光电检测器相对，其中，所述FDR的侧壁表面远离对应半导体柱的相邻侧壁表面横向偏移；一对栅极介电层，加衬里于所述半导体柱的侧壁表面并横向配置在所述半导体柱的侧壁表面和所述FDR之间；以及一对栅极，横向配置为与所述栅极介电层相邻并且垂直位于所述FDR和所述光电检测器之间。
附图说明
当结合附图进行阅读时，根据以下详细的描述来更好地理解本发明的各个方面。注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。
图1A示出了具有用于使用全局快门捕获的背侧照明(BSI)互补金属氧化物半导体(CMOS)图像传感器的像素传感器的一对垂直转移栅极结构的集成电路(IC)的一些实施例的截面图。
图1B示出了具有用于使用全局快门捕获的BSI CMOS图像传感器的像素传感器的单个垂直转移栅极结构的IC的一些实施例的截面图。
图2示出了使用全局快门捕获的BSI CMOS图像传感器的像素传感器的一些实施例的截面图。
图3示出了使用全局快门捕获的BSI CMOS图像传感器的像素传感器的一些实施例的电路图。
图4示出了使用全局快门捕获的BSI CMOS图像传感器的一些实施例的平面图。
图5示出了制造具有用于使用全局快门捕获的BSI CMOS图像传感器的像素传感器的垂直转移栅极结构的IC的方法的一些实施例的流程图。
图6至图24示出了根据图5的方法的处于各个制造阶段的具有垂直转移栅极结构的IC的一些实施例的一系列截面图。
具体实施方式
以下公开提供了许多不同的用于实施本发明主题的不同特征的实施例或实例。以下描述部件或配置的具体实例以简化本发明。当然，这些仅仅是实例而不用于限制。例如，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件形成附件部件使得第一部件和第二部分没有直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字母。这些重复是为了简化和清楚，其本身并不表示所讨论的各个实施例和/或结构之间的关系。
此外，为了易于描述，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，本文所使用的空间相对描述可因此进行类似的解释。
一些背侧照明(BSI)互补金属氧化物半导体(CMOS)图像传感器包括沿着集成电路(IC)的背侧配置的像素传感器的阵列，通常在IC的半导体衬底内。像素传感器包括对应的光电检测器和对应的晶体管。光电检测器累积来自入射辐射(例如，光)的电荷，并且晶体管帮助读出累积的电荷。在BSI CMOS图像传感器使用全局快门捕获的情况下，像素传感器还包括对应的转移晶体管和对应的浮置扩散区域(FDR)。转移晶体管选择性地将来自光电检测器的累积电荷转移到FDR，并且FDR存储转移的电荷用于读出。
对采用全局快门捕获的BSI CMOS图像传感器的挑战源于FDR。FDR通常配置为与IC背侧的光电检测器横向相邻。这减小了光电检测器的填充因子(例如，大小)，因此减小了光电检测器的量子效率(QE)。此外，FDR通常具有与光电检测器类似的结构，因此响应于入射辐射而累积电荷。这种累积会污染被FDR存储的电荷并且可引起成像为伪像。为了防止辐射到达和污染FDR，金属屏蔽物通常覆盖IC背侧的FDR。然而，即使具有金属屏蔽物，通常也会有很多的辐射到达FDR，并且全局快门效率(GSE)(即，如何很好地保护FDR免受辐射影响的措施)通常较差。
鉴于上述内容，本发明涉及具有垂直转移栅极结构的IC以实现使用全局快门捕获的BSI CMOS图像传感器中QE和GSE的改善。根据IC的一些实施例，半导体柱从光电检测器朝向后端制程(BEOL)堆叠件垂直延伸。FDR通常与光电检测器隔开并配置在半导体柱上与光电检测器相对。FDR包括远离半导体柱与半导体柱的相邻侧壁表面横向偏移的侧壁表面，以在侧壁表面之间限定横向凹部。栅极介电层加衬里于横向凹部中的半导体柱的侧壁表面，并且金属栅极填充与栅极介电层横向相邻的横向凹部。
通过形成与光电检测器垂直隔开的FDR，增加了光电检测器的填充因子，从而有利地增加了光电检测器的QE。通过配置与栅极介电层横向相邻的金属栅极并且填充横向凹部，金属栅极屏蔽FDR免受辐射以有利地提高GSE。此外，金属栅极朝向光电检测器反射长波长的辐射(例如，大于约530纳米)，以有利地提高用于长波长辐射的QE。除了QE和GSE的提高之外，IC可以有利地延伸附加垂直转移栅极结构来用于抗模糊(anti-blooming)。
参照图1A，提供了其中配置一对垂直转移栅极结构102、104的IC的一些实施例的截面图100A。垂直转移栅极结构102、104发现应用于在BSICMOS图像传感器的像素传感器，并且可以提高QE和/或GSE。垂直转移栅极结构102、104包括读出垂直转移栅极结构102和抗模糊垂直转移栅极结构104。读出垂直转移栅极结构102利于读出在垂直转移栅极结构102、104下方的光电检测器106A中所累积的电荷。抗模糊垂直转移栅极结构104有利于去除被光电检测器106A累积的过量电荷，以防止模糊。
IC包括其中配置光电检测器106A的半导体区域108A。半导体区域108A包括半导体衬底110，并且在一些实施例中包括一个或多个外延层112、114、116A。例如，半导体衬底110可以是块状半导体衬底，诸如体硅衬底或绝缘体上硅(SOI)衬底。外延层112、114、116A在半导体衬底110上方相互堆叠。此外，外延层112、114、116A例如可以是半导体材料，诸如硅。在一些实施例中，半导体衬底110是重掺杂p型半导体衬底，并且外延层112、114、116A包括n型外延层114以及堆叠在n型外延层114的相对侧上的一对p型外延层112、116A。
光电检测器106A被配置在半导体区域108A中，横向被隔离区域118环绕并且累积来自入射辐射的电荷。光电检测器106A例如可以是p-n光电二极管或p-i-n光电二极管。光电检测器106A包括配置在半导体区域108A中的第一检测器区域120以存储累积的电荷。此外，光电检测器106A包括配置在半导体区域108A内的与第一检测器区域120相邻并且在一些实施例中与第一检测器区域邻接的第二检测器区域122A，其中，该第二检测器区域具有与第一检测器区域120相反的掺杂类型。在一些实施例中，第一检测器区域120是半导体区域108A的n型掺杂区域，并且第二检测器区域122A是半导体区域108A的p型掺杂区域。例如，第一检测器区域120可以对应于n型外延层114的被隔离区域118横向环绕的区域，并且第二检测器区域122A可对应于p型外延层112、116A的被隔离区域118横向环绕的区域。
隔离区域118横向环绕光电检测器106A，并且从半导体区域108A上方垂直延伸到半导体区域108A中。隔离区域118例如可以是深沟槽隔离(DTI)区域、浅沟槽隔离(STI)区域或者注入隔离区域。在一些实施例中，隔离区域118包括加衬里于沟槽126的沟槽衬里层124以及填充沟槽126的沟槽填充层128。例如，沟槽衬里层124可以是电介质，诸如二氧化硅，并且沟槽填充层128例如可以是多晶硅或氧化物。此外，在一些实施例中，隔离区域118包括加衬里于沟槽126的掺杂沟槽衬里区域或层130和/或插入沟槽126的沟槽覆盖层132。掺杂沟槽衬里区域或层130可以是半导体区域108的掺杂区域或掺杂外延层。此外，掺杂沟槽衬里区域或层130例如可以掺杂有硼。沟槽覆盖层132例如可以是电介质，诸如二氧化硅。
焊盘层134A以及在一些实施例中第一蚀刻停止层136A堆叠在半导体区域108A上方。在一些实施例中，焊盘层134A横向环绕沟槽覆盖层132和/或具有在沟槽覆盖层132的上表面下方凹陷的上表面。焊盘层134A例如可以是电介质，诸如二氧化硅或一些其他氧化物。此外，在一些实施例中，第一蚀刻停止层136A被配置在沟槽覆盖层132和/或焊盘层134A上方。第一蚀刻停止层136例如可以是氮化硅或一些其他氮化物。
对应于垂直转移栅极结构102、104的读出FDR 138和抗模糊FDR 140被配置在焊盘层134A和第一蚀刻停止层136A(如果存在的话)上方。FDR138、140是掺杂外延层以存储或以其他方式设置从光电检测器106A传送至其的电荷。例如，FDR 138、140可以是非外延层和/或可以重掺杂有n型掺杂物。在一些实施例中，FDR 138、140的宽度朝向FDR 138、140下方的对应半导体柱142、144的宽度离散地变细，使得FDR 138、140具有T型轮廓。离散变细限定在FDR 138、140周围横向延伸且在FDR 138、140的底面下方凹陷的下表面。在一些实施例中，通过对应的蚀刻停止层146加衬里于下表面。在FDR 138、140的宽度外，在一些实施例中，通过对应的间隔件层148加衬里于FDR 138、140的侧壁表面，和/或通过对应的蚀刻停止层150加衬里于FDR 138、140的上表面。第二蚀刻停止层146、第三蚀刻停止层150和间隔件层148例如可以是氮化硅或一些其他氮化物。
半导体柱142、144从FDR 138、140垂直延伸到第一检测器区域120。半导体柱142、144被掺杂以利于电荷从第一检测器区域120转移到FDR138、140。例如，半导体柱142、144可以掺杂有n型或p型掺杂物。此外，半导体柱142、144通常为外延层。半导体柱142、144包括用于转移晶体管154、156的反转沟道区域152(由细虚线示出)。反转沟道区域152沿着半导体柱142、144的侧壁表面在第一检测器区域120和FDR 138、140之间垂直延伸。此外，在一些实施例中，半导体柱142、144包括用于转移晶体管154、156的阈值调整区域158。阈值调整区域158沿着半导体柱142、144的侧壁表面在第一检测器区域120和FDR 138、140之间垂直延伸，以改变用于转移晶体管154、156的阈值电压。阈值调整区域158是半导体柱142、144的掺杂区域，具有与半导体柱142、144的剩余区域不同的掺杂物和/或掺杂浓度。
根据抗模糊设计，半导体柱142、144的宽度W1、W2针对对应于读出FDR 138的半导体柱142和对应于抗模糊FDR 140的半导体柱144是不同的。然而，读出半导体柱142的宽度W1通常小于抗模糊半导体柱144的宽度W2。此外，半导体柱142、144的宽度W1、W2变化以控制光远离FDR 138、140的反射。例如，读出半导体柱142的宽度W1例如可以小于或等于约0.2微米以反射长波长光(例如，波长大于约530纳米的光)远离读出FDR 138。
转移晶体管154、156对应于垂直转移栅极结构102、104，并且被配置在FDR 138、140下方以选择性地将FDR 138、130耦合至第一检测器区域120。转移晶体管154、156包括配置在焊盘层134A和第一蚀刻停止层136A(如果存在的话)上方的对应垂直转移栅极160、162。此外，垂直转移栅极160、162横向环绕半导体柱142、144。在一些实施例中，垂直转移栅极160、162被配置在相邻侧上的FDR 138、140和/或间隔件层148下方，同时在与相邻侧相对的侧上横向延伸通过FDR 138、140和/或间隔件层148。垂直转移栅极160、162包括对应的栅极填充层164，并且在一些实施例中包括对应的栅极衬里层166。栅极填充层164填充FDR 138、140下方的横向凹部，并且限定垂直转移栅极160、162的主体。栅极填充层164例如可以是金属，诸如钨。栅极衬里层166加衬里于栅极填充层164周围的横向凹部，并且限于横向凹部内。栅极衬里层166例如可以是金属，诸如氮化钛。
在IC使用期间，转移晶体管154、156选择性地将光电检测器106A中累积的电荷转移到FDR 138、140。例如，为了有利于光电检测器106A的读出，累积在读出FDR 138中的电荷被清除并且测量读出FDR 138中的任何残留电荷。此外，通过激活读出转移晶体管154，光电检测器106A中的累积电荷横跨对应的反转沟道区域152转移到读出FDR 138。通过向读出垂直转移栅极160施加超过用于读出转移晶体管154的阈值电压的电压来激活读出转移晶体管154。在预定的转移周期之后，再次测量读出FDR138中的电荷，并且计算两个测量值之间的差值作为用于光电检测器106A的值。作为另一实例，为了利于抗模糊，在光电检测器106A中累积的电荷被转移到抗模糊FDR 140并且通过激活抗模糊转移晶体管156被清除。通过向抗模糊垂直转移栅极162施加超过阈值电压的电压来激活抗模糊转移晶体管156。
对应于转移晶体管154、156的栅极介电层168被横向配置在半导体柱142、144与垂直转移栅极160、162之间。栅极介电层168加衬里于半导体柱142、144的侧壁表面，并且横向环绕半导体柱142、144。此外，栅极介电层168将垂直转移栅极160、162与半导体柱142、144间隔开，并且在一些实施例中延伸到半导体柱142、144中。栅极介电层168例如可以是氧化物(诸如二氧化硅)或高k电介质(即，介电常数大于约3.9的介电层)。
BEOL堆叠件170A被配置在FDR 138、140以及转移晶体管154、156上方。BEOL堆叠件170A包括层间介电(ILD)层172A以及堆叠在ILD层172A内的金属化层174A、176A。例如，ILD层172可以是低k电介质(即，介电常数小于约3.9的电介质)或氧化物。金属化层174A、176A通过通孔178相互电耦合并且通过接触件180电耦合至FDR 138、140和垂直转移栅极160、162。金属化层174A、176A、通孔178和接触件180例如可以是金属，诸如铝铜、锗、铜或一些其他金属。
通过形成与光电检测器160A垂直隔开的FDR 138、140，光电检测器106A的填充因子增加，并且光电检测器106A的QE增加。通过在FDR 138、140下方配置垂直转移栅极160、162，垂直转移栅极160、162屏蔽FDR 138、140免受辐射以改进GSE。此外，垂直转移栅极160、162朝向光电检测器106A反射长波长辐射以提高长波长辐射的QE。
参照图1B，提供了其中配置单个垂直转移栅极结构102的IC的一些实施例的截面图100B。该截面图与图1A的截面图100A截然不同，图1A的截面图具有一对垂直转移栅极结构。垂直转移栅极结构102发现可应用于BSI CMOS图像传感器的像素传感器中，并且可以提高QE和/或GSE。此外，垂直转移栅极结构102有利于在垂直转移栅极结构102下方的光电检测器106B中累积的电荷的读出。
光电检测器106B被配置在半导体区域108B中，其包括半导体衬底以及在一些实施例中包括一个或多个外延层112、114、116B。光电检测器106包括第一检测器区域120和第二检测器区域122B。第二检测器区域122B被配置在半导体区域108B内与第一检测器区域120相邻，并且在一些实施例中，与该第一检测器区域邻接，第二检测器区域具有与第一检测器区域120相反的掺杂类型。在一些实施例中，第一和第二检测器区域120、122B分别是半导体区域108B的n型和p型掺杂区域。例如，第一检测器区域120可以对应于n型外延层114的被隔离区域118横向环绕的区域，并且第二检测器区域122B可以对应于p型外延层112、116B的被隔离区域118横向环绕的区域。
BEOL堆叠件170B被配置在垂直转移栅极结构102和半导体区域108B上方，其中，垂直转移栅极结构102和半导体区域108B通过焊盘层138B以及在一些实施例中通过第一蚀刻停止层136B垂直隔开。例如，焊盘层134B和第一蚀刻停止层136B可分别为二氧化硅和氮化硅。BEOL堆叠件170B包括ILD层172B和堆叠在ILD层172B内的金属化层174B、176B。例如，ILD层172B可以为低k电介质或氧化物。金属化层174B、176B通过通孔178相互电耦合，并且通过接触件180电耦合至FDR 138和垂直转移栅极160。金属化层174B、176B、通孔178和接触件180例如可以是金属，诸如铝铜、锗、铜或一些其他金属。
参照图2，提供了使用全局快门捕获的BSI CMOS图像传感器的像素传感器的一些实施例的截面图200。像素传感器包括根据图1A或图1B的IC 100(如图1A所示)。IC 100被配置在载体衬底202上方并且通过IC 100的BEOL堆叠件170接合至载体衬底202。相对于图1A和图1B的截面图100A、100B，IC 100被旋转180度。例如，载体衬底202可以是块状半导体衬底，诸如体硅衬底或SOI衬底。
BEOL堆叠件170被配置在载体衬底202上方，并且包括ILD层172和堆叠在ILD层172内的金属化层174、176。ILD层172例如可以为低k电介质或氧化物。金属化层174、176通过通孔178相互电耦合，并且通过接触件180电耦合至一个或多个上覆的FDR 138、140以及一个或多个上覆的垂直转移栅极160、162。金属化层174、176、通孔178和接触件180例如可以是金属，诸如铝铜、锗、铜或一些其他金属。
半导体区域108被配置在BEOL堆叠件170、FDR 138、140和垂直转移栅极160、162上方，其中，该半导体区域通过焊盘层134以及在一些实施例中通过第一蚀刻停止层136与它们垂直隔开。例如，焊盘层134和蚀刻停止层136可以分别为二氧化硅和氮化硅。半导体区域108包括半导体衬底108，以及在一些实施例中包括半导体衬底110下方的一个或多个外延层112、114、116。
光电检测器106被配置在半导体区域108中，位于焊盘层134和第一蚀刻停止层136(如果存在的话)上方。光电检测器106包括第一检测器区域120和第二检测器区域122。第二检测器区域122被配置在半导体区域108内与第一检测器区域120相邻，并且在一些实施例中与第一检测器区域120邻接，该第二检测器区域具有与第一检测器区域120相反的掺杂类型。在一些实施例中，第一和第二检测器区域120、122分别为半导体区域108的n型和p型掺杂区域。例如，第一检测器区域120可对应于n型外延层114的被隔离区域118横向环绕的区域，以及第二检测器区域122可对应于p型外延层112的被隔离区域118横向环绕的区域。
沿着IC 100的背侧，钝化层204被配置在IC 100上方，并且滤色器206和微透镜208堆叠在钝化层204上方。例如，钝化层204可以是氮化物或氧化物的单层或者包括氧化物-氮化物-氧化物堆叠件的多层膜。滤色器206被分配辐射(例如光)的颜色或波长，并且被配置为将分配的辐射的颜色或波长传送到光电检测器106。通常，滤色器分配是红色、绿色和蓝色中的一种。在一些实施例中，滤色器206具有与钝化层204的顶面近似共面的平坦上表面，使得滤色器206被埋入钝化层204中。微透镜208被配置在滤色器206上方，并且被配置为朝向光电检测器106和/或滤色器206聚集入射辐射。
参照图3，提供了使用全局快门捕获的BSI CMOS图像传感器的像素传感器的一些实施例的电路300。像素传感器包括光电检测器106，其电耦合至读出FDR 138(模型化为电容器)，并且在一些实施例中电耦合至抗模糊FDR 140(模型化为电容器)。光电检测器106通过读出转移晶体管154电耦合至读出FDR 138，转移晶体管154选择性地将电荷从光电检测器106转移到读出FDR 138。此外，在存在抗模糊FDR 140的情况下，光电检测器106通过抗模糊转移晶体管156电耦合至抗模糊FDR 140。抗模糊转移晶体管156选择性地将电荷从光电检测器106转移到抗模糊FDR 140，其中通过连接至抗模糊FDR 140的电源302来清除电荷。
读出FDR 138通过重置晶体管304电耦合至电源302，并且电耦合至源极跟随器晶体管306的栅极。重置晶体管304通过将读出FDR 138连接至电源302而选择性地清除存储在读出FDR 138处的电荷。源极跟随器晶体管306将读出FDR138处存储的电荷转换为电压。源极跟随器晶体管306连接在电源302和行选择晶体管308之间。行选择晶体管308对应于像素传感器阵列中的行，并且选择性地将来自源极跟随器晶体管306的电压连接至输出310。
在像素传感器的使用期间，像素传感器在预定的曝光周期内暴露给辐射。在一些实施例中，在曝光开始之前，通过激活抗模糊转移晶体管156来清除在光电检测器106中累积的电荷。在曝光周期中，光电检测器106通过累积与辐射强度成比例的电荷来记录入射辐射的强度。在曝光周期之后，读出累积的电荷。在一些实施例中，通过暂时地激活重置晶体管304来读出累积的电荷，以清除在读出FDR 138处存储的电荷。此后，在预定的转移周期内激活行选择晶体管308和读出转移晶体管154，从而将电荷转移到读出FDR 138。在预定转移周期的开始和结束时，测量输出310处的电压。然后，计算记录辐射的强度作为测量值的差值。
参照图4，提供了使用全局快门捕获的BSI CMOS图像传感器的一些实施例的平面图400。BSI CMOS图像传感器包括传感器区域402，像素传感器404的阵列被配置为行和列。像素传感器404例如可以对应于图2或图3的像素传感器。此外，BSI CMOS图像传感器包括横向环绕传感器区域402的逻辑和互连区域406、408。逻辑区域406包括支持像素传感器阵列的操作的逻辑，诸如支持像素传感器阵列的读出的逻辑。互连区域408横向环绕逻辑区域406，并且包括用于将BSI CMOS图像传感器连接至外部设备的焊盘结构。
参照图5，流程图500提供了用于制造具有用于使用全局快门捕获的BSI CMOS图像传感器的像素传感器的垂直转移栅极结构的IC的方法的一些实施例。
在步骤502中，提供半导体区域。半导体区域包括被隔离区域横向环绕并且被焊盘层覆盖的光电检测器。
在步骤504中，在焊盘层上方形成第一蚀刻停止层，在第一蚀刻停止层上方形成牺牲介电层，以及在牺牲介电层上方形成第二蚀刻停止层。
在步骤506中，在第一蚀刻停止层、第二蚀刻停止层、焊盘层和牺牲介电层中执行第一蚀刻，以形成转移晶体管开口。
在步骤508中，半导体柱被形成为限于转移晶体管开口，浮置扩散层被形成为上覆半导体柱和第二蚀刻停止层，并且第三蚀刻停止层被形成为上覆浮置扩散层。
在步骤510中，在第二和第三蚀刻停止层和浮置扩散层中执行第二蚀刻，以在半导体柱上方形成FDR。通过形成与光电检测器垂直隔开的FDR，可以增加光电检测器的填充因子，从而有利地增加光电检测器的QE。
在步骤512中，间隔件层被形成为加衬里于FDR的侧壁表面，并且阈值调整区域被形成为加衬里于半导体柱的侧壁表面。
在步骤514中，在牺牲介电层中执行第三蚀刻以去除牺牲氧化物，从而在FDR下方限定横向凹部。
在步骤516中，栅极氧化物层被形成为加衬里于FDR下方的横向凹部的侧壁表面。
在步骤518中，栅极衬里层被形成为加衬里于横向凹部并限于横向凹部内。
在步骤520中，栅极填充层被形成为填充横向凹部。通过配置栅极衬里和填充层与栅极介电层相邻并且垂直位于FDR和光电检测器之间，FDR被屏蔽免受辐射以有利地提高GSE。此外，朝向光电检测器反射长波长的辐射(例如，大于530纳米)以有利地提高用于长波长辐射的QE。
在步骤522中，在FDR上方形成ILD层，并且接触件被形成为从金属化层开始延伸穿过ILD层到达栅极填充层和FDR。
垂直转移栅极结构通常朝向光电检测器的读出而定向。在一些实施例中，该方法可以有利地扩展到形成与用于读出的垂直转移栅极结构并联的用于抗模糊的附加垂直转移栅极结构。在这种实施例中，通过垂直转移栅极结构的尺寸来控制抗模糊设计。
虽然所公开的方法(例如，通过流程图500所描述的方法)在本文被示出和描述为一系列动作或事件，但应该理解，这些动作或事件的所示顺序不应解释为限制的目的。例如，一些动作可以以不同的顺序发生或者与除了本文示出和/或描述的之外的其他动作或事件同时发生。此外，不是所有示出的动作都被要求实施本文说明书的一个或多个方面或实施例，并且可以在一个或多个不同的动作和/或阶段中执行本文描述的一个或多个动作。
参照图6至图24，提供了处于各个制造阶段的具有垂直转移栅极结构的IC的一些实施例的截面图以示出图5的方法。尽管参照图5的方法描述了图6至图24，但应该理解，图6至图24公开的结构不限于图5的方法，而是可以独立作为与图5的方法无关的结构。类似地，尽管参照图6至图24描述了图5的方法，但应该理解，图5的方法不限于图6至图24公开的结构，而是可以独立作为与图6至图24公开的结构无关的方法。
图6和图7示出了对应于动作502的一些实施例的截面图600、700。
如图6所示，提供或以其他方法形成半导体区域108’和焊盘氧化物层134’。半导体区域108’包括半导体衬底110，并且在一些实施例中包括配置在半导体衬底110上方的一个或多个外延层112’、114’、116’。外延层112’、114’、116’堆叠在半导体衬底110上方，并且例如可以通过外延生长工艺顺序形成。在一些实施例中，外延层112’、114’、116’包括n型外延层114’以及堆叠在n型外延层114’的相对侧上的一对p型外延层112’、114’。焊盘氧化物层134’上覆半导体区域108’并且例如可以通过气相沉积(例如，化学气相沉积(CVD))、热氧化、旋涂或任何其他适当的沉积技术来形成。
如图7所示，隔离区域118形成为从半导体区域108’上方延伸到半导体区域108’中(参见图6)。在一些实施例中，隔离区域118延伸到外延层112’、114’、116’(参见图6)中。例如，隔离区域118可以延伸穿过p型外延层112’、116’中的一个外延层116’、穿过n型外延层114’并且延伸到p型外延层112’、116’中的另一外延层112’中。此外，隔离区域118被形成为横向环绕半导体区域108’的光电检测器。
在一些实施例中，用于形成隔离区域118的工艺包括在焊盘氧化物层上方形成焊盘氮化物层以及在焊盘氮化物层上方形成第一沟槽覆盖层。此后，在半导体区域108’中执行蚀刻以形成横向环绕光电检测器区域的沟槽126。清洁沟槽126，并且在一些实施例中，通过外延或离子注入加衬于沟槽126来形成掺杂沟槽衬里区域或层130。沟槽衬里层124生长为加衬里于沟槽126，并且沟槽填充层128形成为填充沟槽126并上覆第一沟槽覆盖层。执行蚀刻以回蚀沟槽填充层128，并且第二沟槽覆盖层132形成在沟槽126中，且位于第一沟槽覆盖层上方。在第一和第二沟槽覆盖层132中执行化学机械抛光(CMP)以去除第一沟槽覆盖层，并且在焊盘氮化物中执行蚀刻以去除焊盘氮化物层。
在形成隔离区域118之后，剩余的半导体区域108”被剩余的焊盘氧化物层134”覆盖，并且包括横向环绕光电检测器106’的隔离区域118。隔离区域118例如可以是DTI区域。光电检测器106’包括配置在剩余半导体区域108”内的第一检测器区域120以存储累积电荷。此外，光电检测器106’包括配置在剩余半导体区域108”内与第一检测器区域120相邻的第二检测器区域122’，第二检测器区域具有与第一检测器区域120相反的掺杂类型。在一些实施例中，第一检测器区域120对应于剩余n型外延层114的被隔离区域118横向环绕的区域，以及第二检测器区域122’对应于剩余p型外延层112、116”的被隔离区域118横向环绕的区域。
图8示出了对应于动作504的一些实施例的截面图800。如图所示，第一蚀刻停止层136’形成在焊盘氧化物层134”和隔离区域118上方，牺牲介电层802形成在第一蚀刻停止层136’上方，并且第二蚀刻停止层804形成在牺牲介电层802上方。在一些实施例中，第一和第二蚀刻停止层136’、804和牺牲介电层802使用气相沉积、热氧化、旋涂或任何其他适当的沉积技术顺序形成。牺牲介电层802例如可以形成为氧化物或一些其他电介质。
图9示出了对应于动作506的一些实施例的截面图900。如图所示，对第一检测器区域120执行第一蚀刻，穿过第一和第二蚀刻停止层136’、804(参见图8)、牺牲和焊盘氧化物层134”、802(参见图8)和半导体区域108”(参见图8)的选择区域。第一蚀刻产生在剩余的第一和第二蚀刻停止层136、804’、剩余的焊盘和牺牲介电层134、802’和剩余的半导体区域108中露出第一检测器区域120的一个或多个转移栅极开口902、904。转移栅极开口902、904包括用于读出垂直转移栅极结构的转移栅极开口902。读出转移栅极开口902的宽度例如可以小于或等于大约0.2微米。此外，在一些实施例中，转移栅极开口902、904包括用于抗模糊垂直转移栅极结构的转移栅极开口904。抗模糊转移栅极结构904的宽度通常大于读出转移栅极开口902的宽度。有利地，通过控制转移栅极开口902、904的宽度和其他尺寸，可以容易地实施抗模糊设计。
在一些实施例中，用于执行第一蚀刻的工艺包括形成第一光刻胶层906以掩蔽第二蚀刻停止层804的横向环绕选择区域的区域。此外，根据第一光刻胶层906的图案，一种或多种第一蚀刻剂908可以被应用于第一和第二蚀刻停止层136’、804、牺牲介电层802、焊盘氧化物层134”和半导体区域108”。此后，可以去除第一光刻胶层906。
图10示出了对应于动作508的一些实施例的截面图1000。如图所示，对应于转移栅极开口902、904的一个或多个半导体柱142’、144’被形成为部分地填充转移栅极开口902、904。此外，半导体柱142’、144’被形成为限于转移栅极开口902、904内并且具有n或p掺杂类型。例如可以使用选择外延生长工艺形成半导体柱142’、144’。
此外，如图10所示，形成浮置扩散层1002和第三蚀刻停止层1004。浮置扩散层1002被形成为在半导体柱142’、144’和第二蚀刻停止层804’上方填充剩余转移栅极开口902、904的外延和/或半导体层。此外，在一些实施例中，浮置扩散层1002被形成为重掺杂(相对于半导体柱142’、144)有n或p掺杂类型。浮置扩散层1002例如可以使用选择非外延生长工艺形成。例如，使用气相沉积、旋涂或任何其他适当的沉积工艺在浮置扩散层1002上方形成第三蚀刻停止层1004。
图11示出了对应于动作510的一些实施例的截面图1100。如图所示，在第二和第三蚀刻停止层804’、1004(参见图10)和浮置扩散层1002(参见图10)中执行第二蚀刻以穿过选择区域。第二蚀刻产生对应于半导体柱142’、144’的一个或多个FDR 138、140。FDR 138、140上覆半导体柱142’、144’并具有远离半导体柱142’、144’的相邻侧壁表面横向偏移的侧壁表面。第二蚀刻还将第二和第三蚀刻停止层804’、1004划分为分别用于FDR 138、140的子层146、150。
在一些实施例中，用于执行第二蚀刻的工艺可以包括形成第二光刻胶层1102，以掩蔽第三蚀刻停止层1004的被选择区域横向环绕的区域。此外，根据第二光刻胶层1102的图案，一种或多种第二蚀刻剂1104可以被应用于第二和第三蚀刻停止层804’、1004以及浮置扩散层1002。通常，当蚀刻穿过浮置扩散层1002时，第二蚀刻停止层804’被用作蚀刻停止。此后，可以去除第二光刻胶层1102。
图12至图14示出了对应于动作512的一些实施例的截面图1200、1300、1400。
如图12所示，间隔件层1202被形成为加衬里于FDR 138、140和牺牲介电层802’。通常，共形地形成间隔件层1202。例如可以使用气相沉积、热氧化、旋涂或任何其他适当的沉积技术来形成间隔件层1202。
如图13所示，掺杂物被注入半导体柱142’、144’(参见图12)中。注入产生包括一个或多个对应的阈值调整区域158’的一个或多个剩余半导体柱142’、144’。阈值调整区域158’沿着剩余半导体柱142’、144’的侧壁表面在第一检测器区域120和FDR 138、140之间垂直延伸。阈值调整区域158’改变阈值电压用于制造中的一个或多个转移晶体管。
如图14所示，在间隔件层1202(参见图13)中执行第三蚀刻。第二蚀刻去除间隔件层1202的横向伸展，并将间隔件层1202划分为分别用于FDR 138、140的一个或多个子层148，并且限于侧壁表面。在一些实施例中，用于执行第三蚀刻的工艺可包括向间隔件层1202应用第三蚀刻剂1402。
图15示出了对应于动作514的一些实施例的截面图1500。如图所示，在牺牲介电层802’(参见图14)中执行第四蚀刻以去除牺牲介电层802’。第四蚀刻产生位于对应FDR 138、140下方的一个或多个横向凹部1502。在一些实施例中，用于执行第四蚀刻的工艺可以包括向牺牲介电层802’应用一种或多种第四蚀刻剂1504。通常，在第四蚀刻期间，第一蚀刻停止层136用作蚀刻停止。此外，第二和第三蚀刻停止层146、150以及间隔件层148掩蔽并保护FDR 138、140。
图16示出了对应于动作516的一些实施例的截面图1600。如图所示，对应于半导体柱142”、144”(参见图15)的一个或多个栅极介电层168被形成为加衬里于横向凹部1502中的半导体柱142”、144”的侧壁表面。此外，在一些实施例中，在半导体柱142”、144”和阈值调整区域158’中部分地形成栅极介电层168，使得形成产生包括栅极介电层168的一个或多个剩余半导体柱142、144以及一个或多个剩余阈值调整区域158。栅极氧化物层168例如可以使用热氧化来形成。
图17和图18示出了对应于动作518的一些实施例的截面图1700、1800。
如图17所示，栅极衬里层1702形成为加衬里于横向凹部1502、蚀刻停止层136、140、150和间隔件层148。通常，共形地形成栅极衬里层1702。例如可以使用气相沉积、热氧化、旋涂或任何其他适当的沉积技术来形成栅极衬里层1702。
如图18所示，在栅极衬里层1702(参见图17)中执行第五蚀刻以回蚀栅极衬里层1702。第五蚀刻将栅极衬里层1702划分为分别用于横向凹部1502的一个或多个子层166并限于横向凹部1502。在一些实施例中，用于执行第五蚀刻的工艺可包括向栅极衬里层1702应用第五蚀刻剂1802。通常，在第五蚀刻期间，第一蚀刻停止层136用作蚀刻停止。此外，第二和第三蚀刻停止层146、150以及间隔件层148掩蔽和保护FDR 138、140。
图19和图20示出了对应于动作520的一些实施例的截面图1900、2000。
如图19所示，栅极填充层1902被形成为填充横向凹部1502。例如可以使用选择金属生长或任何其他适当的沉积技术来形成栅极填充层1902。通常，栅极填充层1902形成有与第二蚀刻停止层146的下表面基本共面的上表面。
如图20所示，在栅极填充层1902(参见图19)中执行第六蚀刻穿过选择区域。第六蚀刻将栅极填充层1902划分为对应于半导体柱142、144的一个或多个子层164。子层164通常限于相邻侧上的FDR 138、140下方，并且通常在与相邻侧面相对的侧面上横向延伸到FDR 138、140外。
在一些实施例中，用于执行第六蚀刻的工艺可以包括形成第三光刻胶层2002以掩蔽栅极填充层1902的横向环绕选择区域的区域。此外，根据第三光刻胶层2002的图案，可以向栅极填充层1902应用一种或多种第六蚀刻剂2004。通常，当蚀刻穿过栅极填充层1902时，第一蚀刻停止层136用作蚀刻停止。此后，可以去除第三光刻胶层2002。
图21至图24示出了对应于动作522的一些实施例的截面图2100、2200、2300、2400。
如图21所示，ILD’层172’形成有位于FDR 138、140和半导体区域108上方的平坦上表面。用于形成ILD层172’的工艺可以包括沉积ILD层172’并且对ILD层172’执行CMP和/或回蚀。
如图22所示，在ILD层172’(参见图21)的选择区域中执行第七蚀刻。第七蚀刻产生具有接触开口2202的剩余ILD层172，以暴露栅极填充层164和FDR 138、140。在一些实施例中，用于执行第七蚀刻的工艺可以包括形成第四光刻胶层2204，以掩蔽ILD层172’的横向环绕选择区域的区域。此外，根据第四光刻胶层2204的图案，可以向ILD层172’应用一个或多个第七蚀刻剂2206。通常，当蚀刻穿过ILD层172’时，第三蚀刻停止层150被用作蚀刻停止。此后，可以去除第四光刻胶层2204。
如图23所示，金属层2302形成有位于ILD层172上方的平坦上表面并填充接触开口2202。金属层2302包括金属化层174’以及将金属化层174’电耦合至栅极填充层164和FDR 138、140的接触件180。用于形成金属层2302的工艺可以包括例如使用气相沉积、旋涂或任何其他适当的沉积工艺来沉积金属层2302。此后，可以在金属层2302中执行CMP。
如图24所示，在金属层2302的选择区域中执行第八蚀刻(参见图23)。第八蚀刻产生剩余的金属层2302’，其包括通过接触件180电耦合至栅极填充层164和FDR 138、140的剩余金属化层174。在一些实施例中，用于执行第八蚀刻的工艺可以包括形成第五光刻胶层2402以掩蔽金属层2302的横向环绕选择区域的区域。此外，根据第五光刻胶层2402的图案，可以向金属层2302应用一种或多种第八蚀刻剂2404，此后，可以去除第五光刻胶层2402。
因此，从上面可以理解，本发明提供了一种BSI图像传感器。半导体柱从光电检测器开始朝向后端制程(BEOL)堆叠件垂直延伸。FDR通过半导体柱与光电检测器垂直隔开。FDR包括与半导体柱的相邻侧壁表面横向偏移的侧壁表面以在FDR和光电检测器之间限定横向凹部。栅极介电层加衬里于半导体柱的侧壁表面并且配置在横向凹部中。栅极配置为与栅极介电层横向相邻并且填充横向凹部。
优选地，与所述光电检测器相对的所述FDR邻接所述半导体柱，并且所述FDR具有比所述半导体柱大的占位面积。
优选地，所述栅极包括：金属栅极衬里层，被限制于所述横向凹部并且加衬里于所述横向凹部；以及金属栅极填充层，填充所述横向凹部。
优选地，BSI图像传感器还包括：半导体区域，邻接所述半导体柱，与所述FDR相对，其中所述光电检测器被配置在所述半导体区域中并且被隔离区域横向环绕。
优选地，所述半导体柱的宽度小于或等于约0.2微米。
优选地，BSI图像传感器还包括：载体衬底，配置在所述BEOL堆叠件下方并与所述BEOL堆叠件邻接；钝化层，配置在所述光电检测器上方；滤色器，配置在所述钝化层上方；以及微透镜，配置在所述滤色器上方。
优选地，所述FDR是n型外延层，并且所述半导体柱是n型或p型外延层。
优选地，BSI图像传感器还包括：第二半导体柱，从所述光电检测器开始朝向所述BEOL堆叠件垂直延伸；第二FDR，通过所述第二半导体柱与所述光电检测器垂直隔开，所述第二FDR包括与所述第二半导体柱的相邻侧壁表面横向偏移的侧壁表面以在所述第二FDR和所述光电检测器之间限定第二横向凹部；第二栅极介电层，加衬里于所述第二半导体柱的侧壁表面并配置在所述第二横向凹部中；以及第二栅极，配置为与所述第二栅极介电层横向相邻并且填充所述第二横向凹部。
优选地，所述第二半导体柱的宽度大于所述半导体柱的宽度。在其他实施例中，提供了一种制造BSI图像传感器的方法。在半导体区域上方形成牺牲介电层。在牺牲介电层中执行第一蚀刻以形成暴露半导体区域中的光电检测器的开口。在开口中形成半导体柱。在半导体柱和牺牲介电层上方形成FDR。在牺牲介电层中执行第二蚀刻以去除牺牲介电层并且在FDR和电检测器之间形成横向凹部。形成填充横向凹部并通过栅极介电层与半导体柱横向隔开的栅极。
优选地，形成所述FDR包括：生长位于所述半导体柱上方并与所述半导体柱邻接的FDR层，以及所述FDR层位于所述牺牲介电层上方；在所述FDR层中执行第三蚀刻以形成所述FDR，其中，所述FDR的侧壁表面与所述半导体柱的相邻侧壁表面横向偏移。
优选地，制造BSI图像传感器的方法还包括：形成所述FDR作为n型外延层；以及形成所述半导体柱作为n型或p型外延层。
优选地，形成所述栅极包括：形成限于所述横向凹部并加衬里于所述横向凹部的栅极衬里层；以及形成填充所述横向凹部的栅极填充层。
优选地，制造BSI图像传感器的方法还包括：形成宽度小于或等于约0.2微米的所述开口。
优选地，制造BSI图像传感器的方法还包括：形成横向环绕所述光电检测器的隔离区域。
优选地，制造BSI图像传感器的方法还包括：形成位于所述FDR和所述半导体区域上方的后端制程(BEOL)堆叠件。
优选地，制造BSI图像传感器的方法还包括：通过所述BEOL堆叠件将所述半导体区域接合至载体衬底；在所述半导体区域上方形成与所述载体衬底相对的钝化层；在所述钝化层上方形成滤色器；以及在所述滤色器上方形成微透镜。
优选地，制造BSI图像传感器的方法还包括：在所述牺牲介电层中执行第一蚀刻，以形成暴露所述半导体区域中的所述光电检测器的第二开口；在所述第二开口中形成第二半导体柱；在所述第二半导体柱和所述牺牲介电层上方形成第二FDR；在所述牺牲介电层中执行第二蚀刻，以在所述第二FDR和所述光电检测器之间形成第二横向凹部；形成第二栅极介电层，以加衬里于所述第二横向凹部中的所述第二半导体柱的侧壁表面；以及形成第二栅极，以填充所述第二横向凹部并且通过所述第二栅极介电层与所述第二半导体柱横向隔开。
优选地，制造BSI图像传感器的方法还包括：形成宽度大于所述开口的宽度的所述第二开口。
在又一些其他实施例中，本发明提供了一种BSI图像传感器。后端制程(BEOL)堆叠件配置在载体衬底上方。半导体区域配置在BEOL堆叠件上方并与BEOL堆叠件隔开。半导体区域包括光电检测器。一对半导体柱从光电检测器开始朝向BEOL堆叠件垂直延伸。一对FDR与光电检测器垂直隔开并且对应地邻接半导体柱，以与光电检测器相对。FDR的侧壁表面与对应半导体柱的相邻侧壁表面横向偏离。一对栅极介电层加衬里于半导体柱的侧壁表面并横向配置在半导体柱的侧壁表面和FDR之间。一对栅极横向配置为与栅极介电层相邻并且垂直位于FDR和光电检测器之间。
上面论述了多个实施例的特征使得本领域技术人员能够更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以容易地以本发明为基础设计或修改用于执行与本文所述实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员还应该意识到，这些等效结构不背离本发明的精神和范围，并且可以在不背离本发明的精神和范围的情况下做出各种变化、替换和改变。

Claims (10)

1.一种背侧照明(BSI)图像传感器，包括：
半导体柱，从光电检测器开始朝向后端制程(BEOL)堆叠件垂直延伸；
浮置扩散区域(FDR)，通过所述半导体柱与所述光电检测器垂直隔开，所述FDR包括与所述半导体柱的相邻侧壁表面横向偏移的侧壁表面以在所述FDR和所述光电检测器之间限定横向凹部；
栅极介电层，加衬里于所述半导体柱的侧壁表面并且配置在所述横向凹部中；以及
栅极，配置为与所述栅极介电层横向相邻并且填充所述横向凹部。
2.根据权利要求1所述的BSI图像传感器，其中，与所述光电检测器相对的所述FDR邻接所述半导体柱，并且所述FDR具有比所述半导体柱大的占位面积。
3.根据权利要求1所述的BSI图像传感器，其中，所述栅极包括：
金属栅极衬里层，被限制于所述横向凹部并且加衬里于所述横向凹部；以及
金属栅极填充层，填充所述横向凹部。
4.根据权利要求1所述的BSI图像传感器，还包括：
半导体区域，邻接所述半导体柱，与所述FDR相对，其中所述光电检测器被配置在所述半导体区域中并且被隔离区域横向环绕。
5.根据权利要求1所述的BSI图像传感器，其中，所述半导体柱的宽度小于或等于约0.2微米。
6.根据权利要求1所述的BSI图像传感器，还包括：
载体衬底，配置在所述BEOL堆叠件下方并与所述BEOL堆叠件邻接；
钝化层，配置在所述光电检测器上方；
滤色器，配置在所述钝化层上方；以及
微透镜，配置在所述滤色器上方。
7.根据权利要求1所述的BSI图像传感器，其中，所述FDR是n型外延层，并且所述半导体柱是n型或p型外延层。
8.根据权利要求1所述的BSI图像传感器，还包括：
第二半导体柱，从所述光电检测器开始朝向所述BEOL堆叠件垂直延伸；
第二FDR，通过所述第二半导体柱与所述光电检测器垂直隔开，所述第二FDR包括与所述第二半导体柱的相邻侧壁表面横向偏移的侧壁表面以在所述第二FDR和所述光电检测器之间限定第二横向凹部；
第二栅极介电层，加衬里于所述第二半导体柱的侧壁表面并配置在所述第二横向凹部中；以及
第二栅极，配置为与所述第二栅极介电层横向相邻并且填充所述第二横向凹部。
9.一种制造背侧照明(BSI)图像传感器的方法，所述方法包括：
在半导体区域上方形成牺牲介电层；
在所述牺牲介电层中执行第一蚀刻以形成暴露所述半导体区域中的光电检测器的开口；
在所述开口中形成半导体柱；
在所述半导体柱和所述牺牲介电层上方形成浮置扩散区域(FDR)；
在所述牺牲介电层中执行第二蚀刻，以去除所述牺牲介电层并且在所述FDR和所述光电检测器之间形成横向凹部；
在所述横向凹部中形成栅极介电层，以加衬里于所述半导体柱的侧壁表面；
形成栅极，以填充所述横向凹部并通过所述栅极介电层与所述半导体柱横向隔开。
10.一种背侧照明(BSI)图像传感器，包括：
后端制程(BEOL)堆叠件，配置在载体衬底上方；
半导体区域，配置在所述BEOL堆叠件上方并与所述BEOL堆叠件隔开，所述半导体区域包括光电检测器；
一对半导体柱，从所述光电检测器开始朝向所述BEOL堆叠件垂直延伸；
一对浮置扩散区域(FDR)，与所述光电检测器垂直隔开并且对应地邻接所述半导体柱以与所述光电检测器相对，其中，所述FDR的侧壁表面远离对应半导体柱的相邻侧壁表面横向偏移；
一对栅极介电层，加衬里于所述半导体柱的侧壁表面并横向配置在所述半导体柱的侧壁表面和所述FDR之间；以及
一对栅极，横向配置为与所述栅极介电层相邻并且垂直位于所述FDR和所述光电检测器之间。
CN201510818706.3A 2015-05-22 2015-11-23 背侧照明(bsi)图像传感器及其制造方法 Active CN106169488B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562165274P 2015-05-22 2015-05-22
US62/165,274 2015-05-22
US14/835,983 US9515116B1 (en) 2015-05-22 2015-08-26 Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture
US14/835,983 2015-08-26

Publications (2)

Publication Number Publication Date
CN106169488A true CN106169488A (zh) 2016-11-30
CN106169488B CN106169488B (zh) 2019-03-22

Family

ID=57325690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510818706.3A Active CN106169488B (zh) 2015-05-22 2015-11-23 背侧照明(bsi)图像传感器及其制造方法

Country Status (2)

Country Link
US (2) US9515116B1 (zh)
CN (1) CN106169488B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847838A (zh) * 2015-12-04 2017-06-13 爱思开海力士有限公司 包括垂直传输门的图像传感器
CN108281452A (zh) * 2017-02-03 2018-07-13 思特威电子科技（美国）有限公司 像素单元和形成方法以及成像系统组件
CN110112162A (zh) * 2019-05-17 2019-08-09 德淮半导体有限公司 图像传感器及其形成方法
CN110574166A (zh) * 2019-07-30 2019-12-13 深圳市汇顶科技股份有限公司 图像传感器及其制造方法、芯片及手持装置
CN110828497A (zh) * 2019-11-19 2020-02-21 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
TWI748481B (zh) * 2020-01-03 2021-12-01 台灣積體電路製造股份有限公司 半導體元件及其形成方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471593B1 (ko) * 2015-06-09 2022-11-29 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
US9706142B2 (en) 2015-09-23 2017-07-11 Semiconductor Components Industries, Llc High dynamic range and global shutter image sensor pixels having charge overflow signal detecting structures
US9854184B2 (en) * 2016-03-01 2017-12-26 Semiconductor Components Industries, Llc Imaging pixels with a fully depleted charge transfer path
KR102569811B1 (ko) * 2016-04-08 2023-08-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
KR102552758B1 (ko) 2016-04-25 2023-07-07 소니그룹주식회사 고체 촬상 소자 및 그 제조 방법 및 전자 기기
US10103190B2 (en) * 2016-05-13 2018-10-16 Semiconductor Components Industries, Llc Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate
US10622394B2 (en) * 2016-12-02 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensing device
US10163963B2 (en) 2017-04-05 2018-12-25 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates
DE102018122628B4 (de) * 2017-09-29 2023-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS Bildsensor mit gezackter Fotodiodenstruktur
US10658409B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. U. Semiconductor structure and method of manufacturing the same
US11075242B2 (en) * 2017-11-27 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices for image sensing
US10424568B1 (en) * 2018-06-19 2019-09-24 Globalfoundries Singapore Pte. Ltd. Image sensor with stacked SPAD and method for producing the same
US11431926B2 (en) 2018-11-09 2022-08-30 Semiconductor Components Industries, Llc Image sensors having high dynamic range imaging pixels
DE102019111916B4 (de) 2018-11-29 2024-04-18 Taiwan Semiconductor Manufacturing Co. Ltd. DoP-PIXELSENSOR
US10741593B1 (en) * 2019-05-24 2020-08-11 Omnivision Technologies, Inc. Vertical transfer gate storage for a global shutter in an image sensor
US11044429B2 (en) * 2019-07-25 2021-06-22 Omnivision Technologies, Inc. Charge collection gate with central collection photodiode in time of flight pixel
US11302727B2 (en) 2019-11-20 2022-04-12 Omnivision Technologies, Inc. Pixel, associated image sensor, and method
US11843019B2 (en) 2019-11-20 2023-12-12 Omni Vision Technologies, Inc. Pixel, associated image sensor, and method
US11521997B2 (en) 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure
KR20220005888A (ko) * 2020-07-07 2022-01-14 삼성전자주식회사 이미지 센서
WO2023122231A1 (en) * 2021-12-22 2023-06-29 Gigajot Technology, Inc. Vertical pump-gate charge transfer for high-conversion-gain cmos image sensor pixels

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273654A1 (en) * 2011-04-26 2012-11-01 Aptina Imaging Corporation Image sensor array for back side illumination with global shutter using a junction gate photodiode
US20120273653A1 (en) * 2011-04-27 2012-11-01 Aptina Imaging Corporation Image sensor array for the back side illumination with junction gate photodiode pixels
CN103165631A (zh) * 2011-12-12 2013-06-19 普廷数码影像控股公司 图像传感器像素及其操作方法及图像传感器
CN103700677A (zh) * 2012-09-27 2014-04-02 台湾积体电路制造股份有限公司 图像装置及其形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4280822B2 (ja) * 2004-02-18 2009-06-17 国立大学法人静岡大学 光飛行時間型距離センサ
KR100695517B1 (ko) * 2005-07-26 2007-03-14 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
US7323378B2 (en) * 2005-10-20 2008-01-29 Pixart Imaging Inc. Method for fabricating CMOS image sensor
KR100851494B1 (ko) * 2007-05-14 2008-08-08 매그나칩 반도체 유한회사 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀
US7656000B2 (en) * 2007-05-24 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Photodetector for backside-illuminated sensor
US20090201400A1 (en) * 2008-02-08 2009-08-13 Omnivision Technologies, Inc. Backside illuminated image sensor with global shutter and storage capacitor
US8735797B2 (en) * 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
JP2010206173A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
US8569807B2 (en) * 2009-09-01 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor having capacitor on pixel region
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP5696081B2 (ja) * 2012-03-23 2015-04-08 株式会社東芝 固体撮像装置
US8883544B2 (en) * 2012-05-04 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an image device
US9780137B2 (en) * 2013-11-25 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image-sensor device with epitaxial isolation feature
KR20150062487A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 이미지 센서
US9431446B2 (en) * 2013-12-19 2016-08-30 Taiwan Semiconductor Manufacturing Co. Ltd. Mechanisms for forming image sensor device
US9391113B2 (en) * 2014-01-17 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Image-sensor device structure and method of manufacturing
US9929204B2 (en) * 2014-03-13 2018-03-27 Samsung Electronics Co., Ltd. Unit pixel of image sensor, image sensor including the same and method of manufacturing image sensor
US9281331B2 (en) * 2014-06-19 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. High dielectric constant structure for the vertical transfer gates of a complementary metal-oxide semiconductor (CMOS) image sensor
KR102252647B1 (ko) * 2014-07-11 2021-05-17 삼성전자주식회사 이미지 센서의 픽셀 및 이미지 센서
US9748299B2 (en) * 2014-08-06 2017-08-29 Samsung Electronics Co., Ltd. Pixel, image sensor including the same, and portable electronic device including the image sensor
US9659987B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273654A1 (en) * 2011-04-26 2012-11-01 Aptina Imaging Corporation Image sensor array for back side illumination with global shutter using a junction gate photodiode
US20120273653A1 (en) * 2011-04-27 2012-11-01 Aptina Imaging Corporation Image sensor array for the back side illumination with junction gate photodiode pixels
CN103165631A (zh) * 2011-12-12 2013-06-19 普廷数码影像控股公司 图像传感器像素及其操作方法及图像传感器
CN103700677A (zh) * 2012-09-27 2014-04-02 台湾积体电路制造股份有限公司 图像装置及其形成方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847838A (zh) * 2015-12-04 2017-06-13 爱思开海力士有限公司 包括垂直传输门的图像传感器
CN106847838B (zh) * 2015-12-04 2020-10-16 爱思开海力士有限公司 包括垂直传输门的图像传感器
CN108281452A (zh) * 2017-02-03 2018-07-13 思特威电子科技（美国）有限公司 像素单元和形成方法以及成像系统组件
CN108281452B (zh) * 2017-02-03 2022-04-15 思特威(上海)电子科技股份有限公司 像素单元和形成方法以及成像系统组件
CN110112162A (zh) * 2019-05-17 2019-08-09 德淮半导体有限公司 图像传感器及其形成方法
CN110112162B (zh) * 2019-05-17 2021-11-30 德淮半导体有限公司 图像传感器及其形成方法
CN110574166A (zh) * 2019-07-30 2019-12-13 深圳市汇顶科技股份有限公司 图像传感器及其制造方法、芯片及手持装置
WO2021016839A1 (zh) * 2019-07-30 2021-02-04 深圳市汇顶科技股份有限公司 图像传感器及其制造方法、芯片及手持装置
CN110828497A (zh) * 2019-11-19 2020-02-21 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
CN110828497B (zh) * 2019-11-19 2022-03-18 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
TWI748481B (zh) * 2020-01-03 2021-12-01 台灣積體電路製造股份有限公司 半導體元件及其形成方法

Also Published As

Publication number Publication date
US20170053955A1 (en) 2017-02-23
CN106169488B (zh) 2019-03-22
US9818788B2 (en) 2017-11-14
US9515116B1 (en) 2016-12-06
US20160343751A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
CN106169488A (zh) 用于使用全局快门捕获的背侧照明（bsi）互补金属氧化物半导体（cmos）图像传感器的垂直转移栅极结构
US11393937B2 (en) QE approach by double-side, multi absorption structure
CN109585466B (zh) 互补式金属－氧化物－半导体影像传感器及影像传感器的形成方法
US9466629B2 (en) Image sensor and method of fabricating the same
US10651225B2 (en) Band-pass filter for stacked sensor
CN105409002B (zh) 固态成像元件和电子设备
CN103378111B (zh) 背照式图像传感器芯片的金属栅格及其形成方法
TWI495096B (zh) 在半導體裝置中用於在墊片下電路之墊片設計
US9240431B1 (en) Conductive trench isolation
CN103579264B (zh) 用于制造3d图像传感器结构的系统和方法
CN109427832A (zh) 影像感应器集成芯片
US20150263054A1 (en) Deep trench isolation with air-gap in backside illumination image sensor chips
US9130072B1 (en) Backside illuminated image sensor and method of manufacturing the same
TWI794723B (zh) 影像感測器及其形成方法
US11670662B2 (en) Semiconductor substrate with passivated full deep-trench isolation and associated methods of manufacture
CN110310965A (zh) 每个像素区域具有多个透镜的图像传感器
CN106558595A (zh) 用于形成半导体图像传感器器件和结构的方法
CN109786406A (zh) 用于图像传感器器件的光阻挡层
KR20210132574A (ko) 이미지 센서를 위한 후면 딥 트렌치 격리 구조물
KR20220147503A (ko) 이미지 센서를 위한 후면 구조체
CN106449671B (zh) 中间集成电路裸片及堆叠成像系统
CN109841640A (zh) 具有焊盘结构的图像传感器
CN106409880A (zh) 用于集成封装件的半导体晶圆
CN108231809A (zh) 一种背照式图像传感器及其制备方法
US10424568B1 (en) Image sensor with stacked SPAD and method for producing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant