CN1983591A - 晶片间对准的方法和结构 - Google Patents

晶片间对准的方法和结构 Download PDF

Info

Publication number
CN1983591A
CN1983591A CNA2006101465853A CN200610146585A CN1983591A CN 1983591 A CN1983591 A CN 1983591A CN A2006101465853 A CNA2006101465853 A CN A2006101465853A CN 200610146585 A CN200610146585 A CN 200610146585A CN 1983591 A CN1983591 A CN 1983591A
Authority
CN
China
Prior art keywords
capacitive coupling
coupling structure
semiconductor wafer
capacitor
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101465853A
Other languages
English (en)
Other versions
CN100530634C (zh
Inventor
M·D·亚费
T·J·多尔顿
E·J·斯普罗吉斯
J·P·甘比诺
S·E·路斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1983591A publication Critical patent/CN1983591A/zh
Application granted granted Critical
Publication of CN100530634C publication Critical patent/CN100530634C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种用于对准晶片的结构和用于操作此结构的方法。所述结构包括(a)第一半导体晶片，包括第一电容耦合结构；以及(b)第二半导体晶片，包括第二电容耦合结构。所述第一和第二半导体晶片通过公共表面相互直接物理接触。如果在所述第一和第二半导体晶片通过所述公共表面相互直接物理接触时，所述第一和第二半导体晶片在第一方向上相对于彼此移动1nm的第一位移距离，那么包括所述第一和第二电容耦合结构的第一电容器的电容量会发生至少10－18F的变化。所述第一方向基本上与所述公共表面平行。

Description

晶片间对准的方法和结构
技术领域
本发明涉及晶片间的对准，更具体地说，涉及用于电容耦合结构的晶片间对准。
背景技术
在现有技术中，可以将两个包括器件的晶片对准并接着接合在一起，以达到使器件密度翻倍的目的。结果，总是需要帮助实现好的晶片间对准的结构(以及用于操作此结构的方法)，用于后面的晶片接合的工艺。
发明内容
本发明提供一种结构，包括：(a)第一半导体晶片，包括第一电容耦合结构；以及(b)第二半导体晶片，包括第二电容耦合结构，其中所述第一和第二半导体晶片通过公共表面相互直接物理接触，其中如果在所述第一和第二半导体晶片通过所述公共表面相互直接物理接触时，所述第一和第二半导体晶片在第一方向上相对于彼此移动1nm的第一位移距离，那么包括所述第一和第二电容耦合结构的第一电容器的电容量会发生至少10-18F的变化，以及其中所述第一方向基本上与所述公共表面平行。
本发明提供了一种晶片对准的方法，包括：提供一种结构，所述结构包括(a)第一半导体晶片，包括第一电容耦合结构，以及(b)第二半导体晶片，包括第二电容耦合结构；测量包括所述第一和第二电容耦合结构的第一电容器的电容量；以及在所述第一和第二半导体晶片通过公共表面相互直接物理接触时，在第一方向上相对于彼此移动所述第一和第二半导体晶片，直到所述第一电容器具有在所述测量所述第一电容器的电容量中测得的第一最大电容量，其中所述第一方向基本上与所述公共表面平行。
本发明还提供了一种晶片对准的方法，包括提供一种结构，所述结构包括(a)第一半导体晶片，包括第一和第三电容耦合结构，以及(b)第二半导体晶片，包括第二和第四电容耦合结构，其中所述第一和第二电容耦合结构的每个电容耦合结构包括M个第一指状物宽度的电容耦合指状物，M为大于1的整数，其中所述第三和第四电容耦合结构的每个电容耦合结构包括N个第二指状物宽度的电容耦合指状物，N为大于1的整数，以及其中所述第一指状物宽度为所述第二指状物宽度的至少两倍；测量包括所述第一和第二电容耦合结构的第一电容器的电容量；在所述第一和第二半导体晶片通过公共表面相互直接物理接触时，在第一方向上相对于彼此移动所述第一和第二半导体晶片，直到所述第一电容器具有在所述测量所述第一电容器的电容量中测得的第一最大电容量，其中所述第一方向基本上与所述公共表面平行；测量包括所述第三和第四电容耦合结构的第二电容器的电容量；以及在所述移动所述第一和第二半导体晶片直到所述第一电容器具有所述第一最大电容量之后，在所述第一和第二半导体晶片通过公共表面相互直接物理接触时，在所述第一方向上相对于彼此移动所述第一和第二半导体晶片，直到所述第二电容器具有在所述测量所述第二电容器的电容量中测得的第二最大电容量。
本发明提供了帮助获得用于后面的晶片接合工艺的良好晶片间对准的结构(以及用于操作此结构的方法)。
附图说明
图1、1A、2、和2A示出了根据本发明的实施例的两个电容耦合结构的不同视图；
图2B示出了根据本发明的实施例如何对准图2A中所示两个电容耦合结构；
图3A-3B示出了根据本发明的实施例的两个半导体晶片中图1所示两个电容耦合结构的第一位置；
图3C示出了如何可以将图3B的电容耦合结构110连接到半导体晶片100的边缘180；
图4示出了根据本发明的实施例的两个半导体晶片中图1所示两个电容耦合结构的第二位置；
图5和6根示出了据本发明的实施例的两个晶片上不同电容耦合结构的设置。
具体实施方式
图1、1A、2、和2A示出了根据本发明的实施例的两个电容耦合结构110和120的不同视图。更具体地说，图1示出了两个电容耦合结构110和210的透视图。如图所示，电容耦合结构110包括三个电容耦合指状物112a、112b，和112c以及共用基极114，其中共用基极114将三个电容耦合指状物112a、112b，和112c物理固定并电连接在一起。
类似，电容耦合结构210包括三个电容耦合指状物212a、212b、和212c以及共用基极214，其中共用基极214将三个电容耦合指状物212a、212b，和212c物理固定并电连接在一起。在一个实施例中，电容耦合结构110和210的每个都由导电材料(例如金属)形成。
图1A分别示出了两个半导体晶片100和200中的两个电容耦合结构110和210的截面图。
电容耦合结构110的电容耦合指状物112a、112b、和112c被掩埋在半导体晶片100中，但物理接近半导体晶片100的顶表面115。类似地，电容耦合结构210的电容耦合指状物212a、212b、和212c被掩埋在半导体晶片200中，但物理接近半导体晶片200的顶表面215。
在一个实施例中，如果在两个半导体晶片100和200的顶表面115和215直接相互物理接触并在同一平面内时，将它们相对于彼此移动(如在对准两个半导体晶片100和200期间所发生的)，那么电容耦合指状物112a、112b、和112c(i)将不会与电容耦合指状物212a、212b、和212c直接物理接触，而且(ii)将与电容耦合指状物212a、212b、和212c电绝缘。换句话说，两个电容耦合结构110和210将在此对准期间相互电绝缘。
图1和1A中，电容耦合指状物112a、112b、和112c分别完全与电容耦合指状物212a、212b、和212c对准。如果这样，就认为两个电容耦合结构110和210完全对准。在一个实施例中，如果两个电容耦合结构110和210完全对准，那么在顶表面115上制造的接触衬垫(未示出，但是电耦合到晶片100的器件和连线)将一对一地与在顶表面215上制造的接触衬垫(未示出，但是电耦合到晶片200的器件和连线)直接物理接触，以使现在可以将两个半导体晶片100和200接合到一起。在一个实施例中，当两个电容耦合结构110和210完全对准时，包括两个电容耦合机构110和210的电容器110、210的电容最大。
图2示出了半导体晶片100相对于半导体晶片200在方向990上向左移动如图所示的等于电容耦合指状物212a的半个指状物宽度991的位移距离992之后的两个半导体晶片100和200。图2A只示出了图2中(即，移动之后)的两个电容耦合结构110和210的俯视图。
参考图2和2A，假设两个电容耦合结构110和210的所有的电容耦合指状物具有相同的宽度。那么，半导体晶片100相对于半导体晶片200的这个移动把电容器110、210的电容减小了一半。这是因为电容器110、210的电容量与两个电容耦合结构110和210的重叠面积成比例。因为半导体晶片100相对于半导体晶片200的移动将两个电容耦合结构110和210的重叠面积减小了一半，因此电容器110、210的电容量也减小了一半。
在一个实施例中，电容耦合结构110和210的每个具有N个电容耦合指状物(N为正整数)。在一个实施例中，电容计305(图2A)电连接到了两个电容耦合结构110和210，以测量在半导体晶片100和200的对准期间中的电容器110、210的电容量。
在一个实施例中，将半导体晶片100和200对准，用于后面的接合。当第一和第二半导体晶片100和200的顶表面115和215直接相互物理接触并在同一表面内时，相对于彼此移动它们，直到通过电容计305测量的电容器110、210的电容量最大，就表明两个电容耦合结构110和210完全对准了。接着，使用常规晶片接合工艺将两个半导体晶片100和200接合在一起。
更具体地说，参考图2A和2B，在一个实施例中，通过耦合到电容计305和步进电动机309(图2A)的处理器307(图2A)控制半导体晶片100和200的对准。如图所示，在对准半导体晶片100和200期间，步进电动机309在处理器307的控制下相对于半导体晶片200移动半导体晶片100。
在一个实施例中，如下执行半导体晶片100和200的对准。步进电动机309相对于半导体晶片200以相等步长在方向990(图2A)上移动半导体晶片100依次通过对应于点A、B、C、D、E、和F的相对位置(简言之，分别通过相对位置A、B、C、D、E、和F)，而处理器307收集在每个相对位置A、B、C、D、E、和F处的电容测量值。在相对位置F处，处理器识别出两个电容量连续下降。作为响应，处理器307产生了相应于点A、B、C、D、E、和F的拟合曲线311(图2B)，并找到了拟合曲线311的最大点M。在一个实施例中，使用最小二乘二次曲线拟合法产生拟合曲线311。接下来，处理器307确定出与最大点M相关的水平轴上的相对位置最接近相对位置D。结果，处理器驱使步进电动机309将半导体晶片100移回到相对位置D，并在方向990(图2A)上完成对半导体晶片100和200的对准。
在一个实施例中，如果在第一和第二半导体晶片100和200通过公共表面115、215(因为顶表面115和215合并了)直接物理接触时，将它们在方向990上(或在与方向990相反的方向上)相对于彼此移动1nm，那么电容器110、210的电容量将产生至少10-18F的变化。
图3A-3B分别示出了根据本发明的实施例的两个半导体晶片110和210中的两个电容耦合结构110和210的第一位置。更具体地说，参考图3A，电容耦合结构110位于半导体晶片100的切片道120中和器件层130中，如图所示，器件层130包括晶体管132a、132b和132c。应该注意，如图所示，互连层142、144、146和148直接在器件层130上面，其中互连层148为顶部互连层。
类似，电容耦合结构210位于半导体晶片200的切片道220中和器件层230中，如图所示，器件层230包括晶体管232a、232b和232c。应该注意，如图所示，互连层242、244、246和248直接在器件层230上面，其中互连层248为顶部互连层。
在一个实施例中，通过相对滑移两个半导体晶片100和200，以使两个顶表面115和215相对滑动，来实施两个半导体晶片100和200的对准。在此对准工艺期间，两个电容耦合结构110和210总是通过掩埋氧化物(BOX)层150和250相互电绝缘。当电容计305探测到电容器110、210的最大电容时，则两个半导体晶片100和200完全对准。应该注意，在上述对准工艺之后将是背对背晶片接合工艺。
在一个实施例中，电容耦合结构110与晶体管132a、132b和132c位于同一半导体层中。如图所示，电容耦合结构110包括掺杂硅区118和硅化物区119。在一个实施例中，对掺杂硅区与晶体管132a、132b和132c的源极/漏极区同时掺杂。接着，在形成硅化物区119的同时形成晶体管132a、132b和132c的硅化物区(未示出)。在一个实施例中，以相同的方式在半导体晶片200中形成位于半导体晶片200中的电容耦合结构210。
除了层130在沟道区120中包括介质材料，以及电容耦合结构110被这些介质材料包围以外，图3B与图3A类似。在一个实施例中，在形成用于电容耦合结构110的间隔的同时形成用于晶体管132a、132b和132c的接触孔133。接着，同时用相同的导电材料(例如，钨)填充用于电容耦合结构110的间隔和接触孔133，以形成电容耦合结构110。在一个实施例中，以相同的方式在半导体晶片200中形成位于半导体晶片200中的电容耦合结构210。
图3C示出了如何可以将图3B的电容耦合结构110连接到半导体晶片100的边缘180(无论电容耦合结构110位于切片道中或边缘180附近的区域中)。应该注意，边缘180上的探针衬垫170可用于电接触电容耦合结构110。
图4分别示出根据本发明的实施例的两个半导体晶片100和200中的两个电容耦合结构110和210的第二位置。更具体地说，电容耦合结构110位于半导体晶片100的切片道120中和次顶部互连层146中。类似地，电容耦合结构210位于半导体晶片200的切片道220中和次顶部互连层246中。
在一个实施例中，通过相对滑移两个半导体晶片100和200，以使两个顶表面115和215相对滑动，而实施对两个半导体晶片100和200的对准。在此对准工艺期间，两个电容耦合结构110和210总是通过分别在切片道120和220中主要包括介质材料的顶部互连层148和248相互电绝缘。当电容计305(图2A)探测到电容器110、210的最大电容量时，则两个半导体晶片100和200被完全对准。应该注意，在上述对准工艺之后将是顶对顶的晶片接合工艺。
图5示出了根据本发明的实施例的半导体晶片500的俯视图，示出了的半导体晶片500的边缘505附近的四个电容耦合结构510a、510b、510c和510d的对准。四个电容耦合结构510a、510b、510c和510d的每个与图1的电容耦合结构110和210的形状类似。半导体晶片500还包括多个集成电路(芯片)520。
图6示出了要对准并接合到图5的半导体晶片500的半导体晶片600的俯视图。在一个实施例中，参考图5和6，半导体晶片600为半导体晶片500关于四个电容耦合结构510a、510b、510c和510d的镜像。换句话说，半导体晶片600包括四个电容耦合结构610a、610b、610c和610d，以使当半导体晶片500和600完全对准时，四个电容耦合结构510a、510b、510c和510d分别和四个电容耦合结构610a、610b、610c和610d完全对准。结果，四个电容耦合结构610a、610b、610c和610d也在半导体晶片600的边缘605附近。
在一个实施例中，参考图5和6，电容耦合结构510a的指状物510a’相互平行，并与方向530平行，而电容耦合结构510b的指状物510b’相互平行，并与方向540平行。在一个实施例中，方向530和540基本上相互垂直。
结果，可以将包括电容耦合结构510a和610a的电容器510a、510a用于在方向540上对准半导体晶片500和600。这是因为半导体晶片600相对于半导体晶片500在方向540上的移动将导致电容器510a、610a的电容的明显变化。
类似，可以将包括电容耦合结构510b和610b的电容器510b、610b用于在方向530上对准半导体晶片500和600。这是因为半导体晶片600相对于半导体晶片500在方向530上的移动将导致电容器510b、610b的电容的明显变化。
在一个实施例中，半导体晶片500和600分别包括切片道550和650中的电容耦合结构(未示出)，它们的尺寸和形状与图1和1A的电容耦合结构110和210的类似。
在一个实施例中，半导体晶片500和600分别包括将半导体晶片500和600的所有电容耦合结构连接到导体晶片500和600的边缘505和506上的探针衬垫(未示出)的导电线路，以使电容耦合结构可以在晶片对准期间通过探针衬垫电接触。对于位于切片道550和650中的电容耦合结构，相关的导电线路沿切片道550和650到达位于边缘505和506上的相关探针衬垫。
在一个实施例中，电容耦合结构510a、510b、610a和610b具有10μm的指状物宽度和50μm的指状物间距(即，两个相邻指状物之间的距离，例如图2A的电容耦合结构210的指状物间距260)，而电容耦合结构510c、510d、610c和610d具有1μm的指状物宽度和5μm的指状物间距。假设所有的电容耦合指状物具有相同的长度。
结果，在一个实施例中，电容器510a、610a和510b、610b分别用于半导体晶片100和200在方向540和530上的粗对准。接着，电容器510c、610c和510d、610d分别用于半导体晶片100和200在方向540和530上的精对准。可选的是，可以将位于切片道550和650中的电容耦合结构(未示出)用于晶片100和200的细对准。应该注意，相同电容器的电容耦合结构具有相同数目的指状物，而不同电容器的电容耦合结构可以具有不同数目的指状物。
在上述实施例中，用于粗对准的电容器的指状物间距为用于细对准的电容器的指状物间距的五倍(即，50μm和10μm)。通常，用于粗对准的电容器的指状物间距为用于细对准的电容器的指状物间距的至少两倍。
在上述实施例中，电容耦合结构110和210(图2A)的指状物的指状物宽度都相同。通常，参考图2A，这些指状物宽度没必要相同。更具体地说，虽然指状物112a和212a的指状物宽度相同，但是指状物112a和112b的指状物宽度可以不同。
尽管在此描述了本发明的具体实施例，用于说明的目的，但是对于本领域内的技术人员来说许多修改和改变将变得明显。因此，所附权利要求书趋于包括所有这些落入本发明真实精神和范围之内的修改和改变。

Claims (20)

1.一种结构，包括：
(a)第一半导体晶片，包括第一电容耦合结构；以及
(b)第二半导体晶片，包括第二电容耦合结构，
其中所述第一和第二半导体晶片通过公共表面相互直接物理接触，
其中如果在所述第一和第二半导体晶片通过所述公共表面相互直接物理接触时，所述第一和第二半导体晶片在第一方向上相对于彼此移动1nm的第一位移距离，那么包括所述第一和第二电容耦合结构的第一电容器的电容量会发生至少10-18F的变化，以及
其中所述第一方向基本上与所述公共表面平行。
2.根据权利要求1的结构，
其中所述第一电容耦合结构包括N个第一电容耦合指状物，N为大于1的整数，以及
其中所述第二电容耦合结构包括N个第二电容耦合指状物。
3.根据权利要求2的结构，其中所述N个第一电容耦合指状物与所述N个第二电容耦合指状物一一对准。
4.根据权利要求3的结构，
其中所述N个第一电容耦合指状物相互平行，以及
其中所述N个第一电容耦合指状物具有相同的指状物宽度。
5.根据权利要求3的结构，
其中所述N个第一电容耦合指状物相互平行，以及
其中所述N个第一电容耦合指状物不具有相同的指状物宽度。
6.根据权利要求1的结构，
其中所述第一半导体晶片还包括第三电容耦合结构，
其中所述第二半导体晶片还包括第四电容耦合结构，
其中如果在所述第一和第二半导体晶片通过所述公共表面相互直接物理接触时，所述第一和第二半导体晶片在第二方向上相对于彼此移动1nm的第二位移距离，那么包括所述第三和第四电容耦合结构的第二电容器的电容量会发生至少10-18F的变化，以及
其中所述第二方向基本上与所述公共表面平行，以及
其中所述第一和第二方向基本上相互垂直。
7.根据权利要求1的结构，
其中所述第一电容耦合结构位于所述第一半导体晶片的第一切片道中，以及
其中所述第二电容耦合结构位于所述第二半导体晶片的第二切片道中。
8.根据权利要求1的结构，
其中所述第一电容耦合结构不位于所述第一半导体晶片的切片道或芯片区中，以及
其中所述第二电容耦合结构不位于所述第二半导体晶片的切片道或芯片区中。
9.一种晶片对准的方法，包括：
提供一种结构，所述结构包括(a)第一半导体晶片，包括第一电容耦合结构，以及(b)第二半导体晶片，包括第二电容耦合结构；
测量包括所述第一和第二电容耦合结构的第一电容器的电容量；以及
在所述第一和第二半导体晶片通过公共表面相互直接物理接触时，在第一方向上相对于彼此移动所述第一和第二半导体晶片，直到所述第一电容器具有在所述测量所述第一电容器的电容量中测得的第一最大电容量，其中所述第一方向基本上与所述公共表面平行。
10.根据权利要求9的方法，还包括：
测量包括第三和第四电容耦合结构的第二电容器的电容量，其中所述第一半导体晶片还包括所述第三电容耦合结构，以及其中所述第二半导体晶片还包括所述第四电容耦合结构；以及
在所述第一和第二半导体晶片通过公共表面相互直接物理接触时，在第二方向上相对于彼此移动所述第一和第二半导体晶片，直到所述第二电容器具有在所述测量所述第二电容器的电容量中测得的第二最大电容量，其中所述第二方向基本上与所述公共表面平行，以及其中所述第一和第二方向基本上相互垂直。
11.根据权利要求9的方法，其中所述移动所述第一和第二半导体晶片包括：
使用步进电动机，以相等的步长相对于所述第二晶片移动所述第一半导体晶片通过多个相对位置；
使用处理器收集在所述多个相对位置处的所述第一电容器的电容量；
如果在所述收集的电容量中出现两个连续的电容量下降，就产生适合对应于所述多个相对位置的相对位置的所述收集的电容量的拟合曲线；
确定所述拟合曲线的最大点；以及
使用所述步进电动机将所述第一半导体晶片移动到最接近与所述最大点相关的相对位置的所述多个相对位置的相对位置。
12.根据权利要求9的方法，其中如果在所述第一和第二半导体晶片通过所述公共表面相互直接物理接触时，所述第一和第二半导体晶片在第一方向上相对于彼此移动1nm的位移距离，那么所述第一电容器的电容量会发生至少10-18F的变化。
13.根据权利要求9的方法，
其中所述第一电容耦合结构包括N个第一电容耦合指状物，N为大于1的整数，以及
其中所述第二电容耦合结构包括N个第二电容耦合指状物。
14.根据权利要求13的结构，
其中所述N个第一电容耦合指状物相互平行，以及
其中所述N个第一电容耦合指状物具有相同的指状物宽度。
15.根据权利要求13的结构，
其中所述N个第一电容耦合指状物相互平行，以及
其中所述N个第一电容耦合指状物不具有相同的指状物宽度。
16.根据权利要求9的方法，
其中所述第一电容耦合结构位于所述第一半导体晶片的第一切片道中，以及
其中所述第二电容耦合结构位于所述第二半导体晶片的第二切片道中。
17.根据权利要求9的方法，
其中所述第一电容耦合结构不位于所述第一半导体晶片的切片道或芯片区中，以及
其中所述第二电容耦合结构不位于所述第二半导体晶片的切片道或芯片区中。
18.一种晶片对准的方法，包括
提供一种结构，所述结构包括(a)第一半导体晶片，包括第一和第三电容耦合结构，以及(b)第二半导体晶片，包括第二和第四电容耦合结构，
其中所述第一和第二电容耦合结构的每个电容耦合结构包括M个第一指状物宽度的电容耦合指状物，M为大于1的整数，
其中所述第三和第四电容耦合结构的每个电容耦合结构包括N个第二指状物宽度的电容耦合指状物，N为大于1的整数，以及
其中所述第一指状物宽度为所述第二指状物宽度的至少两倍；
测量包括所述第一和第二电容耦合结构的第一电容器的电容量；
在所述第一和第二半导体晶片通过公共表面相互直接物理接触时，在第一方向上相对于彼此移动所述第一和第二半导体晶片，直到所述第一电容器具有在所述测量所述第一电容器的电容量中测得的第一最大电容量，其中所述第一方向基本上与所述公共表面平行；
测量包括所述第三和第四电容耦合结构的第二电容器的电容量；以及
在所述移动所述第一和第二半导体晶片直到所述第一电容器具有所述第一最大电容量之后，在所述第一和第二半导体晶片通过公共表面相互直接物理接触时，在所述第一方向上相对于彼此移动所述第一和第二半导体晶片，直到所述第二电容器具有在所述测量所述第二电容器的电容量中测得的第二最大电容量。
19.根据权利要求18的方法，其中如果在所述第一和第二半导体晶片通过所述公共表面相互直接物理接触时，所述第一和第二半导体晶片在所述第一方向上相对于彼此移动1nm的位移距离，那么所述第一电容器的电容量会发生至少10-18F的变化。
20.根据权利要求18的方法，其中如果在所述第一和第二半导体晶片通过所述公共表面相互直接物理接触时，所述第一和第二半导体晶片在所述第一方向上相对于彼此移动1nm的位移距离，那么所述第二电容器的电容量会发生至少10-18F的变化。
CNB2006101465853A 2005-12-12 2006-11-15 晶片间对准的方法和结构 Expired - Fee Related CN100530634C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/275,112 2005-12-12
US11/275,112 US7193423B1 (en) 2005-12-12 2005-12-12 Wafer-to-wafer alignments

Publications (2)

Publication Number Publication Date
CN1983591A true CN1983591A (zh) 2007-06-20
CN100530634C CN100530634C (zh) 2009-08-19

Family

ID=37863841

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101465853A Expired - Fee Related CN100530634C (zh) 2005-12-12 2006-11-15 晶片间对准的方法和结构

Country Status (2)

Country Link
US (3) US7193423B1 (zh)
CN (1) CN100530634C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315197A (zh) * 2010-07-09 2012-01-11 中国科学院微电子研究所 3d集成电路结构以及检测芯片结构是否对齐的方法
CN105241367A (zh) * 2015-10-26 2016-01-13 上海华力微电子有限公司 一种缝合工艺对准精度的检测方法及结构
CN109118958A (zh) * 2018-09-04 2019-01-01 京东方科技集团股份有限公司 对位装置、对位系统和对位方法
CN109118954A (zh) * 2018-07-30 2019-01-01 武汉华星光电半导体显示技术有限公司 一种直拉式显示屏及其压合方法
WO2020037847A1 (zh) * 2018-08-22 2020-02-27 深圳市华星光电技术有限公司 一种液晶面板对位检测装置及方法

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US7193423B1 (en) * 2005-12-12 2007-03-20 International Business Machines Corporation Wafer-to-wafer alignments
DE102008034448B4 (de) * 2008-01-11 2010-10-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Bestimmung der Justagegenauigkeit beim Waferbonden
FR2928030B1 (fr) 2008-02-22 2010-03-26 Commissariat Energie Atomique Procede d'alignement de deux substrats par des microbobines.
US8569899B2 (en) 2009-12-30 2013-10-29 Stmicroelectronics, Inc. Device and method for alignment of vertically stacked wafers and die
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
CN104282607A (zh) * 2013-07-09 2015-01-14 中国科学院微电子研究所 晶片对准方法和装置
US9105517B2 (en) 2013-09-12 2015-08-11 International Business Machines Corporation Wafer to wafer alignment by LED/LSD devices
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10796936B2 (en) 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
CN117878055A (zh) 2016-12-28 2024-04-12 艾德亚半导体接合科技有限公司 堆栈基板的处理
KR20230156179A (ko) 2016-12-29 2023-11-13 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
JP7030825B2 (ja) 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10529634B2 (en) 2017-05-11 2020-01-07 Invensas Bonding Technologies, Inc. Probe methodology for ultrafine pitch interconnects
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10634483B2 (en) 2017-10-13 2020-04-28 Invensense, Inc. Sensor misalignment measuring device
US10658313B2 (en) 2017-12-11 2020-05-19 Invensas Bonding Technologies, Inc. Selective recess
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
CN108511419B (zh) * 2018-03-13 2019-05-28 长江存储科技有限责任公司 半导体器件
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
WO2019241367A1 (en) 2018-06-12 2019-12-19 Invensas Bonding Technologies, Inc. Interlayer connection of stacked microelectronic components
KR20210009426A (ko) 2018-06-13 2021-01-26 인벤사스 본딩 테크놀로지스 인코포레이티드 패드로서의 ｔｓｖ
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
CN110444530A (zh) * 2019-07-12 2019-11-12 南通沃特光电科技有限公司 一种晶圆键合对准结构及其对准方法
US11348848B2 (en) 2019-08-30 2022-05-31 Samsung Electronics Co., Ltd. Semiconductor die, semiconductor wafer, semiconductor device including the semiconductor die and method of manufacturing the semiconductor device
KR20210027670A (ko) 2019-08-30 2021-03-11 삼성전자주식회사 반도체 다이 및 반도체 웨이퍼
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11842894B2 (en) 2019-12-23 2023-12-12 Adeia Semiconductor Bonding Technologies Inc. Electrical redundancy for bonded structures
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2086854A5 (zh) 1970-04-10 1971-12-31 Commissariat Energie Atomique
JPS5562310A (en) 1978-10-20 1980-05-10 Hiromi Ogasawara Direct-acting type displacement detector
GB2097128B (en) 1981-04-16 1984-12-12 Medwin Albert H Electrical vernier measuring apparatus
FR2553532A1 (fr) * 1983-10-12 1985-04-19 Varian Associates Dispositif capacitif d'alignement de masque
US4566193A (en) 1984-07-31 1986-01-28 Hewlett-Packard Company Use of an electronic vernier for evaluation of alignment in semiconductor processing
US4929893A (en) * 1987-10-06 1990-05-29 Canon Kabushiki Kaisha Wafer prober
EP0357769A1 (en) * 1988-03-16 1990-03-14 Plessey Overseas Limited Vernier structure for flip chip bonded devices
US5130660A (en) * 1991-04-02 1992-07-14 International Business Machines Corporation Miniature electronic device aligner using capacitance techniques
US5340962A (en) * 1992-08-14 1994-08-23 Lumonics Corporation Automatic control of laser beam tool positioning
JPH11204623A (ja) 1998-01-16 1999-07-30 Kokusai Electric Co Ltd 基板検出装置
US6239590B1 (en) * 1998-05-26 2001-05-29 Micron Technology, Inc. Calibration target for calibrating semiconductor wafer test systems
KR100280551B1 (ko) * 1999-01-20 2001-01-15 김영환 대용량 커패시터의 제조방법
US6518679B2 (en) * 2000-12-15 2003-02-11 International Business Machines Corporation Capacitive alignment structure and method for chip stacking
JP2003037157A (ja) 2001-07-26 2003-02-07 Canon Inc 基板保持装置、露光装置、デバイス製造方法、半導体製造工場および半導体製造装置の保守方法
US6693441B2 (en) * 2001-11-30 2004-02-17 Stmicroelectronics, Inc. Capacitive fingerprint sensor with protective coating containing a conductive suspension
US6822472B1 (en) * 2003-06-27 2004-11-23 International Business Machines Corporation Detection of hard mask remaining on a surface of an insulating layer
US7193423B1 (en) * 2005-12-12 2007-03-20 International Business Machines Corporation Wafer-to-wafer alignments

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315197A (zh) * 2010-07-09 2012-01-11 中国科学院微电子研究所 3d集成电路结构以及检测芯片结构是否对齐的方法
WO2012003705A1 (zh) * 2010-07-09 2012-01-12 中国科学院微电子研究所 三维集成电路结构以及检测芯片结构对齐的方法
CN102315197B (zh) * 2010-07-09 2013-04-17 中国科学院微电子研究所 3d集成电路结构以及检测芯片结构是否对齐的方法
CN105241367A (zh) * 2015-10-26 2016-01-13 上海华力微电子有限公司 一种缝合工艺对准精度的检测方法及结构
CN109118954A (zh) * 2018-07-30 2019-01-01 武汉华星光电半导体显示技术有限公司 一种直拉式显示屏及其压合方法
WO2020037847A1 (zh) * 2018-08-22 2020-02-27 深圳市华星光电技术有限公司 一种液晶面板对位检测装置及方法
CN109118958A (zh) * 2018-09-04 2019-01-01 京东方科技集团股份有限公司 对位装置、对位系统和对位方法
CN109118958B (zh) * 2018-09-04 2021-01-29 京东方科技集团股份有限公司 对位装置、对位系统和对位方法

Also Published As

Publication number Publication date
CN100530634C (zh) 2009-08-19
US20080308948A1 (en) 2008-12-18
US7474104B2 (en) 2009-01-06
US7193423B1 (en) 2007-03-20
US20070132067A1 (en) 2007-06-14
US8004289B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
CN100530634C (zh) 晶片间对准的方法和结构
US9312221B2 (en) Variable capacitance devices
CN111554690B (zh) 用于测试三维存储器设备的结构和方法
CN101320725B (zh) 具有增加测试图案区域的参数测试线
US8115500B2 (en) Accurate capacitance measurement for ultra large scale integrated circuits
US9831173B2 (en) Slot-shielded coplanar strip-line compatible with CMOS processes
US8921976B2 (en) Using backside passive elements for multilevel 3D wafers alignment applications
US11485631B2 (en) Method of making ohmic contact on low doped bulk silicon for optical alignment
CN104779238B (zh) 一种晶圆接合质量的检测结构及检测方法
CN102956609B (zh) 用于凸块对接合迹线比的结构和方法
US5972725A (en) Device analysis for face down chip
WO2013009609A1 (en) Systems, devices, and methods for two-sided testing of electronic devices
CN107290594A (zh) 测试结构及其测试方法
US20090020756A1 (en) Test structures of a semiconductor device and methods of forming the same
US9000785B2 (en) Transistor test structure
CN104425605B (zh) 检测结构及其形成方法、检测方法
CN106486530A (zh) 半导体装置及其制造方法
US20230013898A1 (en) Semiconductor wafer and test method
WO2022156132A1 (zh) 芯片测试板及芯片测试方法
CN206134675U (zh) 一种tddb测试结构
CN206388698U (zh) 一种半导体器件
JP2013038271A (ja) 半導体装置および半導体装置の製造方法
US9171897B1 (en) Area efficient series MIM capacitor
CN117727737A (zh) 寄生电容的测试结构及测试方法
CN109979915A (zh) 一种mim电容结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20201115