CN109979915A - 一种mim电容结构及其制备方法 - Google Patents
一种mim电容结构及其制备方法 Download PDFInfo
- Publication number
- CN109979915A CN109979915A CN201910246194.6A CN201910246194A CN109979915A CN 109979915 A CN109979915 A CN 109979915A CN 201910246194 A CN201910246194 A CN 201910246194A CN 109979915 A CN109979915 A CN 109979915A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- metal
- dielectric layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种MIM电容结构及其制备方法,所述MIM电容结构在不增加MIM电容结构中的第一电容结构占用芯片面积的同时,可以通过在第一电容结构的纵向上增加第二电容结构,使得MIM电容结构的电容容量包括第一电容结构的电容容量和第二电容结构的电容容量之和,其满足了芯片对于电容的需求,提高了芯片对于设计面积的利用率。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种MIM电容结构及其制备方法。
背景技术
目前,半导体器件中的电容器按照结构大致可以分为多晶硅-绝缘体-多晶硅(PIP)电容器和金属-绝缘体-金属(MIM)电容器。在实际应用中,可以根据半导体器件的特性有选择地使用这些电容器。例如,在高频半导体器件中,可以选用MIM电容器。
随着半导体器件集成度的提高,要求电容器具有更大的电容值,以确保电容器能够正常工作。然而,对于PIP电容器来说,作为上/下电极板的多晶硅与作为电容介电层的绝缘层之间的界面处容易发生氧化,因而会使电容值减小。相比之下,MIM电容器可以具有最小的电阻率,并且由于内部耗尽以及相对较大的电容而基本上不会存在寄生电容。因此,在半导体器件中,尤其是在高频器件中,通常会选用MIM电容器。
然而,在某些芯片中对大电容需求设计,使得电容需要占用芯片的面积越来越大。因此,如何更好的增加电容容量是本领域技术人员亟待解决的一个技术问题。
发明内容
本发明的目的在于提供一种MIM电容结构及其制备方法,以解决现有技术中对于电容容量的要求。
为解决上述技术问题,一方面,本发明提供一种MIM电容结构,包括:
第一电极,所述第一电极包括相互连接的第一电极层和第一金属连接结构;
第二电极,所述第二电极包括相互连接的第二电极层和第二金属连接结构,所述第一电极和第二电极构成第一电容结构;
第三电极,所述第三电极包括相互连接的第三电极层和第一金属连接结构,所述第三电极层沿纵向间隔的设置在所述第一电容结构的一侧;
第四电极,所述第四电极包括相互连接的第四电极层和第二金属连接结构,所述第三电极和第四电极构成第二电容结构;
第一电极间介质层,所述第一电极间介质层覆盖所述第一电极层,所述第二电极层至少部分覆盖所述第一电极间介质层;以及
第二电极间介质层,所述第二电极间介质层覆盖所述第三电极层,所述第四电极至少部分覆盖所述第二电极间介质层。
可选的,所述第一金属连接结构包括:
第一金属层,所述第一金属层沿纵向间隔的设置在所述第一电容结构和第二电容结构的一侧;
第一金属互连线,所述第一金属互连线贯穿所述第一电极间介质层,且电性连接所述第一电极层和所述第三电极层;以及
第二金属互连线,所述第二金属互连线贯穿所述第二电极间介质层,且电性连接所述第三电极层和所述第一金属层。
可选的,所述第二金属连接结构包括:
第二金属层,所述第二金属层沿纵向间隔的设置在所述第一电容结构的一侧,同时,所述第二金属层沿横向间隔设置在所述第二电容结构的一侧;
第三金属层,所述第三金属层沿纵向间隔的设置在所述第一电容结构和第二电容结构的一侧,同时,所述第三金属层沿横向间隔设置在所述第一金属层的一侧;
第三金属互连线,所述第三金属互连线电性连接所述第二电极层和第二金属层;
第四金属互连线,所述第四金属互连线电性连接所述第二金属层和第三金属层;以及
第五金属互连线,所述第五金属互连线电性连接所述第四电极层和所述第三金属层。
进一步的,所述第二金属层沿横向间隔设置在所述第三电极层的一侧。
进一步的,所述第二电极层和第四电极层的材料均包括氮化钛。
进一步的,所述第一电极和第三电极层的材料均包括钨、铜或铝。
进一步的,所述第一金属连接结构和第二金属连接结构的材料均包括钨、铜或铝。
进一步的,所述第一电极间介质层和第二电极间介质层的材料均包括氮化硅。
再一方面,本发明提供一种MIM电容结构的制备方法,制备上述所述的MIM电容结构,包括以下步骤:
形成第一电极层;
在所述第一电极层上自下至上依次形成第一电极间介质层、第二电极层和第一层间介质层;
刻蚀所述第一层间介质层和第一电极间介质层,以形成部分的第一金属连接结构和部分的第二金属连接结构;
在所述第一层间介质层上形成第三电极层;
在所述第三电极层上自下至上依次形成第二电极间介质层、第四电极层和第二层间介质层;
刻蚀所述第二层间介质层和第二电极间介质层,以形成剩余部分的所述第一金属连接结构和剩余部分的所述第二金属连接结构。
可选的,刻蚀所述第一层间介质层和第一电极间介质层,以形成部分的第一金属连接结构和部分的第二金属连接结构包括以下步骤:
刻蚀所述第一层间介质层和第一电极间介质层,形成第一凹槽和第二凹槽,所述第一凹槽暴露出所述第一电极层,所述第二凹槽暴露出所述第二电极层;以及
在所述第一凹槽中形成第一金属互连线,在所述第二凹槽中形成第三金属互连线。
进一步的,在所述第一层间介质层上形成第三电极层时,还形成了第二金属层,所述第三电极和第二金属层沿横向间隔设置。
进一步的,刻蚀所述第二层间介质层和第二电极间介质层,以形成剩余部分的所述第一金属连接结构和剩余部分的所述第二金属连接结构包括以下步骤:
刻蚀所述第二层间介质层和第二电极间介质层,形成第三凹槽、第四凹槽和第五凹槽,所述第三凹槽暴露出所述第三电极层,所述第四凹槽暴露出所述第二金属层,所述第五凹槽暴露出所述第四电极层;
在所述第三凹槽中形成第二金属互连线,在所述第四凹槽中形成第四金属互连线,在所述第五凹槽中形成第五金属互连线;以及
在所述第二层间介质层上形成第一金属层和第三金属层,所述第一金属层通过所述第二金属互连线与所述第三电极层电性连接,所述第三金属层通过所述第四金属互连线与所述第二金属层电性连接,同时,所述第三金属层还通过所述第五金属互连线与所述第四电极层电性连接。
与现有技术相比,本发明具有以下有益效果:
本发明所提供的一种MIM电容结构及其制备方法,在不增加MIM电容结构中的第一电容结构占用芯片面积的同时,可以通过在第一电容结构的纵向上增加第二电容结构,使得MIM电容结构的电容容量包括第一电容结构的电容容量和第二电容结构的电容容量之和,其满足了芯片对于电容的需求,提高了芯片对于设计面积的利用率。
附图说明
图1是一种电容结构的简易示意图;
图2是本发明一实施例的MIM电容结构的简易示意图;
如图标记说明:
图1中:
10-第一电极;11-第一电极层;12-第一金属连接结构;
20-第二电极;21-第二电极层;22-第二金属连接结构;
30-电极间介质层;
图2中:
110-第一电极层;120-第二电极层;130-第三电极层;140-第四电极层;
200-第一金属连接结构;210-第一金属层;220-第一金属互连线;230-第二金属互连线;
300-第二金属连接结构;310-第二金属层;320-第三金属层;330-第三金属互连线;340-第四金属互连线;350-第五金属互连线;
410-第一电极间介质层;420-第二电极间介质层。
具体实施方式
图1是一种电容结构的简易示意图。如图1所示,传统的电容结构包括第一电极10、第二电极20和电极间介质层30,所述第一电极10包括相互连接的第一电极层11和第一金属连接结构12,所述第二电极20包括相互连接的第二电极层21和第二金属连接结构22,所述电极间介质层30覆盖所述第一电极层11,所述第二电极层21覆盖所述电极间介质层30。可知,该结构的电容在需要增加电容容量时需要增加电容的占用芯片的面积,或者减小第一电极和第二电极之间的距离。然而,在第一电极和第二电极之间的距离到达一极限距离时只能通过增大电容的占用面积来实现上述目的,降低了了芯片对于设计面积的利用率。
以下结合附图和具体实施例对本发明的一种MIM电容结构及其制备方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
图2是本实施例的MIM电容结构的简易示意图。如图2所示,本实施例提供了一种MIM电容结构,所述MIM电容结构包括第一电极、第二电极、第三电极、第四电极、第一电极间介质层410和第二电极间介质层420,所述第一电极包括相互连接的第一电极层110和第一金属连接结构200,所述第一电极间介质层410覆盖所述第一电极层110,所述第二电极包括相互连接的第二电极层120和第二金属连接结构300,所述第二电极层120至少部分覆盖所述第一电极间介质层410,所述第一电极和第二电极构成第一电容结构。可知,由于所述第二电极层120至少部分覆盖所述第一电极间介质层410,在第一电极和第二电极之间的距离一定时,第一电容结构的电容量与第二电极层120覆盖所述第一电极间的面积强相关。
需要解释的是,所述第一电极层、第一电极间介质层410和第一金属连接结构200叠置的方向为纵向,与纵向垂直的方向为横向。
所述第三电极包括相互连接的第三电极层130和第一金属连接结构200,所述第三电极层130沿纵向间隔的设置在所述第一电容结构的一侧,例如所述第一电容结构的上方,所述第二电极间介质层420覆盖所述第三电极层130,所述第四电极包括相互连接的第四电极层140和第二金属连接结构300,所述第四电极层140至少部分覆盖所述第二电极间介质层420,所述第三电极和第四电极构成第二电容结构。可知,由于所述第四电极层140至少部分覆盖所述第二电极间介质层420,在第三电极和第四电极之间的距离一定时,第二电容结构的电容量与第四电极层140覆盖所述第二电极间介质层420的面积强相关。
所述第一金属连接结构200包括第一金属层210、第一金属互连线220和第二金属互连线230,所述第一金属层210沿纵向间隔的设置在所述第一电容结构和第二电容结构的一侧,例如是所述第一电容结构和第二电容结构的上方。所述第一金属互连线220贯穿所述第一电极间介质层410,且电性连接所述第一电极层110和所述第三电极层130。所述第二金属互连线230贯穿所述第二电极间介质层420,且电性连接所述第三电极层130和所述第一金属层210。
所述第二金属连接结构300包括第二金属层310、第三金属层320、第三金属互连线330、第四金属互连线340和第五金属互连线350,所述第二金属层310沿纵向间隔的设置在所述第一电容结构的一侧,例如是所述第一电容结构的上方,同时,所述第二金属层310沿横向间隔设置在所述第二电容结构的一侧,例如是沿横向间隔设置在所述第三电极层130的一侧。所述第三金属层320沿纵向间隔的设置在所述第一电容结构和第二电容结构的一侧,同时,所述第三金属层320沿横向间隔设置在所述第一金属层210的一侧。所述第三金属互连线320电性连接所述第二电极层120和第二金属层310,所述第四金属互连线340电性连接所述第二金属层310和第三金属层320,所述第五金属互连线350电性连接所述第四电极层140和所述第三金属层320。其中,所述第二电容结构的电容容量小于等于所述第一电容结构的电容容量,优选的,所述第二电容结构的电容容量等于所述第一电容结构的电容容量,为了便于制备所述第二电容结构,此时,所述第二电容结构与所述第一电容结构的完全相同。可知,第一电容结构的占用芯片面积没有增加的情况下,在第一电容结构的纵向上增加第二电容结构,使得MIM电容结构的电容容量包括第一电容结构的电容容量和第二电容结构的电容容量之和,其满足了芯片对于电容的需求,提高了芯片对于设计面积的利用率。
当然,虽然本实施例中仅增加了第二电容结构,但是实际上还可以增加第三电容结构、第四电容结构等,具体可以根据实际的需求增加。
所述第二电极层120和第四电极层140例如是均由导电性较好的氮化钛制成,所述第一电极层110和第三电极层130的材质相同,例如均是均由钨、铜或铝等材料制成。当然,在其他实施例中,所述第一电极层、第二电极层、第三电极层和第四电极层的材质相同,例如均是由钨、铜或铝等材料制成,所述第一金属连接结构200和第二金属连接结构300例如也是由钨、铜或铝等材料制成,所述第一电极间介质层410和第二电极间介质层420例如是由氮化硅等常用绝缘材料制成。
本实施例还提供了一种MIM电容结构的制备方法,所述MIM电容结构的制备方法包括以下步骤:
步骤S1:形成第一电极层;
步骤S2:在所述第一电极层上自下至上依次形成第一电极间介质层、第二电极层和第一层间介质层;
步骤S3:刻蚀所述第一层间介质层和第一电极间介质层,以形成部分的第一金属连接结构和部分的第二金属连接结构;
步骤S4:在所述第一层间介质层上形成第三电极层;
步骤S5:在所述第三电极层上自下至上依次形成第二电极间介质层、第四电极层和第二层间介质层;
步骤S6:刻蚀所述第二层间介质层和第二电极间介质层,以形成剩余部分的所述第一金属连接结构和剩余部分的所述第二金属连接结构。
请继续参阅图2,首先执行步骤S1,形成第一电极层110。本实施例中,形成第一电极层110的具体步骤如下:提供一基底(图中未示出),在所述基底中形成有表面暴露出来的第一导电层110。所述基底的材料可以为氧化硅、氮化硅、低K介电材料或超低K介电材料,所述基底可以为多层堆积结构,包括半导体衬底和位于半导体衬底上的至少一层层间介质层,所述半导体衬底的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)、或碳化硅(SiC);也可以是绝缘体上硅(SOI)或绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等Ⅲ-Ⅴ族化合物;所述半导体衬底内可以形成有半导体器件,例如MOS晶体管等;所述第一导电层110可以形成在层间介质层内。所述基底为本领域的普通技术人员可以理解的。
接着,执行步骤S2,在所述第一电极层110上自下至上依次形成第一电极间介质层410、第二电极层120和第一层间介质层(图中未示出)。具体的,在所述基底及所述第一电极层110上自下至上依次形成第一电极间介质层410、第二电极层120和第一层间介质层。所述第一电极间介质层的材料优选的为氮化硅层。
然后,执行步骤S3,刻蚀所述第一层间介质层和第一电极间介质层410,以形成部分的第一金属连接结构200和部分的第二金属连接结构300。
具体包括以下步骤:
步骤S31,在所述第一层间介质层上形成图形化的光刻胶层,这里的图形化的光刻胶的图形同时定义了后续第一凹槽和第二凹槽的位置和形状。
步骤S32,刻蚀所述第一层间介质层和第一电极间介质层410,形成第一凹槽和第二凹槽,所述第一凹槽暴露出所述第一电极层110,所述第二凹槽暴露出所述第二电极层120。
步骤S33,在所述第一凹槽中形成第一金属互连线220,在所述第二凹槽中形成第三金属互连线320。在本实施例中,先形成导电材料层填充所述第一凹槽和第二凹槽以及覆盖所述第一电极间介质层410;然后对所述导电材料层进行化学机械研磨(CMP)工艺,形成位于所述第一凹槽中的第一金属互连线220、位于所述第二凹槽中的第三金属互连线320。
接下来,执行步骤S4,在所述第一层间介质层上形成第三电极层130。
在该步骤中,形成所述第三电极层130的同时,还形成了第二金属层310,所述第三电极层130和第二金属层310沿横向间隔设置,进一步的,所述第二金属层310沿横向间隔设置在所述第三电极层130的一侧。所述第三电极层130通过所述第一金属互连线220与所述第一电极层110电性连接,所述第二金属层310通过所述第三金属互连线330与所述第二电极层电性120连接。
接下来,执行步骤S5,在所述第三电极层130和第二金属层310上自下至上依次形成第二电极间介质层420、第四电极层140和第二层间介质层。
接下来,执行步骤S6,刻蚀所述第二层间介质层和第二电极间介质层420,以形成剩余部分的所述第一金属连接结构和剩余部分的所述第二金属连接结构。
具体包括以下步骤:
步骤S61,刻蚀所述第二层间介质层和第二电极间介质层420,形成第三凹槽、第四凹槽和第五凹槽,所述第三凹槽暴露出所述第三电极层130,所述第四凹槽暴露出所述第二金属层310,所述第五凹槽暴露出所述第四电极层140。
步骤S62,在所述第三凹槽中形成第二金属互连线230,在所述第四凹槽中形成第四金属互连线340,在所述第五凹槽中形成第五金属互连线350。
步骤S63,在所述第二层间介质层上形成第一金属层210和第三金属层320,所述第一金属层210通过所述第二金属互连线230与所述第三电极层130电性连接,所述第三金属层320通过所述第四金属互连线340与所述第二金属层310电性连接,同时,所述第三金属层310还通过所述第五金属互连线350与所述第四电极层140电性连接。
综上所述,本发明提供一种MIM电容结构及其制备方法,在不增加MIM电容结构中的第一电容结构占用芯片面积的同时,可以通过在第一电容结构的纵向上增加第二电容结构,使得MIM电容结构的电容容量包括第一电容结构的电容容量和第二电容结构的电容容量之和,其满足了芯片对于电容的需求,提高了芯片对于设计面积的利用率。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、的描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (12)
1.一种MIM电容结构,其特征在于,包括:
第一电极,所述第一电极包括相互连接的第一电极层和第一金属连接结构;
第二电极,所述第二电极包括相互连接的第二电极层和第二金属连接结构,所述第一电极和第二电极构成第一电容结构;
第三电极,所述第三电极包括相互连接的第三电极层和第一金属连接结构,所述第三电极层沿纵向间隔的设置在所述第一电容结构的一侧;
第四电极,所述第四电极包括相互连接的第四电极层和第二金属连接结构,所述第三电极和第四电极构成第二电容结构;
第一电极间介质层,所述第一电极间介质层覆盖所述第一电极层,所述第二电极层至少部分覆盖所述第一电极间介质层;以及
第二电极间介质层,所述第二电极间介质层覆盖所述第三电极层,所述第四电极至少部分覆盖所述第二电极间介质层。
2.如权利要求1所述的MIM电容结构,其特征在于,所述第一金属连接结构包括:
第一金属层,所述第一金属层沿纵向间隔的设置在所述第一电容结构和第二电容结构的一侧;
第一金属互连线,所述第一金属互连线贯穿所述第一电极间介质层,且电性连接所述第一电极层和所述第三电极层;以及
第二金属互连线,所述第二金属互连线贯穿所述第二电极间介质层,且电性连接所述第三电极层和所述第一金属层。
3.如权利要求2所述的MIM电容结构,其特征在于,所述第二金属连接结构包括:
第二金属层,所述第二金属层沿纵向间隔的设置在所述第一电容结构的一侧,同时,所述第二金属层沿横向间隔设置在所述第二电容结构的一侧;
第三金属层,所述第三金属层沿纵向间隔的设置在所述第一电容结构和第二电容结构的一侧,同时,所述第三金属层沿横向间隔设置在所述第一金属层的一侧;
第三金属互连线,所述第三金属互连线电性连接所述第二电极层和第二金属层;
第四金属互连线,所述第四金属互连线电性连接所述第二金属层和第三金属层;以及
第五金属互连线,所述第五金属互连线电性连接所述第四电极层和所述第三金属层。
4.如权利要求3所述的MIM电容结构,其特征在于,所述第二金属层沿横向间隔设置在所述第三电极层的一侧。
5.如权利要求4所述的MIM电容结构,其特征在于,所述第二电极层和第四电极层的材料均包括氮化钛。
6.如权利要求5所述的MIM电容结构,其特征在于,所述第一电极和第三电极层的材料均包括钨、铜或铝。
7.如权利要求6所述的MIM电容结构,其特征在于,所述第一金属连接结构和第二金属连接结构的材料均包括钨、铜或铝。
8.如权利要求7所述的MIM电容结构,其特征在于,所述第一电极间介质层和第二电极间介质层的材料均包括氮化硅。
9.一种MIM电容结构的制备方法,制备如权利要求1-8中任一项所述的MIM电容结构,其特征在于,包括以下步骤:
形成第一电极层;
在所述第一电极层上自下至上依次形成第一电极间介质层、第二电极层和第一层间介质层;
刻蚀所述第一层间介质层和第一电极间介质层,以形成部分的第一金属连接结构和部分的第二金属连接结构;
在所述第一层间介质层上形成第三电极层;
在所述第三电极层上自下至上依次形成第二电极间介质层、第四电极层和第二层间介质层;
刻蚀所述第二层间介质层和第二电极间介质层,以形成剩余部分的所述第一金属连接结构和剩余部分的所述第二金属连接结构。
10.如权利要求9所述的制备方法,其特征在于,刻蚀所述第一层间介质层和第一电极间介质层,以形成部分的第一金属连接结构和部分的第二金属连接结构包括以下步骤:
刻蚀所述第一层间介质层和第一电极间介质层,形成第一凹槽和第二凹槽,所述第一凹槽暴露出所述第一电极层,所述第二凹槽暴露出所述第二电极层;以及
在所述第一凹槽中形成第一金属互连线,在所述第二凹槽中形成第三金属互连线。
11.如权利要求10所述的制备方法,其特征在于,在所述第一层间介质层上形成第三电极层时,还形成了第二金属层,所述第三电极和第二金属层沿横向间隔设置。
12.如权利要求11所述的制备方法,其特征在于,刻蚀所述第二层间介质层和第二电极间介质层,以形成剩余部分的所述第一金属连接结构和剩余部分的所述第二金属连接结构包括以下步骤:
刻蚀所述第二层间介质层和第二电极间介质层,形成第三凹槽、第四凹槽和第五凹槽,所述第三凹槽暴露出所述第三电极层,所述第四凹槽暴露出所述第二金属层,所述第五凹槽暴露出所述第四电极层;
在所述第三凹槽中形成第二金属互连线,在所述第四凹槽中形成第四金属互连线,在所述第五凹槽中形成第五金属互连线;以及
在所述第二层间介质层上形成第一金属层和第三金属层,所述第一金属层通过所述第二金属互连线与所述第三电极层电性连接,所述第三金属层通过所述第四金属互连线与所述第二金属层电性连接,同时,所述第三金属层还通过所述第五金属互连线与所述第四电极层电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910246194.6A CN109979915A (zh) | 2019-03-29 | 2019-03-29 | 一种mim电容结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910246194.6A CN109979915A (zh) | 2019-03-29 | 2019-03-29 | 一种mim电容结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109979915A true CN109979915A (zh) | 2019-07-05 |
Family
ID=67081428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910246194.6A Pending CN109979915A (zh) | 2019-03-29 | 2019-03-29 | 一种mim电容结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109979915A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1979868A (zh) * | 2005-12-01 | 2007-06-13 | 上海华虹Nec电子有限公司 | 一种半导体金属电容 |
CN100390910C (zh) * | 2003-12-29 | 2008-05-28 | 中芯国际集成电路制造(上海)有限公司 | 增加金属-绝缘体-金属电容器的单位面积电容密度的方法 |
CN101789429A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘体-金属电容结构及其制造方法 |
CN107068650A (zh) * | 2016-11-25 | 2017-08-18 | 深圳天德钰电子有限公司 | 电容器、电容器的制造方法及半导体集成电路 |
-
2019
- 2019-03-29 CN CN201910246194.6A patent/CN109979915A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100390910C (zh) * | 2003-12-29 | 2008-05-28 | 中芯国际集成电路制造(上海)有限公司 | 增加金属-绝缘体-金属电容器的单位面积电容密度的方法 |
CN1979868A (zh) * | 2005-12-01 | 2007-06-13 | 上海华虹Nec电子有限公司 | 一种半导体金属电容 |
CN101789429A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘体-金属电容结构及其制造方法 |
CN107068650A (zh) * | 2016-11-25 | 2017-08-18 | 深圳天德钰电子有限公司 | 电容器、电容器的制造方法及半导体集成电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1783834B1 (en) | Support structure for semiconductor device bond pads and method of making the same | |
KR101360815B1 (ko) | 반도체 디바이스를 위한 본드 패드 지지 구조체 | |
US7626257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
US8921198B2 (en) | Method and structure for forming a deep trench capacitor | |
CN101345231B (zh) | 半导体芯片器件及其制造方法和包括其的堆叠封装 | |
CN102956439B (zh) | 金属绝缘体金属电容器及制造方法 | |
US9577030B2 (en) | Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer | |
US20100164062A1 (en) | Method of manufacturing through-silicon-via and through-silicon-via structure | |
CN108028245A (zh) | 半导体器件及形成其的方法 | |
CN107039372A (zh) | 半导体结构及其形成方法 | |
US20180033723A1 (en) | Capacitors with Barrier Dielectric Layers, and Methods of Formation Thereof | |
CN1862818B (zh) | 半导体器件及其制造方法 | |
CN104795354A (zh) | 一种芯片的集成方法 | |
CN102074588A (zh) | Mim电容器及其制造方法、集成电路的制造方法 | |
CN109755240A (zh) | 在集成电路电阻器中实现更高电流密度的结构 | |
CN104517959A (zh) | 半导体结构及其形成方法 | |
KR100815969B1 (ko) | 엠아이엠(mim) 캐패시터와 그의 제조방법 | |
TWI721771B (zh) | 積體電路及其形成方法 | |
US20210287984A1 (en) | On integrated circuit (ic) device capacitor between metal lines | |
CN109979915A (zh) | 一种mim电容结构及其制备方法 | |
EP1378935A2 (en) | A method to form both high and low-K materials in one plane on a substrate, and their application in mixed mode circuits | |
KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
US20240079353A1 (en) | Passive Semiconductor Device | |
US11854959B2 (en) | Metal-insulator-metal device with improved performance | |
EP4404251A1 (en) | Structure for galvanic isolation using dielectric-filled trench in substrate below electrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190705 |