CN206388698U - 一种半导体器件 - Google Patents

Abstract

本实用新型公开了一种半导体器件，包括：半导体衬底，在其中形成源区和漏区；栅极介质，位于所述半导体衬底之上；栅极导体，位于所述栅极介质之上；层间介质层，位于所述栅极导体或所述半导体衬底之上；源极电极和漏极电极，位于所述层间介质层之上；伪金属层，位于所述层间介质层之上；以及多个导通通道，分别将所述源极电极连接至所述源区，将所述漏极电极连接至所述漏区，以及将所述伪金属层连接至所述半导体衬底。本实用新型提供的半导体器件，通过导通通道，将伪金属层连接至半导体衬底，从而使伪金属层上集聚的电荷导入到半导体衬底，从而避免损伤器件。

Description

一种半导体器件

技术领域

本实用新型涉及集成电路领域，具体涉及一种半导体器件。

背景技术

集成电路是当前发展计算机所必需的基础电子器件。许多工业先进国家都十分重视集成电路工业的发展。集成电路的集成度以每年增加一倍的速度在增长。在此过程中，各种半导体器件的尺寸不断缩小，半导体制造工业不断提升，从而使半导体器件工作需要的电压和电流不断降低，开关的速度也随之加快，这些又反过来促进了集成电路工艺的发展。

在此过程中，半导体业界寻找各种方式提升半导体工艺。例如，采用二氧化硅(SiO2)作为栅极介质，并在制作工艺中不断缩小采用二氧化硅(SiO2)作为栅极介质的厚度，达到仅有5个氧原子的厚度。再例如，寻找更好的材料制作半导体器件内的栅极导体和栅极介质。

但现有的制作工艺依然有改进的空间。在图1和图2中，分别示出了采用传统的制作工艺制作的两种半导体器件。所述半导体器件均包括半导体衬底100、栅极介质200、栅极侧墙201、栅极导体300、层间介质层400、导通通道501、源极电极502、漏极电极503、伪金属层504。两者不同之处在于，在图1中，伪金属504由采用整体铺满金属的方式形成，在图2中，伪金属层504由多个漂移的金属区块构成。图1所示的半导体器件的金属密度过高，易引起工艺缺陷，同时导致后段合金等制程无法到达栅极介质。图2所示的半导体器件采用蚀刻的方式制作伪金属层504，此种方式改善了整体和金属的某些弱点，但是由于其是漂移状态，蚀刻的电荷无法释放，累积电荷可能导致器件损伤。

实用新型内容

为了解决上述现有技术存在的问题，本实用新型提供一种半导体器件，以克服现有技术的弱点，提升半导体器件的整体性能。

根据本实用新型的一方面，提供一种半导体器件，包括：

半导体衬底，在其中形成源区和漏区；

栅极介质，位于所述半导体衬底之上；

栅极导体，位于所述栅极介质之上；

层间介质层，位于所述栅极导体或所述半导体衬底之上；

源极电极和漏极电极，位于所述层间介质层之上；

伪金属层，位于所述层间介质层之上；以及

多个导通通道，分别将所述源极电极连接至所述源区，将所述漏极电极连接至所述漏区，以及将所述伪金属层连接至所述半导体衬底。

优选地，所述层间介质层上设置有通孔，所述多个导通通道穿过所述通孔。

优选地，所述半导体器件还包括栅极侧墙，位于栅极导体的侧面，用于限定和隔离所述栅极导体。

优选地，在所述伪金属层上形成网格图案。

优选地，所述网格图案的网格形状为正方形、长方形、三角形、菱形、平行四边形的一种。

优选地，所述网格图案为对称的网格图案。

优选地，所述伪金属层的边缘设置有不规则形状的凸起。

优选地，所述伪金属层通过至少一块金属蚀刻而成。

优选地，所述伪金属层的材料为铝、铜或钨的单一金属，铝、铜、钨中至少两种组成的合金，以及氧化铟锡。

优选地，所述伪金属层、所述源极电极和所述漏极电极间隔设置，互不接触。

本实用新型提供的半导体器件，通过导通通道，将伪金属层连接至半导体衬底，从而使伪金属层上集聚的电荷导入到半导体衬底，从而避免损伤器件。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚。

图1示出根据现有技术的一种半导体器件的示意性结构图。

图2示出根据现有技术的另一种半导体器件的示意性结构图。

图3示出根据本实用新型的实施例的半导体器件的示意性结构图。

图4示出图3所示的半导体器件沿线条AA处的截面图。

【附图元件说明】

半导体衬底 100；栅极介质200；栅极侧墙201；栅极导体300；层间介质层400；导通通道501；源极电极 502；漏极电极503；伪金属层 504；伪金属线5042。

具体实施方式

以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中没有画出除了对应驱动电极与感应电极之外的引出线，并且可能未示出某些公知的部分。

在下文中描述了本实用新型的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。

图3示出根据本实用新型的实施例的半导体器件的示意性结构图。图4示出图3所示的半导体器件沿线条AA处的截面图。为了方便，图中半导体器件的各个层分离示出。

结合图3和4，上述半导体器件包括半导体衬底100、栅极介质200、栅极侧墙201、栅极导体300、层间介质层400、多个导通通道501、源极电极502、漏极电极503和伪金属层504。

半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材料，半导体衬底100中还形成有各种隔离元件(如源极和漏极)以及各种掺杂区等用以形成半导体器件的必要结构，隔离元件例如是浅沟槽隔离结构(STI)，掺杂区例如是N阱、P阱以及轻掺杂源漏区(LDD)，上述结构根据实际半导体器件制作工艺过程确定，为本领域技术人员所熟知技术内容，在此不再赘述。

栅极介质200设于半导体衬底100之上，可以采用包括物理气相淀积、化学气相淀积、电镀等工艺在半导体衬底上沉积绝缘材料制作栅极介质。现有的工艺通常采用二氧化硅(SiO₂)作为栅极介质200的材料，并能使二氧化硅(SiO₂)层的厚度达到65纳米。栅极介质200起到阻隔漏电流保证半导体器件正常工作的目的。比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料也可以用作栅极介质200的材料，其能更好地分隔栅极和晶体管的其他部分，大幅减少漏电量。

在栅极介质200上进行气相淀积，形成多晶硅薄膜，多晶硅薄膜的厚度范围为100～2000埃。然后通过涂抹光刻胶，对光刻胶进行曝光和显影，图形化光刻胶，以图形化光刻胶为掩模依次刻蚀去除部分的多晶硅层薄膜等步骤形成栅极导体300。

栅极侧墙201设于栅极介质200之上，栅极导体300的侧面。可以通过在栅极导体300的两侧侧墙上沉积绝缘材料，从而形成如图所示的栅极侧墙201。

栅极介质200、栅极侧墙201、半导体衬底100上覆盖层间介质层400。层间介质层的材料可为氧化硅或氮化硅。在图3所示的半导体器件上，通过化学机械研磨工艺去除部分层间介质层，使层间介质层中间具有以凹形区域，从而使层间介质层的形状正好限定栅极介质200、栅极侧墙201的表面。层间介质层400上设置有通孔401。如图所述，通孔设置在层间介质层400的边缘。图上的通孔形状为正方形。但本实用新型对通孔(大小、位置及形状)不作限制。

层间介质层400之上设置有源极电极502、漏极电极503。源极电极502和源极电极503分别通过各自接合的导通通道501穿过层间介质层400上的通孔401和半导体衬底100的源极和漏极接合。层间介质层400上还设置有伪金属层504，伪金属层504通过和伪金属层504接合的导通通道501连接至半导体衬底。伪金属层504用于提供一些附加功能，例如，为了保证器件的可制造性，加入dummy metal(伪金属)、dummy poly(伪多晶硅)等。或者，如对于某些易受干扰的信号线除了尽量减小其走线长度外，还应该在其走线的左右和上下都加上dummy metal(伪金属)或dummy poly(伪多晶硅)并接地，保证其不受器件的影响。

在具体制造时，伪金属层504和源极电极502、漏极电极503可以通过同一块单一金属或者合金镂刻而成。其中，伪金属层504和源极电极502、漏极电极503间隔设置，互不接触。在图3上，伪金属层504还包括一个伪金属线5042，伪金属线5042和导通通道501连接，进而通过导通通道501和底层的半导体衬底连接，从而使整个伪金属层504和底层的半导体衬底连接将在伪金属层504上集聚的电荷导入到半导体衬底上。伪金属层504上还设置有网格图案。网格图案能减少金属密度，并避免后期的制程缺陷。伪金属层可以通过不规则形状的金属镂刻而成，同时镂刻和层间介质层400上的通孔401相匹配的导通通道。当然，也可以采用在不同的金属上镂刻伪金属层的图案和导通通道，然后将两者连接到一起形成伪金属层504。

在一个实施例中，网格图案为对称的网格图案。网格图案的每个网格形状可以为圆形、正方形、长方形、平行四边形、三角形、菱形的一种或几种。

在一个实施例中，伪金属层504的边缘设置有不规则形状的凸起。在另一个实施例中，伪金属层的材料可为单一金属，例如铝、铜或钨，也可为铝、铜、钨中至少两种金属构成的合金或ITO(氧化铟锡)。在本说明书中，“下”指的是在列方向上更靠近引出线引出感应层外的方向的相对概念，“上”指的是在列方向上更远离引出线引出感应层外方向的相对概念。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种半导体器件，其特征在于，包括：

半导体衬底，在其中形成源区和漏区；

栅极介质，位于所述半导体衬底之上；

栅极导体，位于所述栅极介质之上；

层间介质层，位于所述栅极导体或所述半导体衬底之上；

源极电极和漏极电极，位于所述层间介质层之上；

伪金属层，位于所述层间介质层之上；以及

多个导通通道，分别将所述源极电极连接至所述源区，将所述漏极电极连接至所述漏区，以及将所述伪金属层连接至所述半导体衬底。

2.根据权利要求1所述的半导体器件，其特征在于，所述层间介质层上设置有通孔，所述多个导通通道穿过所述通孔。

3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括栅极侧墙，位于栅极导体的侧面，用于限定和隔离所述栅极导体。

4.根据权利要求1所述的半导体器件，其特征在于，在所述伪金属层上形成网格图案。

5.根据权利要求4所述的半导体器件，其特征在于，所述网格图案的网格形状包括正方形、长方形、三角形、菱形、平行四边形。

6.根据权利要求4所述的半导体器件，其特征在于，所述网格图案为对称的网格图案。

7.根据权利要求1所述的半导体器件，其特征在于，所述伪金属层的边缘设置有不规则形状的凸起。

8.根据权利要求1所述的半导体器件，其特征在于，所述伪金属层通过金属蚀刻而成。

9.根据权利要求1所述的半导体器件，其特征在于，所述伪金属层的材料包括铝、铜或钨的单一金属，铝、铜、钨中至少两种金属组成的合金，以及氧化铟锡。

10.根据权利要求1所述的半导体器件，其特征在于，所述伪金属层、所述源极电极和所述漏极电极间隔设置，互不接触。