CN1973377B - 用于低源漏电容的高频晶体管布局 - Google Patents

用于低源漏电容的高频晶体管布局 Download PDF

Info

Publication number
CN1973377B
CN1973377B CN2005800208297A CN200580020829A CN1973377B CN 1973377 B CN1973377 B CN 1973377B CN 2005800208297 A CN2005800208297 A CN 2005800208297A CN 200580020829 A CN200580020829 A CN 200580020829A CN 1973377 B CN1973377 B CN 1973377B
Authority
CN
China
Prior art keywords
source
electrode
gate electrode
finger
pectination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800208297A
Other languages
English (en)
Other versions
CN1973377A (zh
Inventor
L·F·蒂梅杰
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1973377A publication Critical patent/CN1973377A/zh
Application granted granted Critical
Publication of CN1973377B publication Critical patent/CN1973377B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种RF场效应晶体管具有栅电极、以及梳状的漏和源电极，布置该梳状的漏的指以与源电极的指交叉，该源和漏电极具有多层(110、120、130、140)。交叉量在每个层中可以不同，以能够最优化，尤其是对于低寄生电容，而没有失去由多层提供的低电流密度的所有优点。对于远离栅电极的层通过具有较短指来减小交叉。交叉的减小可以优选的，对于最小电容是通过交叉的陡峭减小、或源和漏的指中的最小横向电流密度是通过交叉的更逐渐减小。这能够在较高温度或在较高输入偏置电流的情况中实现操作，同时仍满足电迁移规则的需求。

Description

用于低源漏电容的高频晶体管布局
技术领域
本发明涉及高频晶体管和包括这种晶体管的集成电路。
背景技术
用于在GHz频率转换RF信号的高频晶体管是公知的。BiCMOS工艺已显示出确保最高频的操作，但RF-CMOS更适合于单芯片系统方案。CMOS工艺主要用于数字应用。然而，如果在同一工艺中也可以集成高频模拟电路，则这提出对于许多应用仅需要一种工艺和一个芯片的优点。标准CMOS晶体管、例如用于数字电路的高频行为可通过最优化这些高频的布局来相当大地增加。这种应用包括通信设备，例如移动无线电通信基站、卫星通讯设备、移动用户无线电装置、以及尤其是在无线电通讯、无线电设备或其它RF系统(GSM、DCS、UMTS、Hiperlan等)前端中使用GHz范围频率的所有应用。对于移动装置，寻求高集成度和低功耗。在下面描述了最优化RF-CMOS和其它器件的高频操作的努力。
US 6,140,687和US 6,566,185，其中公开了以梳状或指状结构形式的漏和源布局对于MOSFET的高频特性是有利的，即，降低了栅极电阻。在US 6,140,687中说明了GaAs、IC、硅双极IC和BiCMOS LSI通常主要用作转换或放大高频模拟信号的器件。然而，优选是在组合模拟和数字电路的单芯片模拟/数字IC中希望低成本和低功耗的FET、尤其是MOSFET。MOSFET相比于双极晶体管(下文成为BJT)具有以下优点：
(1)高集成度
(2)低畸变特性
(3)高增益和高效率
然而，当使用MOSFET作为高频模拟信号的器件时，MOSFET在几种特性方面是不利的：
(1)低跨导(gm)和因此的低增益。当电流Id不变时，为了增加跨导gm，必需增加W/L，也就是，栅极宽度和栅极长度之间的比。
(2)较低的截止频率fT。频率fT是电流增益变为1并与跨导gm成正比以及与栅-源电容Cgs和栅-漏电容Cgd的和成反比的频率。于是，可以通过简单地减小栅极宽度L来提高截止频率fT。
(3)噪声：在具有较大跨导gm以及较小栅极电阻Rg和源极电阻Rs的晶体管中较低。
(4)最大的振荡频率fmax。频率fmax是功率增益变为1且随着栅极电阻Rg和源极电阻Rs变小以及源极电感Ls变小而变高的频率。因此，在常规高频IC中公开的MOSFET中，采用指状栅电极结构用于改善这些高频特性。
在US 6,140,687中提出了利用环栅电极的改进。在US专利6,566,185中，示出了放大超高频率的FET功率晶体管，具有所谓的多指结构，该多指结构的每个都由互相交叉型电极和通过布置多个单位单元制备的单元组成，每个单位单元都由彼此相邻的漏极、栅极和源极组成。
为了获得大的输出，增加了指电极的指长度和数量，由此增加了整个元件的栅极宽度。然而，长栅极指增加了栅极电阻并降低了高频特性。
从2001年12月在IEDM中由Tiemeijer等人公开的论文“A recordhigh 150 Ghz fmax realized at 0.18μm gate length in an industrialRF-CMOS technology”中还得知，优化的布局能减小栅极电阻以增加fmax，同时保持RF和基板噪声低。该布局包括折叠结构、共用的漏极和p+保护环。
从US专利6,376,866中还知道，FET具有梳状源和漏电极来减小导通电阻。其说明，如果彼此一起靠近形成梳子以使它们的齿交叉，则相对的表面积增加并且这些电极之间的寄生电容增加，其降低了操作的最大频率。为了实现这些，建议保持梳状电极分开以使它们的齿不交叉。
在US专利申请2002/0140089中示出了，多层布线可以用于半导体IC中的电源线，以减小电流密度和因此的电迁移。
发明内容
本发明的一个目的是提供改进的设备或方法。根据第一方面，本发明提供一种场效应晶体管，其具有栅电极以及梳状漏和源电极，布置该梳状漏电极的指与源电极的指交叉，该源和漏电极具有多层，该交叉量在多层的不同层中不同。该漏与源电极互相交叉。
这可以提供高频MOSFET的改进布局。以及低栅极电阻，仍存在对于该布局的两个其它的冲突方面，以能够实现较高的频率操作，其可以通过本发明来解决。输入和输出端的寄生电容必须保持尽可能的低，以便该布局可以使用尽可能多的最小设计规则。另一方面，在电流密度太高的情况下，进行源和漏连接的电流不应当太小。这可能导致电迁移设计规则的破坏。
在根据本发明的改进布局中，多层不是相同的，但可以最优化以更好地满足低寄生电容的冲突需求，而没有失去由多层提供的低电流密度的所有优点。
从属权利要求的另外特征是对于远离栅电极的层减少了交叉。这是帮助最优化布局以减小寄生电容的一种方式，而没有失去太多的低电流密度的优点。
从属权利要求的另外特征是在远离栅电极的层中具有较短的指。这进一步有助于减小电感和电流密度。
另一另外的特征是没有交叉的一个或多个层。这有助于实现减小的寄生电容。
另一另外的特征是最接近栅电极的层的交叉基本延伸过整个栅极。这有助于减小导通电阻。
另一另外的特征是梳状漏或源电极的脊在减小交叉的层的栅电极部分上方延伸。这也有助于减小电容和电流密度。
另一另外的特征是具有梳状的栅电极。这有助于减小栅极电阻和寄生电容。
另一这种另外的特征是栅电极是双面的。
对于每个金属层，可以使用最优化的布局，以便每个另外的金属层指的长度变得越来越小。交叉的减小可以以基于以下的多种方式布置：
1)通过交叉的陡峭减小，最优化最小电容，和
2)通过更逐渐的减小交叉，最优化源和漏指中的最小横向电流密度。这能够在较高的温度或以较高的输入偏置电流实现操作，同时仍满足电迁移规则的需求。
本发明的其它方面包括包含晶体管的集成电路或移动无线器件以及制造这种晶体管或集成电路的方法。
另外特征的任一个可以共同组合和与任一个方面组合。其它优点对于本领域技术人员是显而易见的，尤其是优于其它现有技术。在不脱离本发明的权利要求的前提下，可以进行许多改变和修改。因此，应当清楚地理解，本发明的形式仅是示例的，且不意指限制本发明的范围。
附图说明
现在将参考附图借助实例描述如何实施本发明，其中：
图1至3示出了制作具有单面栅极的已知器件的步骤，
图4至6示出了制作具有双面栅极的已知器件的步骤，
图7至9示出了制作根据本发明实施例的器件的步骤，
图10以示意形式示出了代表已知器件的源和漏的交叉量的截面；和
图11和12示出了本发明实施例的相应截面。
具体实施方式
将关于具体实施例和参考某些图描述本发明，但本发明不限于此，仅由权利要求限制。所描述的图仅是示意性的且不起限制作用。在图中，为了示例目的，一些元件的尺寸被夸大了并且没有按比例绘制。当谈到单数名词例如“一”、“这”时使用不定冠词或定冠词，这包括多个，除非有特别规定。
此外，在说明书和权利要求书中的术语第一、第二、第三等用于区分相似元件，并且不必描述顺序或按时间顺序。要理解，在适当的情形下可互换所使用的术语，并且在此描述的本发明实施例能够以在此的描述或示例之外的其它顺序操作。
而且，在说明书和权利要求书中的术语顶、底、在……上方、在……下方等用于描述的目的且不必描述相对位置。要理解，在适当的情形下可互换所使用的术语，并且在此描述的本发明的实施例能够以在此的描述或示例之外的其它方位操作。
要注意，权利要求中使用的术语“包括”，不应解释为限制于下文所列出的装置；它并不排除其它元件或步骤。由此，表达范围“包括装置A和B的器件”不应限制于仅由组件A和B组成的器件。本发明指的是，该器件的仅相关组件是A和B。
通过介绍该实施例，仅供参考，图1至6示出了用于示出已知MOSFET的示范性布局的平面示意图，该MOSFET具有本发明可以应用的梳状栅电极和梳状源和漏电极。具体地，如图1所示，执行OD和多个步骤以形成由隔离环20围绕的基板的有源区10和位于有源区上方的梳状栅电极30。在栅电极的每个指的两侧的有源区可以用作源区或漏区。
图2示出了第一导电层M1，例如金属层，添加其以提供用于分别连接栅极和隔离环或大部分基板的电极40、50。如图3所示，在这些源区和漏区中的每一个上方，第二导电层M2、例如金属层，形成梳状源(60)和漏(70)电极的指。这些指相互交叉，并且在栅指的每一侧上有漏和源指。使用多个指以用于降低栅极电阻、源极电阻Rs和漏极电阻Rd。该同一层可以提供与栅极和主体部分的接触。为了能够满足电迁移的需求，必需一直进行如由布局常规相同的3至4个平行金属层中的第二金属层M2所示的连接。
图4至6示出了相似布置的平面图，其不同之处是栅电极(100)是双面的。这表示接触部分提供在每个栅电极指的两端以进一步降低等效栅极电阻Rg。
随着晶体管的每个单位单元中栅电极的指长度增加，最小噪声系数NFmin也增加。因此，在具有更多但更短指的布局的MOSFET中，保持总栅极宽度不变并通过增加指的数量来降低最小噪声系数NFmin是可行的。
图7至9中所示例的本发明的第一实施例示出了导电的、例如金属层M3和M4与M2如何不同的实例。已适当地使用与图1至6相应的附图标记。图7紧密地对应于图6。
在图8中，放置第三导电的、例如金属层M3以提供多层的源和漏电极(110、120)。该层不同于M2之处在于电极的指较短，且梳状的脊较宽，以使得减小交叉量。存在获得减小交叉的其它方式。所述梳的加宽脊在部分栅电极和层M2的部分交叉区域上方延伸。
在图9中，示出了另一导电的、例如金属层M4远离栅电极以及源和漏电极(130、140)的指的交叉量进一步减少。此外，加宽了梳的脊并缩短了指，以使得所述脊覆盖更多的栅电极指。可以有另外的层。对于每个另外的导电的，例如金属层，指的长度变得越来越小。这种布置对于源和漏指中的最小横向电流密度是最优化的。在高温和高输入偏置电流的情况下，晶体管仍会满足电迁移规则的需求。
在图10至12中，以截面布局示意性地示出了这个和另一可能布置的概要。尽管未示出，但栅极将位于这些图中每一个的底部。远离栅极的多层由在垂直方向上延伸的单一块表示。块200表示多层源电极。块220表示多层漏电极。块210表示梳状的指的交叉区域。在图10中可以看到，对于远离栅极的层，交叉的层和区域没有改变。在图11可以看到，对于远离栅极的层，交叉的层和区域没有改变。交叉的区域是在最接近栅电极的层处的栅电极的尺寸。该区域在中间层减小至零。远离栅电极的较高层具有零交叉，并具有对于较高层增加的源和漏之间的间隙230。该布置是用于源和漏指之间的最小电容的最佳化。可获得相对于现有技术约4倍的减少。
图12示出了一实施例的相似截面，其对应于图7至9并表示最小横向电流密度的最佳化。这会导致横向电流密度相对于现有技术约2倍的优点，并且同时可以获得源和漏的指之间的电容减少2倍。在该情况下，交叉的减小是更加逐步的，在最远离栅电极的层处达到零。
可以利用例如CMOS技术实施根据本发明实施例的晶体管。在具有低-k铜后端(例如，BCB具有εr＝2.9的BCB和双镶嵌Cu工艺)的90nm CMOS技术中，通过选择比最小设计规则宽的源和漏互连以及通过实现金属层2、3和4中的源和漏互连来符合电迁移设计规则。因此为了能够满足电迁移的需求，源和漏连接使用四个平行的金属层。这导致几乎所有可获得的金属层都必须用于源和漏连接的事实。通过减小远离栅电极的金属层的交叉量，源和漏的指之间的寄生电容保持尽可能的低。
以该方式设计的N-MOS器件具有150GHz高的额定截止频率fT。可以使用n-MOS晶体管来实现高集成混合模式RF/模拟/数字芯片上系统(SOC)。最优化的布局能够实现n-MOS晶体管的功率增益的提高。
晶体管可以是具有三阱n-MOS单位单元的n-MOS晶体管。每个单位单元都可以包含从两侧接触的多个平行栅指并且被阱接触环所包围。为了符合电迁移设计规则，源和漏互连可以制作得比最小设计规则宽并且在不同的金属层中实现。为了获得所希望的驱动电流电平，可以平行地设置几个单位单元。
最后，如上所述，RF场效应晶体管具有栅电极、梳状的漏和源电极，布置该梳状漏的指以与源电极的指交叉，该源和漏电极具有多层(110、120、130、140)。交叉量在每个层中可以不同，以能够最优化，尤其是对于低寄生电容，而没有失去由多层提供的低电流密度的所有优点。对于远离具有较短指的栅电极的层减小了交叉。交叉的减小可以是优选的，对于最小电容是通过交叉的陡峭减小，或者对于源和漏的指中的最小横向电流是通过交叉的更逐渐减小。这能够在较高温度或在较高输入偏置电流的情况中实现操作，同时仍满足电迁移规则的需求。
要理解，尽管在此已对于根据本发明的器件论述了优选实施例、具体构造和结构以及材料，但在不脱离本发明的范围和精神的前提下，可以进行各种改变或修改。

Claims (10)

1.一种场效应晶体管，其具有栅电极(100)、梳状的漏电极和梳状的源电极，该梳状的漏电极的指被布置成与源电极的指交叉，该源电极和漏电极具有多层(110、120、130、140)，梳状的源电极的每一层的指在同一方向上延伸，梳状的漏电极的每一层的指在同一方向上延伸，交叉量在该多层的不同层中不同。
2.如权利要求1的晶体管，对于远离栅电极的层减小交叉。
3.如权利要求1的晶体管，在远离栅电极的层中具有较短的指。
4.如权利要求1的晶体管，最接近栅电极的层的交叉基本延伸过整个栅极。
5.如权利要求1的晶体管，梳状的漏或源电极的脊延伸到对于交叉减小的层的栅电极的部分的上方。
6.如权利要求1的晶体管，栅电极具有梳状。
7.如权利要求1的晶体管，栅电极是双面的。
8.一种集成电路，其具有前述权利要求的任一项所述的晶体管。
9.一种无线电装置，其包括权利要求8的集成电路。
10.一种场效应晶体管的制作方法，该方法具有形成栅电极、形成梳状的漏电极和梳状的源电极的步骤，以使得梳状的漏电极的指与源电极的指交叉，梳状的源电极的指在同一方向上延伸，梳状的漏电极的指在同一方向上延伸，形成源和漏电极的另外层，该另外层具有不同量的交叉。
CN2005800208297A 2004-06-24 2005-06-22 用于低源漏电容的高频晶体管布局 Expired - Fee Related CN1973377B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04102947.1 2004-06-24
EP04102947 2004-06-24
PCT/IB2005/052050 WO2006000993A2 (en) 2004-06-24 2005-06-22 High frequency transistor layout for low source drain capacitance

Publications (2)

Publication Number Publication Date
CN1973377A CN1973377A (zh) 2007-05-30
CN1973377B true CN1973377B (zh) 2011-11-16

Family

ID=35428040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800208297A Expired - Fee Related CN1973377B (zh) 2004-06-24 2005-06-22 用于低源漏电容的高频晶体管布局

Country Status (7)

Country Link
US (1) US7928517B2 (zh)
EP (1) EP1761956A2 (zh)
JP (1) JP2008503892A (zh)
KR (1) KR20070024736A (zh)
CN (1) CN1973377B (zh)
TW (1) TW200618283A (zh)
WO (1) WO2006000993A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2439759A (en) 2006-06-30 2008-01-09 X Fab Uk Ltd RF-CMOS transistor array
US8178908B2 (en) * 2008-05-07 2012-05-15 International Business Machines Corporation Electrical contact structure having multiple metal interconnect levels staggering one another
GB2466313A (en) 2008-12-22 2010-06-23 Cambridge Silicon Radio Ltd Radio Frequency CMOS Transistor
JP5372578B2 (ja) 2009-04-09 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置
CN102034823B (zh) * 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
CN102169895A (zh) * 2010-02-25 2011-08-31 上海北京大学微电子研究院 射频金属-氧化物-半导体场效应晶体管
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
JP5701684B2 (ja) * 2011-05-23 2015-04-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2013110269A (ja) * 2011-11-21 2013-06-06 Samsung Electro-Mechanics Co Ltd Ｃｍｏｓ集積回路及び増幅回路
JP2013247278A (ja) 2012-05-28 2013-12-09 Toshiba Corp スイッチ回路
US8928411B2 (en) 2012-12-31 2015-01-06 Silicon Image, Inc. Integration of signal sampling within transistor amplifier stage
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US9190393B1 (en) * 2013-09-10 2015-11-17 Delta Electronics, Inc. Low parasitic capacitance semiconductor device package
TWI577022B (zh) 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
US10637411B2 (en) 2017-10-06 2020-04-28 Qualcomm Incorporated Transistor layout for improved harmonic performance
US10381447B2 (en) * 2017-12-13 2019-08-13 Nxp B.V. Field effect transistor and method of making
JP2021141185A (ja) 2020-03-05 2021-09-16 キオクシア株式会社 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672894A (en) * 1994-10-20 1997-09-30 Nippondenso Co., Ltd. Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02268467A (ja) 1989-04-10 1990-11-02 New Japan Radio Co Ltd 半導体集積回路
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
EP0845815A3 (en) * 1996-11-28 1999-03-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of designing the same and semiconductor integrated circuit device
JP3269475B2 (ja) * 1998-02-16 2002-03-25 日本電気株式会社 半導体装置
US6274896B1 (en) * 2000-01-14 2001-08-14 Lexmark International, Inc. Drive transistor with fold gate
US6379059B2 (en) * 2000-05-01 2002-04-30 Charles Kaplan Method and system for printing medical labels

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672894A (en) * 1994-10-20 1997-09-30 Nippondenso Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
EP1761956A2 (en) 2007-03-14
US20070187780A1 (en) 2007-08-16
US7928517B2 (en) 2011-04-19
TW200618283A (en) 2006-06-01
WO2006000993A3 (en) 2006-03-23
CN1973377A (zh) 2007-05-30
JP2008503892A (ja) 2008-02-07
WO2006000993A2 (en) 2006-01-05
KR20070024736A (ko) 2007-03-02

Similar Documents

Publication Publication Date Title
CN1973377B (zh) 用于低源漏电容的高频晶体管布局
US8872279B2 (en) Transistor structure having an electrical contact structure with multiple metal interconnect levels staggering one another
US7294892B2 (en) Multi-transistor layout capable of saving area
JP5159618B2 (ja) 集積回路チップのための多層相互接続
US11139373B2 (en) Scalable circuit-under-pad device topologies for lateral GaN power transistors
KR19980042884A (ko) 반도체 장치, 그 설계 방법 및 반도체 집적회로 장치
US8058694B2 (en) Semiconductor device
KR20080038207A (ko) Ｌｄｍｏｓ 트랜지스터
JP2009016686A (ja) 高周波用トランジスタ
US6624484B2 (en) IGFET and tuning circuit
WO2010016008A1 (en) Ldmos with discontinuous metal stack fingers
JP2008278345A (ja) 半導体装置
JPH10214971A (ja) 半導体装置，その設計方法及び半導体集積回路装置
US9042860B2 (en) Monolithically integrated circuit
EP1618607B1 (en) Semiconductor device comprising an ldmos field-effect transistor and method of operating the same
JPS62183555A (ja) 半導体装置
Jou et al. Dual band CMOS power amplifier for WLAN applications
JP4719412B2 (ja) 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法
US20210367035A1 (en) SCALABLE CIRCUIT-UNDER-PAD DEVICE TOPOLOGIES FOR LATERAL GaN POWER TRANSISTORS
JP2011091214A (ja) 電界効果型トランジスタ
Kumar et al. A 140 GHz SiGe Power Amplifier with> 12.5 dBm P 1dB and> 8% PAE for Phased Array Systems in 6G Communication
JPH07123210B2 (ja) 差動増幅素子
JPH02210902A (ja) 集積化高周波増幅器
Kim High performance radio-frequency and millimeter-wave front-end integrated circuits design in silicon-based technologies
JPH09275146A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090206

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20090206

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

Termination date: 20210622