CN1969389A - 高压器件结构 - Google Patents

Abstract

本发明提供一种垂直锥形电介质高压器件(10)，其中器件漂移区被垂直沟槽中形成的MOS场板(30)的行为耗尽。该高压器件包括：衬底(32)；衬底上形成的具有条形几何图形的硅台面(20)，其中硅台面提供具有恒定掺杂剖面的漂移区；硅台面上形成的隐藏式栅极(22)和源极(SN)；与硅台面每一端相邻的沟槽(26)；以及每个沟槽中形成的金属－电介质场板结构(12)；其中每个金属－电介质场板结构包括电介质(28)和电介质上形成的金属场板(30)，且其中电介质的厚度随着沟槽的深度线性增加以提供恒定的纵向电场。

Description

高压器件结构

本发明一般涉及半导体器件。更具体而言，本发明针对于垂直方向高压器件的形成，其中器件漂移区被垂直沟槽中形成的MOS场板的行为耗尽。例如，这种器件可以包括双扩散金属氧化物半导体(DMOS)和绝缘栅双极晶体管(IGBT)。

在制造高压功率器件时，一般必须在诸如击穿电压、大小、导通电阻、饱和电流和制造简便性以及可靠性这些方面之间进行折衷和妥协。通常，改善一个参数(例如击穿电压)，将导致另一参数(例如导通电阻)的退化。理想地，这种器件在所有方面都具有优良的特性，具有最小的工作和制造缺陷。

已经研发了众多具有低导通电阻的横向高压半导体器件。例如此处参考引用的美国专利6133591、6191453和6310378描述了现有的绝缘体上硅(SOI)高压横向绝缘栅双极晶体管(LIGBT)和横向DMOS(LDMOS)晶体管。尽管对于用在开关模式电源应用中的横向高压器件结构，这些器件具有最低的特征导通电阻与击穿电压的比，但对于支持更高电压同时获得更低导通电阻的高压器件，这仍不能满足需要。

本发明提供一种垂直锥形电介质高压器件，其中器件漂移区被垂直沟槽中形成的MOS场板的行为耗尽。该结构可以看成半导体和电介质场板结构条，它们建立在半导体晶片深处。半导体漂移区具有恒定掺杂剖面且电介质层厚度随沟槽深度是不均匀的(例如，锥形的)，从而获得恒定的纵向电场。衬底可以是n型或p型的，分别制造出DMOS或IGBT器件。在半导体和电介质条形界面的少数载流子复合导致快速开关的IGBT特性。从半导体表面看上去，器件设计是源极和栅极连接的条形几何形状。

相对于如美国专利6,310,378中公开的理想横向高压器件SOCOS，本器件结构的特征导通电阻减少五倍。支撑衬底可以是n型或p型的，衬底可以被减薄以减小寄生电阻(例如，对于DMOS)和形成注入接触(例如，对于IGBT)。和本发明的垂直锥形电介质形式相比，IGBT形式显示出特征导通电阻和最大电流能力的至少两倍的改善，相对于横向SOCOS，带来总体性能一个数量级的改善。

可以通过向半导体衬底刻蚀沟槽条而提供本发明的高压器件，该衬底通过受控外延具有掺杂设置或具有固定掺杂水平。对于IGBT，使用具有n型外延层的p型衬底。在刻蚀沟槽条之后，通过沿着沟槽的侧壁淀积电介质和金属层或对它们进行定形而形成耗尽结构。电介质层可以是二氧化硅或任意低k电介质。隐藏式栅极结构用于垂直晶体管的沟道形成，用以改进栅极跨导。

第一方案中，本发明提供一种高压器件，包括：衬底；衬底上形成的硅台面，其中硅台面提供具有恒定掺杂剖面的漂移区；硅台面上形成的隐藏式栅极和源极；与硅台面每一端相邻的沟槽；以及每个沟槽中形成的金属-电介质场板结构；其中每个金属-电介质场板结构包括电介质和该电介质上形成的金属场板，且其中电介质的厚度随着沟槽的深度线性增加以提供恒定的纵向电场。

第二方案中，本发明提供一种高压器件，包括：衬底；衬底上形成的硅条；硅条中形成的硅台面，其中硅台面提供具有恒定掺杂剖面的漂移区；硅台面上形成的隐藏式栅极和源极；与硅条每一端相邻的沟槽；以及沿着硅条在每个沟槽中形成的金属-电介质场板结构；其中每个金属-电介质场板结构包括电介质和电介质上形成的金属场板，且其中电介质的厚度随着沟槽的深度线性增加以提供恒定的纵向电场。

第三方案中，本发明提供一种形成高压器件的方法，包括：在衬底上形成硅条；在硅条中形成硅台面，其中该硅台面提供具有恒定掺杂剖面的漂移区；形成硅台面上的隐藏式栅极和源极；形成与硅条每一端相邻的沟槽；以及沿着硅条在每个沟槽中形成金属-电介质场板结构；其中每个金属-电介质场板结构包括电介质和电介质上形成的金属场板，且其中电介质的厚度随着沟槽的深度线性增加以提供恒定的纵向电场。

下面参考附图，从本发明的各个方案的详述中将更易理解本发明的这些和其它特征，附图中：

图1是根据本发明的一个实施例制造的隐藏式栅极n沟道DMOS器件的剖面图。

图2是根据本发明的一个实施例，图1的器件的三维剖面图。

图3是根据本发明的另一个实施例，图1的器件的三维剖面图。

图4示出了用于计算根据本发明的器件的特征导通电阻的尺寸。

图5示出了用于计算根据现有技术器件的特征导通电阻的尺寸。

图6示出了理想横向SOCOS器件的Rsp和BVds关系图。

应当理解附图仅是示意性表达，并没有示出本发明特定参数的意思。附图仅描述了本发明的典型方案，因此不应理解成限制了本发明的范围。

参考图1，示出了根据本发明一个实施例制造的隐藏式栅极、锥形电介质、n沟道DMOS器件10的剖面图。器件10是垂直高压器件，通过沿着硅晶片中刻蚀的沟槽条16的侧壁14而形成的金属-电介质场板结构12的耗尽而激励电压。通过用p型衬底代替图1所示的n型衬底并在该p型衬底上提供n型外延层，可以形成相应的IGBT器件。

使用标准沟槽刻蚀技术在硅晶片中形成沟槽条16。硅晶片的表面位于栅极/源极平行表面18。硅台面20在沟槽条16中形成。硅台面20可以是硅衬底或n型外延层，具有恒定掺杂剖面，并形成器件10的漂移区。在硅台面上形成源极(SN)、p-反型(PI)层以及包括被栅极氧化物24环绕的隐藏式多晶硅栅极区域(G)的隐藏式栅极结构22。漏电极D可以以已知的方式应用于衬底32。使用已知的技术制造隐藏式栅极结构22、源极(SN)和p-反型(PI)层，此处不作进一步描述。在与沟槽条16/硅台面20相邻的沟槽26中形成金属-电介质场板结构12。

每个金属-电介质场板结构12包括电介质28和金属场板30。例如电介质28可以包括二氧化硅或任意低k电介质。如图1所示，金属场板30和硅台面20之间的电介质28的厚度随着沟槽26向衬底32的深入而线性增加。金属场板30通过接触34与器件10的源极(SN)短路以优化开关特性。

电介质28层厚度随着位置的变化由下式给出：

t_ox(x)＝((E_x ε₀ ε_ox)/(q N_d t_soi))x+c       等式1

其中，E_x是纵向电场，ε₀是自由空间的介电常数，ε_ox是电介质28的介电常数，q是电荷量(1.6×10^-19库仑)，N_d是漂移区(硅台面20)中的掺杂浓度，t_soi是漂移区(硅台面20)的厚度，且c是处理栅极氧化物场板过渡的常数。

例如，通过在沟槽26中形成电介质28层、对电介质28进行定形使得电介质28的厚度向沟槽深处线性增加以及在定形的电介质28上淀积金属场板30，可以制备金属-电介质场板结构12。每个步骤可以使用任意现有或以后研发的工艺执行。沟槽26中金属场板30之上的区域可以填充以电介质(图1和3)或金属/导体(图2)，并被平坦化。

通过沟槽刻蚀技术在硅晶片表面的平面中图形化长条，可以制备垂直三维形式的降低表面电场(resurf)器件10。图2示出了在金属/导体平坦化工艺流程情况下这种设计40的剖面图，而图3示出了用于电介质平坦化流程的设计50。这些工艺的惟一不同之处在于相邻单元器件的金属场板30之间是金属/导体或电介质。

图2所示的设计40中，对电介质28进行定形使得其厚度随沟道26深度线性变化。金属场板30在定形的电介质28上形成，并与相应的源极(SN)短路。金属-电介质场板结构12之上或之间的沟槽26的区域使用金属/导体平坦化工艺流程填充，其中形成一层金属/导体42并使之平坦化。尽管在每个硅台面20中示出仅形成单个隐藏式栅极结构22，但在硅台面20的剖面中也可形成多个隐藏式栅极结构以改善栅极电导。图3所示的设计50中，使用一层电介质层52代替金属/导体层42。两种情况中，从表面看，沟槽条16的几何形状必须是条形以使等式1成立；只有条形结构才能获得与位置相关的线性电介质厚度变化。

这些器件结构的性能通过二维和三维器件模拟确定，器件的设计由器件结构中用于电离积分的解析模型确定。表1包含对于电介质是二氧化硅、固定漂移区长度(沟槽深度)I_d为50μm的电介质降低表面场器件10，特征导通电阻值随硅台面20宽度的函数关系。基于横向电离积分的解决方法选择N_d*t_soi乘积，使得最大积分值是0.75。这使水平方向先于BVds贡献0.25(在BV时Ix+Iy＝＝1)。表1示出对于750V的器件，可以预见特征导通电阻品质因数(R_sp-on)为0.4～1ohmmm²。对于该击穿电压范围，对于任意分离的硅技术，已知这些值是最低的。参考图6，示出了理想横向SOCOS器件的Rsp与BVds的关系。在700V，80V/μm的最大横向电场和15V/μm的纵向电场的器件的理想Rsp是2.0ohm mm²。

表1

tsoi(μm)	Nd(cm-3)	tox(μm)	cp(μm)	Ron(ohm)	Rsp-on(ohm-mm2)
						5	1016	6.5	18.0	53.2	0.96
2	3.1×1016	5.2	12.4	50.8	0.63
						1	7.6×1016	4.2	9.4	52.1	0.49
0.5	2.0×1016	3.3	7.1	56.5	0.40

假设图4所示的尺寸，器件10的导通电阻R_on由下式给出：

R_on＝(l_d/w)*(1/(qμN_dt_soi))                         等式2

特征导通电阻R_sp-on由下式给出：

R_sp-on＝R_on*c_p*w                                    等式3

其中q是电荷量(1.6×10^-19库仑)，μ是电子迁移率，且N_d是漂移区(硅台面20)中的掺杂浓度。对于恒定掺杂和迁移率，等式3可以写成：

R_sp-on＝SheetResistance*l_d*c_p＝(l_d*c_p)/(qμN_dt_soi)  等式4

对于图5所示的尺寸，理想SOCOS器件的电阻-宽度积可以由下式给出：

$R_{\mathrm{on}-\mathrm{soc}}*w=\underset{0}{\overset{\mathrm{ld}}{\∫}}\mathrm{ShcetResis}\tan \mathrm{cedx}$

                                                    等式5

等于：

$R_{\mathrm{on}-\mathrm{soc}}*w=\underset{0}{\overset{\mathrm{ld}}{\∫}}1/\left(\mathrm{q\μ}\left(x\right)N_d\left(x\right)t_{\mathrm{soi}}\right)\mathrm{dx}$

                                             等式6

特征导通电阻Rsp-on-soc如下：

R_sp-on-soc＝R_on-soc*Area                     等式7

或

$R_{\mathrm{sp}-\mathrm{on}-\mathrm{soc}}=(1/w\underset{0}{\overset{\mathrm{ld}}{\∫}}1/\left(\mathrm{q\μ}\left(x\right)N_d\left(x\right)t_{\mathrm{soi}}\right)\mathrm{dx})*l_d*w$

                                             等式8

它等于：

$R_{\mathrm{sp}-\mathrm{on}-\mathrm{soc}}=(\underset{0}{\overset{\mathrm{ld}}{\∫}}1/\left(\mathrm{q\μ}\left(x\right)N_d\left(x\right)t_{\mathrm{soi}}\right)\mathrm{dx})*l_d$

                                             等式9

应当注意在计算理想横向SOCOS的导通电阻R_on-soc时有所不同，因为薄层电阻(sheet resistance)的积分必须穿过器件的漂移区执行。这是由于这一事实：SOCOS结构具有不恒定掺杂剖面，它的掺杂与位置成线性关系。迁移率不恒定，因为它与掺杂成函数关系。对于本发明的锥形器件10，迁移率和掺杂都是常量，所以薄层电阻可以不用积分表达。还应当注意上述等式依赖于最大电场的设计值和电离积分，是示例性和单凭经验的计算。

为获得根据本发明的垂直方式的锥形电介质器件10与水平形式的理想SOCOS特征导通电阻的适当的比例，必须计算SOCOS的薄层电阻的积分。选择材料参数使得最大横向电场以及最大纵向电场对于两个器件相同。这样，R_on-soc*w＝6.239且R_on*w＝4.506。这意味着垂直锥形器件10的特征导通电阻Rsp-on和横向SOCOS的特征导通电阻Rsp-on-soc的比例变成：

R_sp-on/R_sp-on-soc＝3c_p/4l_d                   等式10

表1示出了根据本发明的n沟道DMOS器件10的垂直执行方案比理想横向SOCOS器件结构(US 6,310,378)的特征导通电阻基本低5倍。为比较理想横向和锥形器件的Rsp，假设Rsp在0.49和0.63ohmmm²之间，对于锥形选择t_soi，它在硅台面20上留出空间以形成隐藏式栅极和源极(例如表1中的1-2μm区域)。从上述简单的公式，预计Rsp约为0.37ohm mm²，与表1的结果相符。还可以清楚地看出，当台面20宽度(t_soi)减小时，简单的公式(和模拟)显示，对于锥形器件预计Rsp减小5倍。基于上述模拟，因此可以认为锥形单元10的模拟得出在700V时相对于理想横向SOCOS，Rsp最大5倍的减小，与解析计算相符。

图1-3的n型衬底32可以被p型衬底代替。接着可以生长n型外延层以制造IGBT。表2比较了对于630～730V的击穿电压，锥形电介质降低表面电场DMOS和IGBT的模拟性能。

表2

Device	tsoi(μm)	Nd(cm-3)	Ron(ohm)	Rsp-on(ohm mm2)	Isat(A/mm)
						DMOS	0.5	2.0×1017	61.6	0.40	0.32
	5.0	8.0×1015	70.6	1.27	0.24
						IGBT	0.5	2.0×1017	117.8	0.79	0.82
	5.0	8.0×1015	19.3	0.35	1.09

对于5μm宽的硅台面，IGBT给出R_sp-on的三倍减少，饱和电流(Isat)三倍的增加。注意5μm硅台面的体积浓度从1×10¹⁶减小到8×10¹⁵(见表1)。在室温没有明显的寄生半导体闸流管锁存，即，在锁存行为之前发生饱和。

IGBT和DMOS结果的比较示出，对于细的几何结构(细硅台面宽度)，DMOS具有较好的性能，而在厚硅台面宽度时，IGBT表现出较好的性能。R_sp-on与条形形状硅台面宽度的关系图示出，希望台面为3-5μm量级，电荷量可控，最大横向电场可以维持在低水平(＜50V/μm)以改善稳定性。3-5μm的台面宽度还留下充足的硅表面用于形成隐藏式栅极和源极连接接触。

DMOS或IGBT的优选结构是3-5μm宽硅台面(条)的条形几何结构，线性锥形二氧化硅侧壁电介质层的最大厚度5.5-6.5μm，硅漂移区的恒定掺杂为3.5-1.0×10¹⁶cm^-3，它们都基于亚临界横向电离积分值等于0.75。

还应当理解IGBT的饱和电流比相同几何结构的DMOS高4倍。对于开关模式电源操作这是重要的，其中有源开关上的正向电压降为8V的量级。这种应用中，对于成本分析，Isat品质因数比R_sp-on更重要。

上面本发明的各个方案的描述用于阐述和说明目的。它并不是穷举的，或并没有将本发明限制成公开的确切形式，很明显，可以进行很多修改和变化。对于本领域技术人员来讲，显而易见的是这些修改和变化包括在所附权利要求限定的本发明的范围之内。

Claims (20)

1.一种高压器件(10)，包括：

衬底(32)；

衬底上形成的硅台面(20)，其中硅台面提供具有恒定掺杂剖面的漂移区；

硅台面上形成的隐藏式栅极(22)和源极(SN)；

与硅台面每一端相邻的沟槽(26)；以及

每个沟槽中形成的金属-电介质场板结构(12)；

其中每个金属-电介质场板结构包括电介质(28)和在所述电介质上形成的金属场板(30)，且其中电介质的厚度随着沟槽的深度线性增加以提供恒定的纵向电场。

2.权利要求1的器件，其中硅台面包括条形几何结构。

3.权利要求1的器件，其中电介质的厚度根据

t_ox(x)＝((E_x ε₀ ε_ox)/(q N_d t_soi))x+c

变化，其中E_x是纵向电场，ε₀是自由空间的介电常数，ε_ox是电介质的介电常数，q是电荷量，N_d是硅台面中的掺杂浓度，t_soi是硅台面的厚度，且c是涉及栅极氧化物场板过渡的常数。

4.权利要求1的器件，其中该器件包括n沟道双扩散金属氧化物半导体(DMOS)晶体管。

5.权利要求1的器件，其中所述器件包括绝缘栅双极晶体管(IGBT)。

6.权利要求1的器件，其中衬底和硅台面是相同的掺杂类型。

7.权利要求1的器件，其中衬底和硅台面是不同的掺杂类型。

8.权利要求1的器件，其中在沟槽中的金属场板上提供电介质层(52)。

9.权利要求1的器件，其中在沟槽中的金属场板上提供金属/导体层(42)。

10.权利要求1的器件，其中硅台面的宽度为3-5μm，其中金属-电介质场板结构的电介质的最大厚度为5.5-6.5μm，且其中硅台面中的恒定掺杂为1.0-3.5×10¹⁶cm^-3。

11.权利要求1的器件，其中750V的器件具有0.4～1.0ohm mm²的特征导通电阻。

12.一种高压器件(10)，包括：

衬底(32)；

形成在衬底上的硅条(16)；

硅条中形成的硅台面(20)，其中硅台面提供具有恒定掺杂剖面的漂移区；

硅台面上形成的隐藏式栅极(22)和源极(SN)；

与硅台面每一端相邻的沟槽(26)；以及

沿着硅条在每个沟槽中形成的金属-电介质场板结构(12)；

其中每个金属-电介质场板结构包括电介质(28)和电介质上形成的金属场板(30)，且其中电介质的厚度随着沟槽的深度线性增加以提供恒定的纵向电场。

13.权利要求12的器件，其中电介质的厚度根据

t_ox(x)＝((E_x ε₀ ε_ox)/(q N_d t_soi))x+c

变化，其中E_x是纵向电场，ε₀是自由空间的介电常数，ε_ox是电介质的介电常数，q是电荷量，N_d是硅台面中的掺杂浓度，t_soi是硅台面的厚度，且c是涉及栅极氧化物场板过渡的常数。

14.权利要求12的器件，其中该器件包括n-沟道双扩散金属氧化物半导体(DMOS)晶体管。

15.权利要求12的器件，其中该器件包括绝缘栅双极晶体管(IGBT)。

16.权利要求12的器件，其中硅条的宽度为3-5μm，其中金属-电介质场板结构的电介质的最大厚度为5.5-6.5μm，且其中硅台面中的恒定掺杂为1.0-3.5×10¹⁶cm^-3。

17.权利要求12的器件，其中750V的器件具有0.4-1.0ohm mm²的特征导通电阻。

18.一种形成高压器件(10)的方法，包括：

形成衬底(32)上的硅条；

在硅条中形成硅台面(20)，其中硅台面提供具有恒定掺杂剖面的漂移区；

在硅台面上形成隐藏式栅极(22)和源极(SN)；

形成与硅条每一端相邻的沟槽(26)；以及

沿着硅条在每个沟槽中形成金属-电介质场板结构(12)；

其中每个金属-电介质场板结构包括电介质(28)和电介质上形成的金属场板(30)，且其中电介质的厚度随着沟槽的深度线性增加以提供恒定的纵向电场。

19.权利要求18的方法，还包括：

在沟槽中的金属场板上形成电介质层或金属/导体层。

20.权利要求18的方法，其中所述器件包括n沟道双扩散金属氧化物半导体(DMOS)晶体管或绝缘栅双极晶体管(IGBT)。

Images