CN1956164A - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN1956164A CN1956164A CNA2006100198889A CN200610019888A CN1956164A CN 1956164 A CN1956164 A CN 1956164A CN A2006100198889 A CNA2006100198889 A CN A2006100198889A CN 200610019888 A CN200610019888 A CN 200610019888A CN 1956164 A CN1956164 A CN 1956164A
- Authority
- CN
- China
- Prior art keywords
- semi
- contact hole
- device manufacturing
- gas
- conductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000005389 semiconductor device fabrication Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000007769 metal material Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 89
- 239000002184 metal Substances 0.000 claims description 89
- 239000010410 layer Substances 0.000 claims description 28
- 239000011229 interlayer Substances 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 230000005855 radiation Effects 0.000 claims description 23
- 238000004380 ashing Methods 0.000 claims description 22
- 238000012545 processing Methods 0.000 claims description 16
- 125000003368 amide group Chemical group 0.000 claims description 7
- 239000003960 organic solvent Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000003595 mist Substances 0.000 claims 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 16
- 229910052721 tungsten Inorganic materials 0.000 description 16
- 239000010937 tungsten Substances 0.000 description 16
- 239000007789 gas Substances 0.000 description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000001878 scanning electron micrograph Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 229910018182 Al—Cu Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种用于制造具有无边界通路/布线结构的半导体器件的方法，该方法包括以下步骤：使用抗蚀剂掩模进行无边界通路蚀刻，以在半导体衬底上的层间介电层中形成接触孔，从而在该接触孔中暴露下层图案的两种不同金属材料；以及当去除抗蚀剂掩模时，在湿法工艺之前使用含H2O的气体进行等离子体辐射。
Description
技术领域
本发明一般地涉及一种半导体器件制造方法，更具体地涉及在具有多层互连的半导体器件的制造工艺期间在所谓的无边界通路蚀刻之后的接触塞的制造。
背景技术
随着半导体器件的微型化，在用于提高集成度的多层互连中通常采用无边界通路/布线结构。无边界通路/布线结构具有上层或下层布线图案，该布线图案未完全覆盖连接上、下布线图案的金属接触塞的接触表面。换言之，上层布线图案或下层布线图案沿着衬底表面横向位移并且仅与金属塞的接触表面部分重叠。例如参见日本未审公开专利申请No.2003-218117A。由此可知随着器件结构的微型化，由于边界(margin)内的掩模不对准或暴露不对准不可避免地产生无边界结构。
图1A至图1C示出用于制造具有无边界通路/布线结构的多层互连的传统工艺。在图1A中，第一金属布线(M1)12位于半导体衬底(未示出)上的第一层间介电层(D1)11上。第二层间介电层(D2)13覆盖第一金属布线12，并且第二金属布线(M2)16位于第二层间介电层13上。由阻挡金属14包围的接触金属塞(P)15连接第二金属布线16与第一金属布线11。第二金属布线16未完全覆盖金属塞15的上表面，而与该表面部分重叠。这种结构被称作无边界通路/布线结构。金属塞15和第二金属布线16被第三层间介电层17覆盖，并且限定预定图案的抗蚀剂掩模(R)18位于第三层间介电层17上。
然后，如图1B中所示，通过蚀刻在第三层间介电层17中形成到达第二金属布线16的接触孔19。由于无边界通路/布线结构，利用第二金属布线16作为停止层，接触孔19还到达金属塞15。结果，两种不同的金属，例如第二金属布线16的铝(AL)和金属塞15的钨(W)暴露在接触孔19中。
在形成接触孔19后，通过灰化工艺去除抗蚀剂掩模18。典型地，利用传统的方法，使用氧气O2，或向氧气添加N2和/或CF4，如O2/N2或O2/N2-H2/CF4执行等离子体灰化。在抗蚀剂灰化期间，在接触孔19中，第二金属布线16下露出的金属(钨)塞15的上表面暴露于灰化等离子体。因此，在钨塞15的表面上积累电荷。
然后，使用胺基溶剂清洗器件去除在灰化之后留下的诸如重金属材料的残留沉积物。这种胺基湿法工艺使钨塞15的带电表面很容易溶解。结果，在钨塞15中产生溶解部分20(参见图1C)。即使在接触孔19填充金属材料之后，溶解部分20仍保留一个孔穴或洞，这样阻碍上金属布线16与下金属布线12之间的良好电接触。这意味着器件质量下降。
发明内容
为了克服上述问题，本发明提供一种半导体器件制造方法，即使在具有无边界通路/布线结构的情况下，这种方法也能实现可靠的电接触并且能够提高工作的可靠性。
为了实现上述目的，在去除用于形成接触孔的抗蚀剂掩模时进行的湿法清洗工艺之前，进行使用H2O气体或含H2O的气体的等离子体辐射(称为“H2O辐射”)。
在本发明的一个方案中，提供一种用于制造具有无边界通路/布线结构的半导体器件的方法。该方法包括以下步骤：
(a)使用抗蚀剂掩模进行无边界通路蚀刻，以在半导体衬底上的层间介电层中形成接触孔，从而在该接触孔中暴露下层图案的两种不同金属材料；以及
(b)当去除该抗蚀剂掩模时，在湿法工艺之前使用含H2O的气体进行等离子体辐射。
在本发明的另一方案中，一种半导体器件制造方法包括以下步骤：
(a)形成与半导体衬底上的下层金属布线连接的第一接触塞；
(b)形成与该第一接触塞的顶面重叠的上层金属布线；
(c)在该第一接触塞和该上层金属布线上沉积层间介电层；
(d)在该层间介电层中形成到达重叠部分的接触孔，以在该接触孔中暴露一部分上层金属布线和一部分第一接触塞；
(e)使用含H2O的气体进行等离子体辐射；
(f)通过使用胺基有机溶剂的湿法工艺去除反应产物；以及
(g)使用金属材料填充该接触孔以形成第二接触塞。
使用这些方法，通过在湿法工艺之前进行H2O等离子体辐射以去除抗蚀剂掩模，能够减小无边界通路/布线结构中暴露的塞表面上积累的电荷。
因此，能够防止金属塞的溶解，并且能够保证可靠的电接触。
附图说明
从结合附图理解下面的详细说明中，本发明的其它目的、特征和优点将变得更加清楚，其中：
图1A至图1C是用于解释通过无边界通路蚀刻来制造金属塞的传统方法中的问题的示意图；
图2A至图2E示出根据本发明实施例的半导体器件制造工艺的剖视图；
图3是根据本发明实施例的无边界通路接触制造工艺的流程图；
图4A和图4B示出含H2O的等离子体辐射的详细条件；
图5是无边界通路接触制造工艺的修改例的流程图；
图6是示出根据本发明实施例的H2O等离子体辐射的钨溶解防止效应的表面SEM图像；以及
图7是描述图6中所示的表面SEM图像的示意图。
具体实施方式
下面参照附图说明本发明的优选实施例。
图2A至图2E示出根据本发明实施例的半导体器件制造工艺。首先，如图2A所示，TiN膜12a，Al膜(或Al-Cu膜)12b和TiN膜12c被相继沉积在半导体衬底(未示出)上形成的第一层间介电层上11，并且被图案化为预定的形状以限定第一金属布线(M1)12。第一金属布线12电连接到在该半导体衬底上形成的有源或无源器件(未示出)。
在第一金属布线12上沉积第二层间介电层13，并进行化学机械剖光(CMP)以得到平坦的表面。在第二层间介电层13中形成到达第一金属布线12的接触孔(未示出)。接触孔被涂覆阻挡金属膜14，并且被填充金属材料(例如钨W)以通过CMP或回蚀工艺形成第一金属(W)塞15。
然后，在第二层间介电层13上相继形成TiN膜16a、Al膜(或Al-Cu膜)16b和TiN膜16c，并且这些膜被图案化为预定的形状以限定第二金属布线(M2)16。第二金属布线16与第一金属(W)塞15重叠以仅覆盖该塞表面的一部分。这种结构是所谓的无边界通路/布线结构。在第二金属布线16和第二层间介电层13上形成第三层间介电层17，并且该层17的表面被平坦化。在第三层间介电层17上形成具有预定孔图案的抗蚀剂掩模18。
然后，如图2B所示，使用抗蚀剂掩模18在第三层间介电层17中形成到达第二金属布线(M2)16和位于第二金属布线16下面的第一金属塞15的接触孔19。第二金属布线16作为停止膜。通过对第三层间介电层17施加各向异性蚀刻，能够形成到达第一金属塞15的接触孔19。
在形成接触孔19之后，通过普通的灰化工艺去除至少一部分抗蚀剂掩模18。在这个灰化工艺(灰化1)期间，电荷积累在接触孔19中部分暴露的第一金属塞15的表面上。
然后，如图2C所示，使用含H2O的气体进行等离子体辐射。这种H2O等离子体辐射去除残留的抗蚀剂掩模18，并且充分地去除在钨塞15的暴露表面上积累的电荷。下面将描述H2O等离子体辐射的细节。在H2O等离子体辐射之后，执行使用胺基有机溶剂的湿法工艺来清洗晶片以去除反应产物。由于从第一金属塞15的表面充分去除电荷，所以即使在使用胺基有机溶剂的湿法工艺中也能够防止钨的溶解。在湿法工艺之后，必要时可以使用含O2的气体进行第二灰化(灰化2)。
然后，如图2D所示，接触孔19被涂覆阻挡金属膜21，并且被填充金属膜(例如钨膜)以通过CMP或回蚀工艺形成第二金属塞22。第二金属塞22连接第二金属布线(M2)16与第一金属塞15。第二金属塞22与第二金属布线(M2)之间的位置关系是无边界的。
然后，如图2E所示，在第三层间介电层17上形成第三金属布线(例如，TiN/Al-Cu/TiN布线)23。虽然在图2E中没有描绘，但是必要时形成附加的上层金属布线和金属塞以完成具有由虚线圆圈所表示的无边界通路/布线结构的半导体器件。因为这种半导体器件几乎未受到由于下层金属塞15的溶解所导致的损坏，因此其具有提高的电特性和满意的可靠性。
图3是部分半导体器件制造工艺的流程图，其从形成接触孔19的通路蚀刻开始至形成金属塞(图2D)。
在通过光刻和通路蚀刻形成接触孔19之后(S101)，将晶片放置在下流式等离子灰化机中进行不使用H2O的普通灰化(第一灰化)，以去除用于形成接触孔19的抗蚀剂掩模18(S102)。通过分别以3550sccm和140sccm的速率提供O2气和N2气，在250℃和1100W功率的条件下进行第一灰化90秒。
然后，将晶片移入金属蚀刻器灰化室，使用含H2O的气体进行等离子体辐射(S103)。在H2O辐射之后，使用胺基有机溶剂清洗晶片以去除反应产物(S104)。然后，使用含O2的气体进行第二灰化(S105)。在接触孔19中形成阻挡金属膜21(S106)，并且沉积金属膜材料以填充接触孔19，从而形成接触塞22(S107)。
图4A和图4B是示出图3中所示的步骤S103 H2O等离子体辐射的详细条件的表格。在图4A所示的实例中，进行三组H2O辐射。
在以500sccm提供H2O气的同时，在压力为2托、温度为280℃以及功率为0W的条件下执行第一辐射40秒。
在分别以500sccm、100sccm和50sccm提供O2、H2O和CF4的同时，在压力为2托、温度为280℃以及功率为1400W的条件下执行第二辐射70秒。
在以500sccm提供H2O气的同时，在压力为2托、温度为280℃以及功率为800W的条件下执行第三辐射40秒。
通过在湿法工艺之前使用H2O气或含H2O的气体进行H2O辐射，能够充分减少在第一金属塞15上积累的电荷。第一和第三水辐射也具有防止第二金属布线(M2)16的铝(Al)被腐蚀的防腐蚀效果。
在图4B所示的实例中，进行两组H2O辐射。通过以900sccm提供H2O，在压力为1托、温度为275℃和功率为1000W的条件下执行第一辐射90秒。通过分别以900sccm和4500sccm提供H2O和O2，在压力为1托、温度为275℃和功率为1000W的条件下执行第二辐射60秒。第一辐射和第二辐射的顺序可以转换。或者，可以只进行第二辐射。在任一情况下，都能够充分地获得电荷减少效果。
图5是示出图3所示的具有无边界通路/布线结构的金属塞的制造工艺的修改例的流程图。在通过光刻和通路蚀刻形成接触孔19之后(S201)，在图4B所示的条件下，使用根据本实施例的H2O等离子体辐射进行第一灰化(灰化1)(S202)。利用上述第一灰化能够去除抗蚀剂掩模18，同时防止电荷积累在金属塞15的暴露表面上。在H2O辐射之后，在使用胺基有机溶剂的湿法工艺中清洗晶片以去除反应产物(S203)。然后，必要时进行使用含O2的气体的第二灰化(S204)。然后，在接触孔19中形成阻挡金属膜21，并且沉积金属膜材料以填充接触孔19，从而形成金属塞22(S206)。
在形成以无边界位置关系连接第二金属布线(M2)16与下金属塞15的第二金属塞22期间，这种方法也能够减少在第一金属塞15的暴露表面上积累的电荷。因此，能够在随后的湿法工艺中防止接触塞15的金属材料的溶解。
图6B是示出通过根据本实施例水辐射实现的防止钨溶解效果的表面SEM图像，图7B是示出图6B所示的SEM图像的示意图。作为对比，图6A和图7A示出根据传统方法的SEM观察结果(其中在不使用水气的普通灰化和随后的湿法工艺之后，使用金属材料填充接触孔)。
在图6A和图6B中，第二金属布线(M2)16与下金属塞(P1)15的重叠量是变化的，并且通过使用电子显微镜扫描未填充的接触孔来观察钨溶解状态。在左右方向延伸的U形第二金属布线(M2)16下方部分暴露的圆形塞表面(P1)15中观察到的暗影是钨溶解部分20。利用图6A所示的传统方法，不管金属塞P1与第二金属布线M2之间的重叠量是多少，在金属塞P1中都能观察到钨溶解，并且当塞P1与第二金属布线M2之间的不对准变得很大时，塞溶解变得尤其明显。
相反，如图6B所示，当根据本实施例在灰化之后或者期间的水辐射之后进行湿法工艺时，在表面SEM图像中观察到钨塞(P1)存在少量溶解。即使金属塞(P1)与第二金属布线(M2)之间的不对准变为最大，钨溶解也能减至最小。
以这种方式，即使采用无边界通路/布线结构，也能够保持满意的电接触，并且提高半导体器件的工作可靠性。
本专利申请基于在2005年10月24日提交的日本专利申请No.2005-308621并要求其优先权，在此通过参考援引该申请的全部内容。
Claims (13)
1.一种半导体器件的制造方法，该半导体器件具有无边界通路/布线结构，该方法包括以下步骤：
使用抗蚀剂掩模进行无边界通路蚀刻，以在半导体衬底上形成的层间介电层中形成接触孔，从而在该接触孔中暴露下层图案的两种不同金属材料；以及
当去除该抗蚀剂掩模时，在湿法工艺之前使用含H2O的气体进行等离子体辐射。
2.一种半导体器件制造方法，包括以下步骤：
形成与半导体衬底上的下层金属布线连接的第一接触塞；
形成与该第一接触塞的顶面重叠的上层金属布线；
在该第一接触塞和该上层金属布线上沉积层间介电层；
在该层间介电层中形成到达重叠部分的接触孔，以在该接触孔中暴露一部分上层金属布线和一部分第一接触塞；
使用含H2O的气体进行等离子体辐射；
通过使用胺基有机溶剂的湿法工艺去除反应产物；以及
使用金属材料填充该接触孔以形成第二接触塞。
3.如权利要求2所述的半导体器件制造方法，还包括以下步骤：
在该层间介电层上形成具有与该接触孔对应的孔图案的抗蚀剂掩模；以及
在形成该接触孔之后并且在该含H2O的等离子体辐射之前，使用不含H2O的气体进行灰化。
4.如权利要求2所述的半导体器件制造方法，还包括以下步骤：
在该层间介电层上形成具有与该接触孔对应的孔图案的抗蚀剂掩模；
其中通过使用含H2O的气体的等离子体辐射去除该抗蚀剂掩模。
5.如权利要求3所述的半导体器件制造方法，还包括以下步骤：
在该湿法工艺之后使用含O2的气体进行第二灰化。
6.如权利要求4所述的半导体器件制造方法，还包括以下步骤：
在该湿法工艺之后使用含O2的气体进行第二灰化。
7.如权利要求2所述的半导体器件制造方法，其中使用含H2O的气体的该等离子体辐射包括使用包含H2O和O2的混合气体的第一辐射。
8.如权利要求7所述的半导体器件制造方法，其中使用含H2O的气体的该等离子体辐射包括使用H2O气的第二辐射。
9.如权利要求7所述的半导体器件制造方法，其中该第一辐射包括使用H2O、O2和CF4的混合气体。
10.如权利要求2所述的半导体器件制造方法，其中该第一接触塞和该上层金属布线由不同的金属材料制成。
11.如权利要求2所述的半导体器件制造方法，其中通过使用含H2O的气体的该等离子体辐射减少在该接触孔中暴露的该第一接触塞上积累的电荷。
12.如权利要求2所述的半导体器件制造方法，还包括以下步骤：
将该下层金属布线连接到在该半导体器件上形成的有源或无源元件。
13.如权利要求2所述的半导体器件制造方法，其中该上层金属布线与该第二接触塞是无边界位置关系。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005308621A JP4291811B2 (ja) | 2005-10-24 | 2005-10-24 | 半導体装置の製造方法 |
| JP2005308621 | 2005-10-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1956164A true CN1956164A (zh) | 2007-05-02 |
| CN100446217C CN100446217C (zh) | 2008-12-24 |
Family
ID=37985921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100198889A Expired - Fee Related CN100446217C (zh) | 2005-10-24 | 2006-03-01 | 半导体器件制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7419914B2 (zh) |
| JP (1) | JP4291811B2 (zh) |
| KR (1) | KR100765930B1 (zh) |
| CN (1) | CN100446217C (zh) |
| TW (1) | TWI306285B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820254A (zh) * | 2011-06-07 | 2012-12-12 | 联华电子股份有限公司 | 半导体集成电路的制作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008291410A (ja) | 2006-09-05 | 2008-12-04 | Sumitomo Denko Steel Wire Kk | 環状金属コード、無端金属ベルト及び環状金属コードの製造方法 |
| JP5874249B2 (ja) * | 2011-09-02 | 2016-03-02 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209272A (ja) | 1997-01-16 | 1998-08-07 | Sony Corp | 半導体装置及びその製造方法 |
| US5925932A (en) * | 1997-12-18 | 1999-07-20 | Advanced Micro Devices, Inc. | Borderless vias |
| US6093635A (en) * | 1997-12-18 | 2000-07-25 | Advanced Micro Devices, Inc. | High integrity borderless vias with HSQ gap filled patterned conductive layers |
| JP3505411B2 (ja) * | 1998-11-12 | 2004-03-08 | 茂徳科技股▲ふん▼有限公司 | プラグの腐蝕を防止する内部配線の製造方法 |
| US6130167A (en) * | 1999-03-18 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Method of preventing corrosion of a metal structure exposed in a non-fully landed via |
| JP2000311879A (ja) * | 1999-04-28 | 2000-11-07 | Mitsubishi Electric Corp | 洗浄液およびこれを用いた半導体装置の製造方法 |
| US6133143A (en) * | 1999-06-28 | 2000-10-17 | United Semiconductor Corp. | Method of manufacturing interconnect |
| US6794298B2 (en) * | 2000-02-04 | 2004-09-21 | Advanced Micro Devices, Inc. | CF4+H2O plasma ashing for reduction of contact/via resistance |
| US6492257B1 (en) * | 2000-02-04 | 2002-12-10 | Advanced Micro Devices, Inc. | Water vapor plasma for effective low-k dielectric resist stripping |
| JP2003218117A (ja) * | 2002-01-28 | 2003-07-31 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| US6878639B1 (en) * | 2003-09-19 | 2005-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Borderless interconnection process |
-
2005
- 2005-10-24 JP JP2005308621A patent/JP4291811B2/ja active Active
-
2006
- 2006-02-21 US US11/357,139 patent/US7419914B2/en not_active Expired - Fee Related
- 2006-02-21 TW TW095105751A patent/TWI306285B/zh not_active IP Right Cessation
- 2006-03-01 CN CNB2006100198889A patent/CN100446217C/zh not_active Expired - Fee Related
- 2006-03-03 KR KR1020060020423A patent/KR100765930B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820254A (zh) * | 2011-06-07 | 2012-12-12 | 联华电子股份有限公司 | 半导体集成电路的制作方法 |
| CN102820254B (zh) * | 2011-06-07 | 2017-03-01 | 联华电子股份有限公司 | 半导体集成电路的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI306285B (en) | 2009-02-11 |
| US7419914B2 (en) | 2008-09-02 |
| KR100765930B1 (ko) | 2007-10-11 |
| CN100446217C (zh) | 2008-12-24 |
| US20070093062A1 (en) | 2007-04-26 |
| JP4291811B2 (ja) | 2009-07-08 |
| TW200717708A (en) | 2007-05-01 |
| JP2007116047A (ja) | 2007-05-10 |
| KR20070044339A (ko) | 2007-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1191623C (zh) | 以金属硬遮罩层制作双镶嵌插销的方法 | |
| CN1272846C (zh) | 在半导体装置中形成金属线的方法 | |
| CN101063065A (zh) | 半导体晶片的清洗溶液及内连线结构的形成方法 | |
| CN1828845A (zh) | 镶嵌结构与其形成方法 | |
| CN1773690A (zh) | 半导体结构及其制造方法 | |
| CN1770404A (zh) | 清洗溶液和使用该溶液清洗半导体器件的方法 | |
| CN1707787A (zh) | 半导体装置 | |
| CN101047165A (zh) | 降低叠置偏移的遮罩叠置结构 | |
| CN1115725C (zh) | 形成多级互连结构的方法 | |
| CN1374699A (zh) | 半导体器件及其制造方法 | |
| CN1258097A (zh) | 形成双镶嵌布线的方法 | |
| CN101055421A (zh) | 双镶嵌结构的形成方法 | |
| CN1956164A (zh) | 半导体器件制造方法 | |
| CN1278409C (zh) | 半导体器件的制造方法和半导体器件 | |
| CN1238892C (zh) | 双重镶嵌结构的制造方法 | |
| US20130181266A1 (en) | Semiconductor device and method of fabricating the same | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| CN1661799A (zh) | 半导体器件 | |
| KR20050016766A (ko) | 반도체 소자의 제조 방법 | |
| CN1203540C (zh) | 双重镶嵌结构的制造方法 | |
| CN1121717C (zh) | 制作半导体器件中多层互连的方法 | |
| US8741676B2 (en) | Method of manufacturing OLED-on-silicon | |
| CN1447413A (zh) | 使用双波纹技术制造半导体器件的方法 | |
| CN1542959A (zh) | 半导体装置及其制造方法 | |
| US7488681B2 (en) | Method for fabricating Al metal line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Japan's Kanagawa Prefecture Yokohama Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081224 Termination date: 20200301 |