CN1943074B

CN1943074B - 矩阵开关

Info

Publication number: CN1943074B
Application number: CN2006800001703A
Authority: CN
Inventors: 上纲秀树
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2005-03-09
Filing date: 2006-03-07
Publication date: 2010-09-01
Anticipated expiration: 2026-03-07
Also published as: EP1727230A4; JP4192194B2; US20070241837A1; US7557674B2; WO2006095729A1; EP1727230A1; EP1727230B1; JPWO2006095729A1; CN1943074A

Abstract

四个SP4T开关(3₁-3₄)两两组合形成两个开关对。第一导线(4₁₁-4₁₄，4₂₁-4₂₄)四个一组地布置在构成开关对的开关(3₁，3₄；3₂，3₃)之间。四个第二导线(5₁-5₄)中的每一个与连接到相应开关对的第一导线的不同导线中对应的一个导线连接。第一和第二导线布置在介电层上，所述介电层具有其上形成有接地导体(6)的下表面。介电层具有双层结构。第一导线布置在作为下层的第一介电层上。第二导线布置在作为上层的第二介电层上。这种布置使得能够减小矩阵开关的尺寸和减小损耗，并且允许宽带操作。

Description

矩阵开关

技术领域

本发明涉及一种通过在多个输入端与多个输出端之间转换信号路径，从任意输入端到任意输出端输出信号的矩阵开关，更具体地讲，涉及一种包括多个1×n(n是等于或大于2的偶数)开关的矩阵开关。

背景技术

多输入/多输出矩阵开关用于，例如，在网络节点转换信号路径。现有的n-输入/n-输出开关包括n个1-输入/n-输出开关，n个n-输入/1-输出开关，和n²个用于将开关相互连接的连接装置。参考文献1(日本未审查专利申请9-9312)披露了这种n-输入/n-输出开关的例子。如图19中所示，参考文献1中披露的n-输入/n-输出开关具有一种可以用作能够将来自n个输入端101₁至101_n的输入信号以所有组合输出到n个输出端102₁至102_n的交叉连接开关的布置。以下通过举例说明n＝4的情况更详细地说明这种布置。

如图20中所示，现有的4-输入/4-输出开关(4×4开关)包括相当于输入端101₁至101₄和输出端102₁至102₄的八个单极4掷(SP4T)开关103₁至103₈。SP4T开关103₁至103₈是双向开关，各起到1-输入/4-输出开关和4-输入/1-输出开关的作用。

SP4T开关103₁至103₈中的每一个包括共同接线端和四个独立的接线端。十六个互连传输线104₁₁至104₄₄将输入侧的SP4T开关103₁至103₄的独立接线端连接到输出侧的SP4T开关103₅至103₈的独立接线端。设计每个SP4T开关103₁至103₈，使得共同接线端能够连接到四个独立接线端中的一个(不连接到其余三个接线端)。将这些开关作为一个整体控制，使得四个输入端101₁至101₄一对一地连接到四个输出端102₁至102₄。参考图20，具有梨形图案(satin-like pattern)的符号“○”指示两个传输线在此相互交叉但不相互电连接的一个互连交叉点116。

发明内容

本发明要解决的问题

在现有矩阵开关中出现了以下问题。

第一个问题是，难于在减小电路尺寸的同时取得低插入损耗和高绝缘效果。这个问题源于需要使互连传输线104₁₁至104₄₄具有有限的长度，而不使有限长度造成的插入损耗有一点增加。例如，当传输线104₁₁至104₄₄包括共面形波导时，为了减小插入损耗，需要增大中间导线宽度，以及中间导线与接地导线之间的间隙。这是由于共面形波导的特性阻抗总是由中间导线宽度和上述间隙唯一地确定的。

另一方面，需要矩阵开关在各路径之间具有高的绝缘特性。在这种情况下，随着线路之间的接地导线的宽度增大，共面形波导之间的绝缘也增大。为了获得低插入损耗和高绝缘效果的特性，需要将中间导线宽度和接地导线宽度都加大。但是，在传输线高密度布置的矩阵开关中，每个连接路径不可避免地变长。这大大地抵消了上述插入损耗的减小效果。

连接路径长度的增加等于增加了电路尺寸。特别是当要把矩阵开关集成在半导体基底上时，电路尺寸的增大造成成本的增加。假设输入端101₁至101_n和输出端102₁至102_n的数量是n，那么连接路径所需的数量是n的平方。因此，开关尺寸越大，这些问题就越显著。这在图20中所示的4×4或更大尺寸的矩阵开关中造成严重问题。

第二个问题是，随着输入端101₁至101_n和输出端102₁至102_n的数量的增加，连接路径交叉点的数量也增加，并且使绝缘特性降低。在图20所示的4×4开关中，具有多达36个互连交叉点。在8×8开关中的互连交叉点的数量达到了784个之多。如上所述，矩阵开关的尺寸越大，互连交叉点的数量就越多，导致了绝缘特性的降低。

第三个问题是，开关控制线数量的增加将造成绝缘特性降低。这个问题源于需要在输入和输出两侧都提供开关。如果SPnT开关每个都起到1-输入/n-输出开关和n-输入/1-输出开关的作用，那么4×4开关需要32条控制线，而8×8开关需要多达128条控制线。这些控制线不可避免地要与互连传输线104₁₁至104₄₄交叉。这导致绝缘特性的降低。

现有技术中上述问题的基本原因是，n个1-输入/n-输出开关和n个n-输入/1-输出开关分别布置在输入和输出两侧。也就是说，问题源自需要n²个互连传输线来连接这些开关。

即使在除去了输入侧或输出侧中任意一侧的开关时，这种现有矩阵开关也工作。例如，即使除去了图20中输出侧的SP4T开关103₅至103₈，得到的结构作为4×4开关操作。但是，在这种情况下，在从输出端102₁至102₄看时，耦合到输入侧的SP4T开关103₁至103₄的OFF端的传输线成为开路短线。OFF接线端是不连接到共同接线端的独立接线端。开路短线是从主传输线分支并且具有断开末端的部分。4×4开关的每个输出端具有三个开路短线，而8×8开关每个输出端具有七个开路短线。开路短线增大了电容率。结果，随着频率增大，反射损耗也增大。这使得难于在数GHz或更高的频率下执行宽带操作。

减小开路短线的长度使得能够减小开路短线造成的电容率。开路短线的长度总是对应于输入侧开关与输出侧开关之间的间隔。作为两个开关之间的间隔，4×4开关需要对应于至少布置16条互连传输线的空间的长度，而8×8开关需要布置64条互连传输线的空间。因此，开路短线的长度可以随传输线的宽度和传输线间隔的减小而减小。但是，必须对插入损耗和绝缘特性的得失给予考虑。

也可以通过增加互连传输线的特性阻抗来减小开路短线造成的电容率。但是，例如，为了增加共面形波导的特性阻抗，必须增大中间导线与接地导线之间的间隔。这导致成为开路短线的互连传输线的长度增加，并大大地抵消了特性阻抗增大的效果。

因此，本发明的一个目的是要减小矩阵开关的尺寸。

本发明的另一个目的是减小矩阵开关的插入损耗。

本发明的再一个目的是提高矩阵开关的绝缘特性。

本发明的又一个目的是允许矩阵开关能够执行宽带操作。

解决问题的措施

为了达到上述目的，根据本发明的矩阵开关的特征在于，包括n(n是不小于2的偶数)个两两形成开关对的1×n开关，每个开关对n个布置的第一导线，n个第二导线，分别连接到分别布置在开关对上的第一导线的不同导线的，介电层，在不少于两层上分离布置第一导线和第二导线，和接地导体，与第一导线和第二导线以及介电层中至少一个一起形成传输线，其中1×n开关包括一个共同接线端和n个布置在与共同接线端不同的一侧的独立接线端，如此地布置形成开关对的两个1×n开关，使得1×n开关的独立接线端能够彼此面对地相互间隔，并且第一导线将两个1×n开关的对应独立接线端相互连接。

发明的效果

根据本发明，形成开关对的两个1×n开关之间存在的导线数量可以从现有技术的n²个减少到n个。当使用具有与现有技术相同的线宽和相同线间隔的导线时，布置导线的空间可以减小。由于所需的1×n开关减少到现有技术的1/2，所以可以减小矩阵开关的尺寸。尺寸的减小到达了减小成本的目的。

此外，将两个1×n开关之间的间隔减小到现有技术的1/n，使得能够减小开路短线的长度。这减小了开路短线造成的电容率，从而允许在数GHz或更高的宽的带宽下工作。

此外，由于处于ON状态的输入端与输出端之间的传输线长度减小，所以减小了插入损耗，并且减小了插入损耗的路径相关性。

此外，由于减少了互连交叉点，所以改进了绝缘特性。

附图说明

图1是显示根据本发明第一实施例的矩阵开关的布置的方框图；

图2是显示SP4T开关的布置的示意图；

图3是沿图1中的A-A线的截面图；

图4是显示图1中所示矩阵开关的一种改进的方框图；

图5是沿图4中的B-B线的截面图；

图6是显示对于根据第一实施例的4×4开关的模拟结果的曲线图；

图7是显示对于具有现有布置的4×4开关的模拟结果的曲线图；

图8A是显示根据本发明的第二实施例的矩阵开关的互连结构的一个例子的概况的平面图；

图8B是显示沿图8A中的C-C’线的截面图；

图9A是显示根据本发明的第二实施例的矩阵开关的互连结构的另一个例子的概况的平面图；

图9B是显示沿图9A中的D-D’线的截面图；

图10A是显示根据本发明的第三实施例的矩阵开关的布置的例子的方框图；

图10B是显示图10A所示矩阵开关的互连结构的概况的平面图；

图10C是显示沿图10B的E-E’线的截面图；

图11A是显示根据本发明的第三实施例的互连结构的另一个例子的概况的平面图；

图11B是沿图11A的F-F’线的截面图；

图11C是沿图11A的H-H’线的截面图；

图12A是显示根据本发明的第三实施例的矩阵开关的互连结构的又一个例子的概况的平面图；

图12B是沿图12A中I-I’线的截面图；

图12C是沿图12A中J-J’线的截面图；

图13A是显示根据本发明的第四实施例的矩阵开关的电路图；

图13B是显示SP4T与控制器之间的连接关系的方框图；

图14是显示根据本发明第五实施例的矩阵开关的布置的方框图；

图15是显示根据本发明第六实施例的矩阵开关的布置的方框图；

图16是显示图1所示矩阵开关的一种改进的方框图；

图17A是显示使用了本发明的2×2开关的布置的一个例子的方框图；

图17B是显示使用了本发明的2×2开关的布置的另一个例子的方框图；

图18是显示使用了本发明的16×16开关的布置的一个例子的方框图；

图19是显示现有n-输入/n-输出开关的布置的方框图；和

图20是显示现有4×4开关的布置的方框图；

具体实施方式

以下参考附图详细说明本发明的实施例。

[第一实施例]

如图1中所示，根据本发明第一实施例的矩阵开关是包括四个输入端(第一接线端)1₁至1₄，四个输出端(第二接线端)2₁至2₄，和四个SP4T开关3₁至3₄的4×4开关。

如同图2中所示的SP4T开关3一样，SP4T开关3₁至3₄中的每一个是包括一个共同接线端3a和四个独立接线端3b₁至3b₄的1×4开关。共同接线端3a和独立接线端3b₁至3b₄布置在开关相对的两侧。如此地控制每个SP4T开关3₁至3₄，使得开关本身的共同接线端3a有选择地连接到独立接线端3b₁至3b₄中的一个，而不连接到其余三个接线端。因此，每个SP4T开关3₁至3₄将从共同接线端3a输入的信号输出到独立接线端3b₁至3b₄中的一个，并且将从独立接线端3b₁至3b₄中的一个输入的信号输出到共同接线端3a。每个SP4T开关3₁至3₄是起到1-输入/4-输出开关和4-输入/1-输出开关作用的双向开关。应当注意，如果将共同接线端3a和独立接线端3b₁至3b₄布置在开关的不同侧，才能具有这种功能。也就是说，接线端3a和3b₁至3b₄可以布置在开关的相邻两侧。

四个SP4T两两一组合形成两个开关对。更具体地讲，SP4T开关3₁和3₄构成第一开关对，SP4T开关3₂和3₃构成第二开关对。如此布置构成第一开关对的SP4T开关3₁和3₄，使得一个开关的独立接线端3b₁至3b₄面对另一个开关的独立接线端3b₁至3b₄。构成第二开关对的SP4T开关3₂和3₃以同样的方式布置。

在第一开关对中，SP4T开关3₁的四个独立接线端3b₁至3b₄经过四个第一导线4₁₁至4₁₄连接到SP4T开关3₄的四个独立接线端3b₁至3b₄。同样，在第二开关对中，SP4T开关3₂的四个独立接线端3b₁至3b₄经过四个第一导线4₂₁至4₂₄连接到SP4T开关3₃的四个独立接线端3b₁至3b₄。第一导线4₁₁至4₁₄和4₂₁至4₂₄相互平行地布置。

第一导线4₁₁至4₁₄经过第二导线5₁至5₄分别连接到第一导线4₂₁至4₂₄。更具体地讲，第一导线4₁₁和4₂₁经过第二导线5₁相互连接；第一导线4₁₂和4₂₂经过第二导线5₂相互连接；第一导线4₁₃和4₂₃经过第二导线5₃相互连接；和第一导线4₁₄和4₂₄经过第二导线5₄相互连接。第二导线5₁至5₄在与第一导线4₁₁至4₁₄和4₂₁至4₂₄交叉的方向(在图1中与它们垂直的方向)上相互平行地布置。

输入信号的输入端1₁至1₄连接到SP4T开关3₁至3₄的共同接线端3a。第二导线5₁至5₄的末端部分抽出到布置导线4₁₁至4₁₄和4₂₁至4₂₄的区域的外部，并且连接到输出信号的输出端2₁至2₄。SP4T开关3₁至3₄作为一个整体来控制，使得四个输入端1₁至1₄能够一对一地连接到四个输出端2₁至2₄。

接下来，参考图3说明图1中所示矩阵开关的横截面布置。第一导线4₁₁至4₁₄和4₂₁至4₂₄以及第二导体5₁至5₄与形成在基底9上的接地导体6和形成在接地导体6上的介电层8，一起构成微带线(传输线)。

介电层8具有包括第一介电层8₁和一个第二介电层8₂的双层结构。第一介电层8₁层叠在接地导体6上，第二介电层8₂层叠在第一介电层8₁上。第一导线4₁₁至4₁₄和4₂₁至4₂₄布置在第一介电层8₁上，而第二导线5₁至5₄布置在第二介电层8₂上。第一导线4₁₁至4₁₄和4₂₁至4₂₄经过形成在第二介电层8₂中的通孔7₁在图1中用“■”指示的连接部分15连接到第二导线5₁至5₄。尽管在图1中代表连接部分的参考号“15”仅附着到一个符号“■”，其余的符号“■”指出了连接部分15。这应用到以后要说明的图4，14，16和18。图3是说明两个导线经过介电层相互连接的状态的示意图，其中删除了第二导线5₄的图示说明。

上述布置使得能够将各开关对的相对开关之间的导线的数量从图20中所示的现有技术中的16减少到4(第二导线5₁至5₄)。因此，如果使用具有相同线宽和相同线间隔的导线，那么第一和第二开关对的SP4T开关3₁与3₄和SP4T开关3₂与3₃之间的间隔可以减小到现有技术的1/4左右。

在开关工作时，每个SP4T开关3₁至3₄中，耦合到OFF接线端的第一导线，在一些情况下，与第二导线的一部分，成为开路短线。因此，在开关工作时，每个输出接线端2₁至2₂存在三个开路短线。如上所述，减小SP4T开关3₁与3₄之间和SP4T开关3₂与3₃之间的间隔使得能够将每个开路短线的长度减小到现有技术中的1/12左右。这使得能够以其中除去了输出侧的SP4T开关103₅至103₈的现有技术的布置中的带宽的10倍以上的带宽进行宽带操作。此外，由于减小了ON状态下的输入端与输出端之间的传输线的长度，所以能够在减小插入损耗的路径相关性的同时减小插入损耗。

此外，互连交叉点的数量可以从现有技术中的36减少到14，并且可以获得绝缘特性的提高。此外，例如，如图3中所示，接地导体6和介电层8₁和8₂相继地形成在基底9上，而介电层具有数μm至数十μm的厚度。与利用基底下表面接地和把共面形波导形成在基底上表面的微带相比，这种结构使得即使减小了线间隔的情况下，也能保持高的线间绝缘。因此，可以实现具有更宽的带宽的开关。此外，与共面形波导相比，上述结构可以提高具有更窄的线间隔的特性阻抗，因此使得能够容易地减小开路短线造成的电容率，从而改善了反射损耗。

图4和5中所示的矩阵开关是图1和3中所示矩阵开关的一种改进。第二导线5₁至5₄布置在第一介电层8₁上，而第一导线4₁₁至4₁₄和4₂₁至4₂₄布置在第二介电层8₂上。这种布置能够获得与图1和3中所示的矩阵开关相同的效果。应当注意，在图5中为了与图3中相同的原因，也删除了第二导线5₄的图示。

在图3和5所示的矩阵开关中，第一介电层8₁上的导线宽度优选小于第二介电层8₂上的。这使得能够减小第一介电层8₁上的导线与第二介电层8₂上的导线之间的特性阻抗差。可以使两层上的特性阻抗相等。这使得能够提高开关的特性。

根据图1和4所示的矩阵开关，通过将第一导线4₁₁至4₁₄和4₂₁至4₂₄以及第二导线5₁至5₄的线宽设置到大约5至10μm，将线的厚度设置到大约1至5μm，和把第一和第二介电层8₁和8₂的厚度设置到大约2至5μm(介电常数：大约3)，可以确保实现具有20GHz左右的带宽的4×4开关。

图6示出了从以上述尺寸设计的4×4开关得到的模拟结果。为了比较，图7示出了从具有现有布置的4×4开关得到的模拟结果。在这种情况下，假设具有现有布置的4×4开关是通过除去了图20中所示的矩阵开关的输出侧SP4T开关103₅至103₈，并将连接到SP4T开关103₅至103₈的独立接线端的互连传输线104₁₁至104₁₄，104₂₁至104₂₄，104₃₁至104₃₄，和104₄₁至104₄₄的末端部分连接，而得到的开关。

将其中反射损耗成为-10dB或更小的带宽比较。在图7所示的现有布置中，这种损耗出现在2.7GHz。在本实施例中，如图6中所示，这种损耗出现在17GHz。显然，本实施例大大加宽了反射损耗成为-10dB或更低的带宽。也可以确认大大地改进插入损耗。

[第二实施例]

图8A和8B中所示的矩阵开关是图4和5中所示矩阵开关的一种改进。在这个矩阵开关中，在接地导体6的正对布置在第一介电层8₁上的第二导线5₁至5₄下方的区域中，形成了间隙G。这减小了第二导线5₁至5₄的电容率，因此可以不减小第二导线5₁至5₄的线宽而增大特性阻抗。

优选将第一介电层8₁上的第二导线5₁至5₄的线宽设置到几乎等于第二介电层8₂上的第一导线4₁₁至4₁₄和4₂₁至4₂₄的线宽，并且适当地设置接地导体6中的间隙G的宽度，使得第二导线5₁至5₄的特性阻抗能够等于第一导线4₁₁至4₁₄和4₂₁至4₂₄的。参考图8，接地导体6₁，6₂和6₃是连接到相同电位的接地导体。

图9A和9B中所示的矩阵开关是图4和5中所示矩阵开关的另一种改进。在这个矩阵开关中，在接地导体6的正对第一和第二导线4₁₁至4₁₄，4₂₁至4₄₂和5₁至5₄下方的，除了布置在第一介电层8₁上的第二导线5₁至5₄与布置在第二介电层8₂上的第一导线4₁₁至4₁₄和4₂₁至4₄₂之间的交叉区之外的区域中，形成了间隙G。这种布置进一步增大了特性阻抗。

优选的是，第一介电层8₁上的第二导线5₁至5₄的线宽小于第二介电层8₂上的第一导线4₁₁至4₁₄和4₂₁至4₂₄的，并且适当设置接地导体6中的间隙G的宽度，使得第二导线5₁至5₄的特性阻抗能够等于第一导线4₁₁至4₁₄和4₂₁至4₂₄的特性阻抗。这种布置可以通过提高特性阻抗而大大减小开路短线造成的电容率。结果是，可以改进反射损耗，从而能够实现具有更宽带宽的矩阵开关。

应当注意，本实施例也能应用到第一导线4₁₁至4₁₄和4₂₁至4₂₄布置在第一介电层8₁上，而第二导线5₁至5₄布置在第二介电层8₂上的情况。

[第三实施例]

图10A至10C中所示的矩阵开关是图1和3中所示矩阵开关的一种修改。在这个矩阵开关中，输出端2₁至2₄集中在矩阵开关的一侧。此外，第一和第二导线4₁₁至4₁₄，4₂₁至4₂₄和5₁至5₄以正交方向形成在第二介电层8₂上。应当注意，除了连接部分之外，第一导线4₁₁至4₁₄和4₂₁至4₂₄的一部分(图10B和10C中仅示出了导线4₂₁’)形成在第一介电层8₁的第一介电层8₁上的第一导线4₁₁至4₁₄和4₂₁至4₂₄与第二导线5₁至5₄之间的交叉点16的位置上。第一导线4₁₁至4₁₄和4₂₁至4₂₄的这些部分经过形成在第二介电层8₂中的通孔7₁和7₂连接到第二介电层8₂上的第一导线4₁₁至4₁₄和4₂₁至4₂₄的其余部分。尽管在图10A中代表交叉点的参考号“16”仅附加到一个部分，但是，所有具有条纹图案的符号“□”都指示交叉点16。这也用于以后要说明的图13A和15。

这种布置使得除了交叉点16之外所有传输线具有相同的布置。此外，由于可以使最上层的导体厚度大于其余层的厚度，所以能够容易地降低插入损耗。应当注意，可以将第二导线5₁至5₄的一部分形成在第一介电层8₁上的交叉点16的位置上，并且经过通孔连接到第二介电层8₂上的其余部分。

优选的是，第一介电层8₁上的导线宽度小于第二介电层8₂上的导线宽度。这样可以减小第一介电层8₁上的导线与第二介电层8₂上的导线之间的特性阻抗差，从而能够改善矩阵开关的特性。此外，如图13中所示，将输出端2₁至2₄集中到矩阵开关的一侧，使得易于在相反的方向上抽出输入和输出端。

图11A至11C中所示的矩阵开关是图10A至10C中所示的矩阵开关的一种改进。在这个矩阵开关中，在第一介电层8₁上的导线4₂₁’等的正下方，在接地导体6中形成有间隙G。这降低了传输线的电容率，并因此增大了特性阻抗而不减小导线4₂₁’等的线宽。优选的是，第一介电层8₁上的导线宽度设置到几乎等于第二介电层8₂上的导线宽度，并且适当地设置间隙G的宽度，以便使得第一介电层8₁上的导线的特性阻抗等于第二介电层8₂上的导线的。这使得能够进一步减小矩阵开关的插入损耗。

图12A至12C中所示矩阵开关是图10A至10C中所示矩阵开关的一种改进。在这个矩阵开关中，在第一导线4₁₁至4₁₄和4₂₁至4₂₄与第二导线5₁至5₄之间的交叉点的除了连接部分的位置上，在基底9上的接地导体6中形成间隙G。第一导线4₁₁至4₁₄和4₂₁至4₂₄的一部分(在图12A至12C中仅示出了导线4₂₁’)形成在基底9上的形成有间隙G的区域中(在第一介电层8₁的下方)。第一导线4₁₁至4₁₄和4₂₁至4₂₄的这些部分经过形成在第一和第二介电层8₁和8₂中的通孔7₁和7₂连接到第二介电层8₂上第一导线4₁₁至4₁₄和4₂₁至4₂₄的其余部分。导体6’形成在上述交叉点的正下方的第一介电层8₁上。导体6’经过形成在第一介电层8₁上的通孔7₃和7₄等连接到基底9上的接地导体6。

这可以减小导线4₂₁’和5₄的相交电容率，并因此能够改进矩阵开关的绝缘特性。应当注意，第二导线5₁至5₄的一部分可以形成在形成有间隙G的区域中，并且经过通孔连接到第二介电层8₂上的其余部分。

本实施例不限于上述布置，并且可以配置以便与图1中所示实施例一样，从不同的侧面抽出输出端2₁、2₂、2₃和2₄。此外，如图8A和8B以及图9A和9B中所示实施例中一样，可以将间隙G形成在第二介电层8₁上导线的正下方的接地导体6中。

[第四实施例]

如图13A中所示，除了SP4T开关3₁至3₄包括场效应管(FET)10₁₁至10₁₄，10₂₁至10₂₄，10₃₁至10₃₄和10₄₁至10₄₄，以及电阻器11₁₁至11₁₄，11₂₁至11₂₄，11₃₁至11₃₄和11₄₁至11₄₄之外，根据本发明第四实施例的矩阵开关等同于图10中所示的矩阵开关。以SP4T开关3₁为例详细说明这种布置。每个FET 10₁₁至10₁₄中的漏极和源极之一连接到SP4T开关的共同接线端，并且每个FET的漏极和源极中的另一个连接到SP4T开关的一个独立接线端。如图13B中所示，FTE 10₁₁至10₁₄的栅极经过电阻器11₁₁至11₁₄连接到控制器14。这种FET开关的布置使得能够以零功率消耗实现高速转换，并且能够通过交换输入和输出端而使用矩阵开关。

控制器14以上述方式控制SP4T开关3₁至3₄。也就是说，控制器14控制每个SP4T开关3₁至3₄，使得共同接线端能够仅连接到四个独立接线端中的一个。例如，在SP4T开关3₁的情况下，V_H施加到电阻器11₁₁至11₁₄中的一个，并且V_L施加到其余三个电阻器。此外，将矩阵开关作为一个整体控制，以便使四个输入端1₁至1₄一对一地连接到所个输出端2₁至2₄。

在图13A所示的矩阵开关中，通过布置第一导线4₁₁至4₁₄和4₂₁至4₂₄和第二导线5₁至5₅的区域，将输入端1₁至1₄和输出端2₁至2₄布置在不同的两侧。输入传输线的导线(第三导线)12₁₁至12₁₄插入在SP4T开关3₁至3₄的共同接线端与输入端1₁至1₄之间。输出传输线的导线(第四导线)12₂₁至12₂₄插入在第二导线5₁至5₄的末端部分与输出端2₁至2₄之间。在这种情况下，将第三导线12₁₁至12₁₄从共同接线端向输出端2₁至2₄相反的一侧弯曲，使得能够将输入端1₁至1₄集中到相反的一侧的输出端2₁至2₄。

将第三和第四导线12₁₁至12₁₄和12₂₁至12₂₄布置在图11B和11C中的第二介电层8₂上，以利用矩阵开关内的接地导体6和共同接地导体形成微带线。与用于互连的第一和第二导线4₁₁至4₁₄和4₂₁至4₂₄和5₁至5₄不一样，不需要第三和第四导线12₁₁至12₁₄和12₂₁至12₂₄增大特性阻抗。这使得能够与第一和第二导线4₁₁至4₁₄和4₂₁至4₂₄和5₁至5₄相比增大线宽，以便与50Ω的输入/输出匹配。还是在这个实施例中，第一和第二导线4₁₁至4₁₄和4₂₁至4₂₄和5₁至5₄可以具有图3、5、8B、9B、11B、11C、12B和12C所示的横截面结构。

[第五实施例]

根据本发明第五实施例的矩阵开关是将图1和3所示的4×4开关应用到8×8开关。如图14中所示，这个矩阵开关包括八个输入端(第一接线端)1₁至1₈，八个输出端(第二接线端)2₁至2₈，和八个SP8T开关13₁至13₈。

SP8T开关13₁至13₈各是包括一个共同接线端和八个独立接线端的1×8开关。八个SP8T开关13₁至13₈两两组合，以形成四个开关对。更具体地讲，SP8T开关13₁和13₈构成第一开关对；SP8T开关13₂和13₇构成第二开关对；SP8T开关13₃和13₆构成第三开关对；和SP8T开关13₄和13₅构成第四开关对。构成第一开关对的SP8T开关13₁和13₈相互间隔，以便使它们的独立接线端相互面对。构成其余开关对的SP8T开关13₂和13₇、13₃和13₆、和13₄和13₅以相同方式布置。

在第一开关对中，SP8T开关13₁的八个独立接线端经过八个第一导线4₁₁至4₁₈连接到SP8T开关13₈的八个独立接线端。在第二开关对中，SP8T开关13₂的八个独立接线端经过八个第一导线4₂₁至4₂₈连接到SP8T开关13₇的八个独立接线端。在第三开关对中，SP8T开关13₃的八个独立接线端经过第一导线4₃₁至4₃₈连接到SP8T开关13₆的八个独立接线端。在第四开关对中，SP8T开关13₄的八个独立接线端经过八个第一导线4₄₁至4₄₈连接到SP8T开关13₅的八个独立接线端。第一导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈相互平行地布置。

相互不同的，第一导线4₁₁至4₁₈中的每一个、第一导线4₂₁至4₂₈中的每一个、第一导线4₃₁至4₃₈中的每一个、和第一导线4₄₁至4₄₈中的每一个，经过八个第二导线5₁至5₈中对应的一个相互连接。更具体地讲，第一导线4₁₁、4₂₁、4₃₁和4₄₁经过第二导线5₁相互连接；第一导线4₁₂、4₂₂、4₃₂和4₄₂经过第二导线5₂相互连接；第一导线4₁₃、4₂₃、4₃₃和4₄₃经过第二导线5₃相互连接；第一导线4₁₄、4₂₄、4₃₄和4₄₄经过第二导线5₄相互连接；第一导线4₁₅、4₂₅、4₃₅和4₄₅经过第二导线5₅相互连接；第一导线4₁₆、4₂₆、4₃₆和4₄₆经过第二导线5₆相互连接；第一导线4₁₇、4₂₇、4₃₇和4₄₇经过第二导线5₇相互连接；和第一导线4₁₈、4₂₈、4₃₈和4₄₈经过第二导线5₈相互连接。第二导线5₁至5₈以与第一导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈交叉的方向(在图14中，垂直于第一导线的方向)相互平行地布置。

输入端1₁至1₈分别连接到SP8T开关13₁至13₈的共同接线端。第二导线5₁至5₈的末端部分抽出到布置导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈的区域之外，并且连接到输出端2₁至2₈。将SP8T开关13₁至13₈作为一个整体控制，以便八个输入端1₁至1₈能够一对一地连接到八个输出端2₁至2₈。

第一导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈以及第二导线5₁至5₈，与形成在基底9上的接地导体6和相继形成在接地导体6上的第一介电层8₁和第二介电层8₂，一起构成了微带线。第一导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈布置在第一介电层8₁上，并且第二导线5₁至5₈布置在第二介电层8₂上。第一导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈与第二导线5₁至5₈经过形成在第二介电层8₂中的图14中“■”指示的连接部分15的通孔7₁相互连接。

在n＝8时，这种布置可以将每个开关对的相对开关之间存在的导线数量从图20中所示的现有技术中的64减少到8(第二导线5₁至5₈)。因此，利用具有相同线宽和相同线间隔的导线，可以将构成第一至第四开关对中每一个的两个开关之间的间隔减小到现有技术中的1/8。这可以将转换过程中每个输出端2₁至2₈有七个的开路短线的长度减小到大约现有技术的1/56。由于这种原因，这种布置使得能够在50倍以上于除去了输出侧SPST开关的n＝8的现有布置的带宽下工作。此外，由于减小了ON状态下输入与输出端之间的传输线的长度，所以能够减小插入损耗，并且能够减小插入损耗的路径相关性。

此外，与图20中的n＝8的现有技术相比，上述布置可以将互连交叉点的数量从784减少到180。此外，如图3中所示，接地导体6以及介电层8₁和8₂相继地形成在基底9上，并且将介电层8₁和8₂的厚度设定到数μm到数十μm。与利用基底下表面接地和形成在基底上表面上的共面形波导的微带线相比，这种结构使得即使减小了线间隔也能保持高的线间绝缘。因此，实现了具有更宽的带宽的开关。此外，上述结构使得能够以比共面形波导窄的线间隔增大特性阻抗，因此使得易于减小开路短线造成的电容率，从而改善了反射损耗。

根据图14中所示的矩阵开关，通过将第一导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈以及第二导线5₁至5₈的线宽设置到大约5至10μm，将线的厚度设置到大约1至5μm，和把第一和第二介电层8₁和8₂的厚度设置到大约2至5μm(介电常数：大约3)，确实可以实现具有大约10GHz的带宽的8×8开关。

应当注意，本实施例不限于图14所示的布置，并且如同图4和5中所示的4×4开关一样，可以将第二导线5₁至5₈形成在第一介电层8₁上，和可以将第一导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈形成在第二介电层8₂上。如图8B和9B中所示，可以将间隙G形成在接地导体6中。

[第六实施例]

图15所示矩阵开关是图14所示矩阵开关的一种改进。根据这个矩阵开关，输出端2₁至2₈布置在矩阵开关的一侧。第一和第二导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、4₄₁至4₄₈和5₁至5₈以正交方向形成在第二介电层8₂上。但是，应当注意，第一导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈的除了连接点之外的第一导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈与第二导线5₁至5₈的交叉点16上的部分形成在第一介电层8₁上。这些部分经过形成在第二介电层8₂中的通孔7₁和7₂连接到第二介电层8₂上的第一导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈的其余部分。

这种布置使得所有传输线除了在交叉点16之外都具有相同的布置。此外，可以使得上层的导体厚度比其余层的厚度厚，从而使得易于减小插入损耗。应当注意，可以将第二导线5₁至5₈的交叉点上的部分形成在第一介电层8₁上，并经过通孔连接到第二介电层8₂上的其余部分。

优选的是，第一介电层8₁上的导线宽度小于第二介电层8₂上的导线宽度。这使得能够减小第一介电层8₁上的导线与第二介电层8₂上的导线之间的特性阻抗差，并且改进了矩阵开关的特性。此外，输出端2₁至2₈集中在矩阵开关的一侧，便于输入和输出端在相反方向上抽出。

应当注意，本实施例不限于图15所示的布置。如图11中所示的4×4开关，可以将间隙G形成在第一介电层8₁上的导线部分(例如，导线4₂₁’)的正下方的接地导体6中。作为选择，如图12中所示4×4开关，可以将导体6’形成在形成在第一导线4₁₁至4₁₈、4₂₁至4₂₈、4₃₁至4₃₈、和4₄₁至4₄₈与第二导线5₁至5₈的交叉点16的下方，并且经过通孔7₃和7₄连接到基底9上的接地导线6。

如图14中所示，输出端2₁至2₄和2₅至2₈可以从不同侧抽出。此外，如图8B和9B中所示，可以将间隙G形成在第一介电层8₁上的导线正下方的接地导体6中。此外，如图13中所示，每个SP8T开关可以包括八个FET。

[其它实施例]

上述实施例中的SP4T开关3₁至3₄和SP8T开关13₁至13₈可以包括微-机械开关(MEMS(微-电子-机械系统)开关)来代替FET。与使用FET的情况相比，使用MEMS提高了控制电压并且延长了转换时间，但是可以取得开关的低插入损耗和高绝缘性。

此外，优选的是，将上述矩阵开关的部分或全部集成在半导体基底上。也就是说，优选使用半导体基底作为基底9。

上述实施例举例说明了具有两层结构的介电层8。但是，本发明可以使用具有单层结构的介电层，或包括三层或更多层的多层结构的介电层。当使用具有单层结构的介电层时，第一和第二导线布置在介电层上和介电层正下方的基底9上。当使用包括三层或更多层的介电层时，可以将第一和第二导线分离地布置在三层或更多的层上。

上述实施例举例说明了第一导线4₁₁至4₁₄和4₂₁至4₂₄和第二导线5₁至5₄与介电层8和接地导体6一起构成了微带线的情况。但是，第一导线4₁₁至4₁₄和4₂₁至4₂₄或第二导线5₁至5₄可以与形成在同一平面上的接地导体一起构成共面形波导。

此外，在上述4×4开关中，输入端1₁至1₄和输出端2₁至2₄可以互换。即，可以将输出端2₁至2₄用作输入端，也可以将输入端1₁至1₄用作输出端。例如，图16示出了互换图1中所示的矩阵开关中的输入端1₁至1₄和输出端2₁至2₄得到的布置。在这种情况下，输出端2₁至2₄成为第一接线端，而输入端1₁至1₄成为第二接线端。同样地，在上述8×8开关中，输入端1₁至1₈和输出端2₁至2₈也可以互换。

上述的描述举例说明了将本发明应用到4×4开关和8×8开关的情况。但是，本发明不限于此，而是可以应用到n×n开关(n是等于或大于2的偶数)。n×n开关包括两两组成一个开关对的n个SPnT开关(1×n开关)，每个开关对n个布置的第一导线，和n个第二导线。

例如，如图17A和17B中所示，2×2开关包括两个SPDT开关23₁和23₂，两个第一导线4₁₁和4₁₂，和两个第二导线5₁和5₂。在图17A所示的2×2开关中，输出端2₁和2₂布置在布置第一和第二导线4₁₁、4₁₂、5₁和5₂的区域的相反的两侧。在图17B所示的2×2开关中，输出端2₁和2₂布置在同一侧。此外，如图18中所示，16×16开关包括16个构成八个开个对的SP16T开关33₁至33₁₆，每个开关对16个布置的第一导线4，和16个第二导线5。

上述SPnT开关是一种起到1-输入/n-输出开关和n-输入/1-输出开关功能的开关。本发明可以使用没有双向性的开关来取代SPnT开关。更具体地讲，如同图1中所示的矩阵开关可以使用1-输入/n-输出开关，如同图16中所示的矩阵开关可以使用n-输入/1-输出开关。

工业可用性

根据本发明的矩阵开关可以用于10GbE路由器，网络开关，高速视频信号开关，光学交叉连接，保护开关，等等。

Claims

1.一种矩阵开关，其特征在于包括：

n个两两组合形成开关对的1×n开关，n是一个不小于2的偶数；

针对每一个开关对布置的n个第一导线；

n个第二导线，分别连接到分别布置在开关对上的所述第一导线的不同导线；

介电层，所述第一导线和所述第二导线不小于两层分开布置在所述介电层上；和

接地导体，与所述第一导线和所述第二导线中的至少一个以及所述介电层一起形成传输线路，

其中所述1×n开关包括一个共同接线端和n个布置在与共同接线端不同的一侧的独立接线端，

形成开关对的两个1×n开关被布置成使得1×n开关的独立接线端相互间隔以彼此面对，

所述第一导线将所述两个1×n开关的相应独立接线端相互连接，

所述矩阵开关还包括：

n个连接到所述1×n开关的共同接线端的第一接线端；和

n个连接到所述第二导线的第二接线端，

当由所述n个第一接线端构成的接线端组和由所述n个第二接线端构成的接线端组中的一个接线端组用作输入端时，另一个接线端组用作输出端。

2.根据权利要求1所述的矩阵开关，其特征在于包括控制单元，所述控制单元连接到所述1×n开关，并且控制所述1×n开关以将所述n个第一接线端一对一地连接到所述n个第二接线端。

3.根据权利要求1所述的矩阵开关，其特征在于

所述介电层包括第一介电层和层叠在第一介电层上的第二介电层，

所述第一导线布置在第一介电层和第二介电层之一上，

所述第二导线以与所述第一导线交叉的方向布置在第一介电层和第二介电层中不同于布置了所述第一导线的层的一层上，和

所述第二介电层包括将所述第一导线连接到所述第二导线的通孔。

4.根据权利要求1所述的矩阵开关，其特征在于

所述第一导线和所述第二导线以交叉的方向布置在第一介电层和第二介电层之一上，

所述第一导线和所述第二导线之一的一部分，在所述第一导线和所述第二导线的交叉点处除了连接部分之外的位置，被布置在与布置了所述第一导线和所述第二导线之一的其余部分的层不同的层上，和

第二介电层包括通孔，所述通孔将所述第一导线和所述第二导线之一的所述一部分连接到所述其余部分。

5.根据权利要求1所述的矩阵开关，其特征在于

所以第一导线和所述第二导线以交叉方向布置在第二介电层上，

所述第一导线和所述第二导线之一的一部分，在所述第一导线和所述第二导线的交叉点处除了连接部分之外的位置，被布置在所述第一介电层的下方，

第一介电层和第二介电层包括通孔，所述通孔将所述第一导线和所述第二导线之一的所述一部分连接到所述第一导线和所述第二导线之一的其余部分，和

所述矩阵开关进一步包括在交叉点布置在所述第一介电层上并且连接到所述接地导体的导体。

6.根据权利要求1所述的矩阵开关，其特征在于

所述接地导体形成在基底上，和

所述介电层形成在所述接地导体上。

7.根据权利要求6所述的矩阵开关，其特征在于所述接地导体包括在所述第一导线和所述第二导线中的至少一个的正下方的间隙。

8.根据权利要求1所述的矩阵开关，其特征在于

所述第一导线和所述第二导线的一部分布置在第二介电层上，

所述第一导线和所述第二导线的其余部分布置在第一介电层上，和

所述接地导体形成在第一介电层的下方。

9.根据权利要求8所述的矩阵开关，其特征在于

布置在第一介电层上的导线部分的宽度小于布置在第二介电层上的导线部分的宽度，和

布置在第一介电层上的导线部分的特性阻抗与布置在第二介电层上的导线部分的特性阻抗相同。

10.根据权利要求8所述的矩阵开关，其特征在于

所述接地导体包括布置在第一介电层和第二介电层中的至少一个上的导线部分的正下方的间隙，和

设置所述间隙的宽度，使得布置在第一介电层上的导线部分的特性阻抗等于布置在第二介电层上的导线部分的特性阻抗。

11.根据权利要求1所述的矩阵开关，其特征在于进一步包括：

第三导线，将所述1×n开关的共同接线端连接到所述第一接线端，和

第四导线，将所述第二导线的末端部分连接到所述第二接线端，

其中所述第一接线端和所述第二接线端布置在布置所述第一导线和所述第二导线的区域的不同的两侧，和

所述第三导线从共同接线端向所述第一接线端弯曲。

12.根据权利要求11所述的矩阵开关，其特征在于所述第三导线和所述第四导线的宽度大于所述第一导线和所述第二导线的宽度。

13.根据权利要求1所述的矩阵开关，其特征在于

所述1×n开关包括一个共同接线端，n个独立接线端，和n个场效应管，和

场效应管的漏极和源极中的一个连接到共同接线端，并且漏极和源极中的另一个连接到独立接线端。

14.根据权利要求1所述的矩阵开关，其特征在于所述1×n开关包括机械开关。

15.根据权利要求1所述的矩阵开关，其特征在于n是4。

16.根据权利要求1所述的矩阵开关，其特征在于n是8。