CN1934788A - 开关电容器信号换算电路 - Google Patents
开关电容器信号换算电路 Download PDFInfo
- Publication number
- CN1934788A CN1934788A CNA200580009005XA CN200580009005A CN1934788A CN 1934788 A CN1934788 A CN 1934788A CN A200580009005X A CNA200580009005X A CN A200580009005XA CN 200580009005 A CN200580009005 A CN 200580009005A CN 1934788 A CN1934788 A CN 1934788A
- Authority
- CN
- China
- Prior art keywords
- switched
- circuit
- signal
- capacitor
- capacitor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
- H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
- H03M3/486—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the input gain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
- H03M3/488—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication using automatic control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
- Complex Calculations (AREA)
- Electrophonic Musical Instruments (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
本发明揭示一种用以使一输入信号的有效幅值精确地减小一有理系数N/M的信号换算电路,其中N及M为整数且N<M。一输入、参考、偏压及输出节点以及控制电路有选择地耦接至M个开关电容器电路以便可实现N/M换算。所述M个开关电容器电路与所述控制电路之间的合作将所述M个开关电容器电路划分成分别由N个及由M-N个开关电容器形成的子集。然后,每一子集均有选择地耦接至一输入、参考及/或偏压信号,以产生一以所述输入信号的N/M部分作为其一成分的输出信号。通过在所选时间间隔之后对构成每一子集群体的开关电容器电路进行重组来实现所述密封信号的误差的减小。
Description
技术领域
本发明大体而言涉及信号处理,且更具体而言涉及用于信号处理应用的精确信号换算。
背景技术
重复采样A/D(模拟-数字)转换器以一速率Dfs对模拟输入信号进行采样,其中fs约为经滤波的模拟输入信号带宽的两倍且D为一整数乘数。Dfs超过模拟输入信号带宽的两倍。重复采样转换器配置通常包括一反混淆滤波器、一以升高的采样率Dfs运行的采样器及调制器(量化器)、及一数字滤波器。所述数字滤波器-其常常称为一抽样器-通常提供低通滤波以抑制超过fs/2的信号、及降低采样速率以将采样速率降至所需速率fs。输入采样速率变高的一结果是重复采样转换器对反混淆滤波器的要求通常不如传统转换器严格。另外,与传统转换器相比,重复采样转换器使信号频带中的量化噪声功率更低并因此使信噪比得到改善。
A/D转换器通常在一规定的最大及最小输入信号范围内运行。所述最大输入信号可称作转换器的满刻度输入值。在最佳运行条件下,如果一满刻度输入施加至所述转换器,则转换器通常将提供一满刻度输出。然而,在现实中,转换器的实际输出通常不同于理想结果。实际输出与理想输出之差称作满刻度误差。一精确的满刻度转换器具有极小的满刻度误差。
一精确的满刻度重复采样转换器在诸如数据采集、测试及测量仪器、工业控制等领域中具有很高的实用重要性。精确的满刻度重复采样转换器之所以可取,是因为其通常能提供一精确的转换结果、杰出的干扰信号抑制能力并具有简化的反混淆要求。
δ-∑(DS)调制器产生一数字输出信号,所述数字输出信号的DC平均值通常为一DC或低频输入信号VIN除以一参考电压VREF的一较佳估计值。名义上,可在范围-VREF<VIN<+VREF内实施A/D转换。然而,在输入信号VIN接近-VREF或+VREF时,转换精确度通常会变差。因此,一种旨在设计出精确的满刻度重复采样转换器及其它数字信号处理组件的措施涉及到可控且精确地降低VIN的幅值以。第6,140,950号美国专利即描绘了一需要使用N+M个开关电容器来将一输入电压乘以N/M的δ-∑(DS)调制器。
发明内容
根据本发明的教示内容,提供一种信号换算电路,其具有以可操作方式耦合在一起的复数M个开关电容器电路。在一较佳实施例中,所述M个开关电容器电路可运行以自一输入源、一参考源及一偏压源接收一信号并可进一步运行以将一输出信号传送至一输出电路。所述M个开关电容器电路较佳可响应于控制电路,其中所述控制电路有选择地将所述M个开关电容器电路耦接至所述输入源、参考源及偏压源以使传送至所述输出电路的输出信号包括所述输入信号的一被乘以N/M的形式,其中N为一小于M的正整数。不同于需要N+M个开关电容器将输入电压乘以N/M的第6,140,950号美国专利,本发明仅需M个开关电容器来将输入电压乘以N/M。
在一替代实施例中,本发明揭示一种用于在一输出节点处产生一输出信号的电路,所述输出信号包括一换算系数N/M乘以一输入信号。所述电路较佳包括一可运行以从一输入信号源接收所述输入信号的输入信号节点、一可运行以从一参考信号源接收一参考信号的参考信号节点及一可运行以从一偏压信号源接收一偏压信号的偏压节点。还较佳提供复数M个开关电容器电路并可通过相关联控制电路有选择地将其耦接至所述输入信号节点、参考信号节点、偏压信号节点及输出节点。所述控制电路与所述M个开关电容器电路合作形成一由N个开关电容器电路形成的第一子集及一由M-N个开关电容器电路形成的第二子集。所述M个开关电容器电路与所述控制电路进一步合作以使所述N个开关电容器电路有选择地对所述参考信号及所述输入信号进行采样并使所述M-N个开关电容电路器有选择地对所述参考信号进行采样,以在所述输出节点处产生一包括一换算系数N/M乘以所述输入信号的输出信号。
在再一实施例中,本发明提供一种信号换算电路,其包括复数M个开关电容器电路,该M个开关电容器电路以可操作方式耦接至一输入节点、一参考节点、一偏压节点及一可运行以将一输出信号传送至一输出电路的输出节点。所述输入节点、参考节点及偏压节点可运行以分别接收一输入信号、一参考信号及一偏压信号。所述M个开关电容器电路中的每一个均较佳具有一大致相等的电容C/M,其中C为所述M个开关电容器电路的总电容。还较佳包括以可操作方式耦接至所述M个开关电容器电路的控制电路,且所述控制电路可运行以将所述M个开关电容器电路划分成一由N个开关电容器电路形成的子集及一由M-N个开关电容器电路形成的子集。所述控制电路指令所述N个开关电容器电路中的每一个向所述输出节点递送一近似为(C/M)(参考信号-输入信号)的电荷信号并指令所述M-N个开关电容器电路中的每一个向所述输出节点递送一近似为(C/M)(参考信号)的电荷信号。
在再一实施例中,本发明提供一种用以换算来自一由M个开关电容器电路形成的集合的输入信号的方法。所述方法较佳包括有选择地将所述开关电容器电路的一第一及一第二子集耦接至一输入源、一参考源及一偏压源。所述方法还较佳包括在每一时钟循环中将一包括一换算系数N/M乘以所述输入信号的输出信号传送至一输出节点。
在一个方面中,本发明提供使用M个开关电容器电路精确并可控地将一输入信号乘以一有理系数N/M(其中N<M)的技术优点。
在另一个方面中,本发明提供可在各种应用中及与随其一起包括的定时及控制电路相结合地使用的技术优点。
在再一方面中,本发明提供通过对所述信号采样子集的成员进行重组来使通常与信号换算及采样电路相关联的误差最小化的技术优点。
结合附图阅读下文对出于揭示本发明之目的而给出的各实施例的说明将易知本发明的其他特征及优点。
附图说明
结合附图阅读下文说明可更全面地理解本发明揭示内容及其优点,在图式中:
图1为一描绘一根据本发明教示内容的单端开关电容器信号换算电路的一实例性
实施例的示意图;
图2为一图解说明根据本发明教示内容用于与图1所示开关电容器信号换算电路一起使用的控制电路信令的定时图;及
图3为一描绘一根据本发明教示内容的差动开关电容器信号换算电路的一实施例性实施例的示意图。
虽然本发明易于得出各种修改及替代形式,但在图式中以举例方式显示并在文中详细说明其特定的实例性实施例。然而,应了解,本文中对各特定实施例的说明并非意欲将本发明限定于所揭示的具体形式。相反,本发明旨在涵盖归属于随附权利要求书所界定的本发明精神及范围内的所有修改、等价及替代形式。
具体实施方式
参见下文说明及图1至3,图中说明本发明各实例性实施例的细节。各图式中相同的元件由相同的数字表示。
在一个方面中,本发明的原理是采用M个分别具有标称电容C/M的开关电容器电路来实现所需信号换算。借助每一开关电容器电路中所包括的控制电路及开关,可将这M个开关电容器电路分成两个组或子集。对这M个开关电容器电路的一第一划分将较佳产生一由N个开关电容器电路形成的群组或子集且一第二群组或子集将较佳包含其余M-N个开关电容器电路。
在一较佳运行模式中,这M个开关电容器电路与控制电路合作使所述由N个开关电容器电路形成的群组或子集中的每一开关电容器电路均在每一时间周期中将一大致等于(C/M)(VREF-VIN)的电荷递送至信号换算电路的一虚拟接地节点。所述由M-N个开关电容器电路形成的群组或子集中的每一开关电容器电路均将较佳在每一时钟周期中将一大致等于(C/M)VREF的电荷递送至所述虚拟接地节点。结果,在每一时钟周期中递送至所述虚拟接地节点的总电荷大致近似为C[VREF-(N/M)VIN],所述信号换算电路的输出根据需要包括所述输入信号的一N/M成分。
在本发明信号换算电路的设计及说明中所作的一假定涉及使所述M个开关电容器电路中每一个的电容相匹配的能力。因此,可通过使任何电容差的影响最小化来获得此种信号换算电路的最佳性能。根据本发明的教示内容,可通过对开关电容器电路进行重组来使所述M个开关电容器电路中任何开关电容器电路之间的任何电容差的影响得到最小化或消除。
如在本发明中所实施,重组涉及在整个电路运行中改变这两个开关电容器电路子集中每一个的群体。较佳地,开关电容器电路重组的实施方式使每一开关电容器电路均包含于由N个开关电容器电路形成的子集中一大致相等的次数。开关电容器电路重组的一个效果是使因电容失配而引起的换算系数N/M的平均误差随着时间减小。因此,可实施各种各样的开关电容器电路子集群体变化来实现换算系数N/M的误差的所期望的减小。例如,可在每一时钟周期中、在每两个时钟周期中、在每三个时钟周期中等等改变由N个开关电容器电路形成的子集中所包含的开关电容器电路。下文将更详细地阐述一实例性重组实施形式。
首先参见图1,图中显示一根据本发明教示内容的开关电容器N/M信号换算电路的一单端实施例。在功能上类似于图3所示的信号换算电路62,信号换算电路10包括三(3)个开关电容器电路并可运行以实现一1/3或2/3输入信号换算。可为信号换算电路10及62以及为包含本发明教示内容的其它信号换算电路实施例选择替代的信号换算系数N/M。
在图1所示信号换算电路10的实施例中,这三(3)个开关电容器支路较佳包括电容器12、14及16。根据本发明的教示内容,可利用由复数个电容器、一个或多个电容器及其它电路组件或由各种其它电路组件构造而成的开关电容器支路。
电容器12可通过开关18有选择地耦接至一输入信号或电压源VIN并通过开关20耦接至一参考信号或电压源VDAC。同样地,电容器14可通过开关22有选择地耦接至VIN并通过开关24耦接至VDAC。电容器16可通过开关26有选择地耦接至VIN并通过开关28耦接至VDAC。电容器12、14及16可分别通过开关30、32及34有选择地短接。电容器12、14及16可通过开关36有选择地耦接至一偏压或共模电压源VCM。
较佳在信号换算电路10的输出端上包括输出电路38。输出电路38可通过开关40有选择地耦接至信号换算电路10。如图1所示,输出电路38可包括一运算放大器42及反馈电容器44。如在图1中所定向,输出电路38-其正极端子耦接至VCM且其负极端子通过反馈电容器44耦接至运算放大器42的输出端-经配置以充当一反相积分器。亦可采用其它输出电路,此并不背离本发明的精神及范围。
信号换算电路10可由控制电路46控制。控制电路46较佳使用一个或多个与其中采用信号换算电路10的应用相关联的时钟信号来产生与开关18、20、22、24、26、28、30、32、34、36及40相关联的控制信号。在图1所示信号换算电路10的实施例中,控制电路46较佳产生一系列类似于在图2所示定时图中所示的控制信号。
参见图1及2,信号换算电路10较佳以几乎相同于下文参照图3所示信号换算电路62所更详细阐述的方式来运行。在时钟阶段48期间,开关18、26、32及36较佳闭合。因此,电容器12及16可各自获得一分别大致等于C12(V1N-VCM)及C16(VIN-VCM)的电荷。电容器14因开关32闭合所形成的短接及开关22及24的打开状态而不充电。
在时钟阶段50中,开关20、24、28及40较佳闭合。在时钟阶段50中,电容器12及16可向输出电路38递送一大致等于Cn(VDAC-VIN)的电荷,其中Cn代表电容器12及16的电容值(n=12,16),且电容器14将递送一大致等于C14VDAC的电荷。对于C12=C14=C16=CTotal/M而言,递送至输出电路38的电荷大致等于CTotal[VDAC-(2/3)VIN],其中CTotal为M个开关电容器电路的总电容且M=3。贯穿时钟阶段52、54、56及58,电容器12、14及16可按类似于下文参照信号换算电路62所述的方式运行。如下文将更详细阐述,较佳在每一时钟循环中对所述由N个开关电容器电路形成的子集与由M-N个开关电容器电路形成的子集的群体进行重组或改变,以使每一开关电容器电路均可经选择以在每一子集中包含一大致相等的次数。例如,在时钟阶段52期间,电容器12及14包含于由N个开关电容器电路形成的子集中且电容器16包含于由M-N个开关电容器电路形成的子集中,而在时钟阶段56期间,电容器14及16包含于由N个开关电容器电路形成的子集中且电容器12包含于由M-N个开关电容器电路形成的子集中。
现在参见图3,图中显示一包含本发明教示内容的差动信号换算电路的一实例性实施例。如图1中所配置,换算电路62提供M=3个开关电容器电路及一换算系数N/M=2/3。图3中所示信号换算电路62的该实施例采用一差动拓扑。替代拓扑亦可包含本发明的教示内容且因此视为归属于本发明的范围及精神内。例如,一包含本发明教示内容的信号换算电路可将一个或多个信号源以差动方式耦接至所述M个开关电容器,可将一个或多个信号源接地,等等。
如图3中所示,电容器64及66形成一第一开关电容器电路的一部分,电容器68及70形成一第二开关电容器电路的一部分且电容器72及74形成一第三开关电容器电路的一部分,因此M=3。对于所示构建形式而言,N=2。电容器64、66、68、70、72及74的电容在本文中表示成Cn(其中n=64、66、68、70、72及74)并表示一相关联电容器。如上所述,每一开关电容器电路的电容较佳大致等于C/M,其中C为M个开关电容器电路的总电容。根据电路设计者所期望的特性而定,也可采用开关电容器电路的替代构建形式。例如,可在一电路的给定设计中采用若干组件来代替图1及3中所示的各个电容器或除图1及3中所示各个电容器以外还采用若干组件。
对于第一开关电容器电路而言,电容器64及66可分别通过开关76及78有选择地耦接至输入信号源VIN+及VIN-。同样地,电容器64及66可分别通过开关80及82有选择地耦接至参考信号源VDAC+及VDAC-。为了使电容器64及66能够并行运行,较佳提供开关84。
对于第二开关电容器电路而言,电容器68及70可分别通过开关86及88有选择地耦接至输入信号源VIN+及VIN-。同样地,电容器68及70可分别通过开关90及92有选择地耦接至参考信号源VDAC+及VDAC-。为了使电容器68及70能够并行运行,较佳提供开关94。
对于第三开关电容器电路而言,电容器72及74可分别通过开关96及98有选择地耦接至输入信号源VIN+及VIN-。同样地,电容器72及74可分别通过开关100及102有选择地耦接至参考信号源VDAC+及VDAC-。为了使电容器72及74能够并行运行,较佳提供开关104。
如图3中所示,信号换算电路62的一实施例较佳可运行以从各种信号源接收信号。包括VIN+及VIN-成分的输入信号VIN通常代表要被采样、换算并转换成一较佳形式的信号。输入信号VIN的类型或格式可有所不同且往往至少在某种程度上视其中使用信号换算电路62的应用而定。
一参考信号-其在本文中为VDAC并包括VDAC+及VDAC-成分-也较佳用于由信号换算电路62实施的信号换算。该参考信号可由一处于其中采用信号换算电路62的应用或装置外部的信号源提供。或者,例如在一δ-∑调制器中,该参考信号可由一内部信号源(例如一DAC(数模转换器))提供。
信号换算电路62较佳还利用一偏压或共模电压VCM。可提供一电压或VCM来帮助对电容器64、66、68、70、72及74进行充电及放电。在一实施例中,可提供一连接至各个电容器并连接至地的偏压源。或者,如图3中所示,可提供一共模电压或VCM,其包括一充当一用于对选定电容器进行充电及放电的偏移量的电压值。如图3中所示,所述偏压源或VCM可通过开关106有选择地耦接至电容器64、68及72并通过开关108耦接至电容器66、70及74。也可在信号换算电路62中提供开关110,以有选择地将电容器64、66、68、70、72及74一同耦接至一偏压源或VCM。
输出电路112显示于图中并可通过开关114及116有选择地耦接至所述M个开关电容器电路。输出电路112可称作一差分反相积分器。输出电路112较佳包括运算放大器118及反馈电容器120及122。也可在一包含本发明教示内容的信号换算电路62的一输出节点处采用输出电路112的替代实施例。
为了实现信号换算电路62的所需运行,还较佳提供状态机或控制电路124。控制电路124可使用一来自其操作环境的时钟信号(例如一起源于一相关联δ-∑调制器的时钟信号),以便能够产生开关控制信号Φ1、Φ2、Φ1A、Φ1B及Φ1C。Φ1、Φ2、Φ1A、Φ1B及Φ1C之间的关系大体显示于图2所示的定时图中。或者,可设计出一其中使用控制电路124内部的时钟信号来产生开关控制信号Φ1、Φ2、Φ1A、Φ1B及Φ1C的构建形式。在这两种情形中,均可使用各种技术来构建控制电路124。
参见图2及3,由此可了解信号换算电路62的一运算实施形式。自图2所示的时钟阶段48开始,控制信号Φ1及Φ1A为高而控制信号Φ2、Φ1B及Φ1C为低。响应于此,开关76、78、96、98、94、106、108及110闭合而其余的开关80、82、84、86、88、90、92、100、102、104、114及116保持断开。作为这些开关定向的结果,电容器64及72可充电至一大致等于VIN+-VCM的值而电容器66及74可充电至-大致等于VIN--VCM的值。此外,电容器68及70保持并联,从而使其两端的电压大致等于VIN与VCM的共模电压之差-其在本文中假定为零(0)。
在下一时钟阶段50期间,Φ2为高而控制信号Φ1、Φ1A、Φ1B及Φ1C为低。响应于此,VDAC+分别通过开关80、90及100有选择地耦接至电容器64、68及72。同样地,VDAC-分别通过开关82、92及102有选择地耦接至电容器66、70及74。在阶段50期间,输出电路112也通过开关114及116有选择地耦接至电容器64、66、68、70、72及74。通过在阶段50中施加VDAC+,使电容器64及72向输出节点126递送一大致等于(C64+C72)(VDAC+-VIN+)的电荷。同样地,使电容器66及74向输出节点128递送一大致等于(C66+C74)(VDAC--VIN-)的电荷。大致同时地,使电容器68向输出节点126递送一大致等于C68VDAC+的电荷并使电容器70向输出节点128递送一大致等于C70VDAC-的电荷。因此,对于
C64=C68=C72=C/3 方程式(1)
在Φ1的第一时钟循环期间递送至输出节点126的总电荷大致等于C[VDAC+-(2/3)VIN+]而递送至输出节点128的总电荷大致等于C[VDAC--(2/3)VIN-]。因此,只要方程式(1)成立,便可实现VIN的所需减小-乘以系数N/M。
在接下来的两个时钟阶段52及54中,由N个开关电容器电路形成的子集的群体中的电容器包括电容器64、66、68及70。构成所述M-N子集的电容器为电容器72及74。传送至输出电路112的信号值大致相同于上文对于C64=C66=C68=…=C74所述的信号值。同样地,在时钟阶段56及58中,由N个开关电容电路形成的子集的群体中的电容器包括电容器68、70、72及74。构成所述M-N子集的电容器为电容器64及66。传送至输出电路112的信号值同样大致相同于上文对于C64=C66=C68=…=C74所述的信号值。在时钟阶段60中,电容器64、66、72及74同样包含于由N个开关电容电路形成的子集中且开关反应、电荷递送等同样如参照时钟阶段48所述。
在上文说明中,阐述了本发明所教示的重组概念。如上文参照时钟阶段48所述,构成由N个开关电容器电路形成的子集的电容器包括电容器64、66、72及74。因此,构成由M-N个开关电容器电路形成的子集的电容器包括电容器68及70。在时钟阶段52中,构成由N个开关电容器电路形成的子集的电容器曾经或已经重组成包括电容器64、66、68及70。在时钟阶段52期间构成由M-N个开关电容器电路形成的子集的电容器曾经或已经重组成包括电容器72及74。同样地,在时钟阶段56中,构成由N个开关电容器电路形成的子集的电容器曾经或已经重组成包括电容器68、70、72及74。在时钟阶段56期间构成由M-N个开关电容器电路形成的子集的电容器曾经或已经重组成包括电容器64及66。随着时间的进行,根据在哪一个时钟阶段上结束采用而定,每一电容器64、66、68、70、72及74可包含于每一子集的群体中一大致相等的次数。如下文所将阐述,重组电容器群体能够使组件差异的影响最小化并产生其它优点。
实际上,方程式(1)未必完全成立,即C64≠C66≠C68≠…≠C74。因此,在时钟阶段□2i(其中i=64、68或72,C+=C64+C68+C72;且ei为相对误差[C64+C68-(2/3)C+]/C+,等等)期间递送至输出节点126的电荷Q将等于:
Q2i+=C+[VDAC+-(2/3+ei)VIN+] 方程式(2)
一类似表达式可得出在同一时钟阶段期间递送至输出节点128的电荷Q2i-。因此,在每一时钟循环期间所递送的电荷将不精确。然而,在六(6)个连续时钟阶段-例如48、50、52、54、56及58-期间所产生的误差ei之和总量基本满足:
e64+e68+e72=0 方程式(3)
因此,平均误差大致等于零(0)。此外,误差ei通常只引入一载波频率为Dfs/3的对VIN的调制。通常,D>>1,且因此在Dfs/3、2Dfs/3等周围形成的光谱瓣是无害的。对于包括M个开关电容器电路的信号换算电路的一实施例而言,所引入的调制的载波频率为Dfs/M。应注意,电路的正极侧及负极侧之间的不对称可引入附加误差,所述附加误差可通过更复杂的切换方案来消除。
因此,本发明很适于实现所述目的及达成所述目标及优点以及其中所固有的其它目标及优点。虽然是参照本发明的实例性实施例来描绘、说明及界定本发明,但此种参照并不意味着限定本发明,且不应推断出存在此种限定。本发明能够在形式及功能上具有大量修改、替代及等效形式,相关领域的技术人员根据本揭示内容将会联想到这些修改、替代及等效形式。所示及所述的本发明各实施例仅作为实例性实施例,而并非是对本发明范围的穷尽性说明。因此,本发明旨在仅受随附权利要求书的精神及范围限定,从而对各个方面的等效形式予以充分认知。
Claims (20)
1、一种信号换算电路,其包括:
复数M个以可操作方式耦接在一起的开关电容器电路;
所述M个开关电容器电路可运行以从一输入源、一参考源及一偏压源接收一信号并可进一步运行以将一输出信号传送至一输出电路;及
所述M个开关电容器电路可响应于控制电路,所述控制电路可运行以有选择地将所述M个开关电容器电路耦接至所述输入源、参考源及偏压源,以使传送至所述输出电路的所述输出信号包括所述输入信号的一部分N/M,其中N<M。
2、如权利要求1所述的信号换算电路,其进一步包括所述控制电路可运行以有选择地将N个开关电容器电路耦接至所述参考源、所述输入源及所述偏压源并将M-N个开关电容器电路耦接至所述参考源及所述偏压源。
3、如权利要求1所述的信号换算电路,其进一步包括所述控制电路及所述M个开关电容器电路可运行以产生一近似为C[参考信号-(N/M)(输入信号)]的输出信号,其中C为所述M个开关电容器电路的总电容。
4、如权利要求1所述的信号换算电路,其进一步包括:
所述控制电路可运行以将所述M个开关电容器电路划分成一由N个开关电容器电路形成的第一子集及一由M-N个开关电容器电路形成的第二子集;及
所述第一及第二开关电容器电路子集可运行以基本同时地对有选择地与其耦接的信号进行采样。
5、如权利要求4所述的信号换算电路,其进一步包括所述控制电路可运行以使被选择包含于所述由N个开关电容器电路形成的第一子集中的所述开关电容器电路及被选择包含于所述由M-N个开关电容器电路形成的第二子集中的所述开关电容器电路交替变化。
6、如权利要求1所述的信号换算电路,其中所述复数M个开关电容器电路中的每一个均包括两个电容器。
7、如权利要求1所述的信号换算电路,其进一步包括所述输出电路包含一具有至少一个反馈电容器的反相积分器。
8、如权利要求1所述的信号换算电路,其进一步包括根据一差动拓扑耦接至所述M个开关电容器电路的所述输入、参考及偏压源。
9、一种用于在一输出节点处产生一包括一输入信号的一换算系数N/M的输出信号的电路,所述电路包括:
一可运行以从一输入信号源接收一输入信号的输入节点;
一可运行以从一参考信号源接收一参考信号的参考节点;
一可运行以从一偏压信号源接收一偏压信号的偏压节点;
有选择地耦接至所述输入信号节点、参考节点、偏压节点及输出节点的M个开关电容器电路;及
耦接至所述M个开关电容器电路的控制电路,所述控制电路及所述M个开关电容器电路合作形成一由N个开关电容器电路形成的第一子集及一由M-N个开关电容器电路形成的第二子集且其中所述N个开关电容器电路有选择地对所述参考信号及所述输入信号进行采样且所述M-N个开关电容器电路有选择地对所述参考信号进行采样以使所述输出节点处的所述输出信号包括所述输入信号的所述换算系数N/M。
10、如权利要求9所述的电路,其进一步包括所述第一开关电容器电路子集及所述第二开关电容器电路子集合作以在所述输出节点处产生一包括所述输入信号的一换算系数N/M的输出信号,其中N<M。
11、如权利要求9所述的电路,其进一步包括所述信号源中的至少一个耦接至共模电压源(VCM)。
12、如权利要求9所述的电路,其进一步包括所述偏压信号源包含一偏移组件。
13、如权利要求9所述的电路,其进一步包括所述控制电路及所述M个开关电容器电路合作来使构成所述第一及第二开关电容器电路子集的所述开关电容器电路交替变化。
14、如权利要求9所述的电路,其进一步包括:
所述M个开关电容器电路具有一总电容C;且
所述M个开关电容器电路中的每一个均具有一大致等于C/M的电容。
15、如权利要求14所述的电路,其进一步包括所述控制电路及所述M个开关电容器电路合作以在所述输出节点处产生一近似为C[参考信号-(N/M)(输入信号)]的输出信号。
16、一种信号处理设备,其包括:
一可运行以接收一输入信号的输入节点;
一可运行以接收一参考信号的参考节点;
一可运行以接收一偏压信号的偏压节点;
一可运行以将一输出信号传送至一输出电路的输出节点;
以可操作方式耦接至所述输入节点、参考节点、偏压节点及输出节点的复数M个开关电容器电路,每一开关电容器均具有大致相等的电容C/M;及
以可操作方式耦接至所述M个开关电容器电路的控制电路,所述控制电路可运行以将所述M个开关电容器电路划分成一由N个开关电容器电路形成的子集及一由M-N个开关电容器电路形成的子集并使所述N个开关电容器电路中的每一个均向所述输出节点递送一近似为(C/M)(参考信号-输入信号)的信号且使所述M-N个开关电容器电路中的每一个均向所述输出节点递送一近似为(C/M)(参考信号)的信号。
17、如权利要求16所述的信号处理设备,其进一步包括所述M个开关电容器及所述控制电路合作产生一包括所述输入信号的一部分N/M的输出信号。
18、如权利要求16所述的信号处理设备,其进一步包括所述控制电路与所述M个开关电容器电路合作以使所述由N个开关电容器电路形成的子集及所述由M-N个开关电容器电路形成的子集中所包含的所述开关电容器电路交替变化。
19、如权利要求18所述的信号处理设备,其进一步包括在连续时钟周期中使由N个及由M-N个开关电容器电路形成的子集中的所述开关电容器电路交替变化。
20、一种用以换算一输入信号的方法,其包括:
自一由M个开关电容器电路形成的集合中,有选择地将一第一及一第二开关电容器电路子集耦接至一输入源、一参考源及一偏压源;及
在每一时钟循环中将一包括所述输入信号的一换算系数N/M的输出信号传送至一输出节点。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/806,598 | 2004-03-23 | ||
US10/806,598 US7046046B2 (en) | 2004-03-23 | 2004-03-23 | Switched capacitor signal scaling circuit |
PCT/US2005/009159 WO2005096505A1 (en) | 2004-03-23 | 2005-03-18 | Switched capacitor signal scaling circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1934788A true CN1934788A (zh) | 2007-03-21 |
CN1934788B CN1934788B (zh) | 2011-11-23 |
Family
ID=34963154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200580009005XA Active CN1934788B (zh) | 2004-03-23 | 2005-03-18 | 开关电容器信号换算电路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7046046B2 (zh) |
EP (1) | EP1738469B1 (zh) |
CN (1) | CN1934788B (zh) |
AT (1) | ATE396544T1 (zh) |
DE (1) | DE602005007004D1 (zh) |
TW (1) | TWI293832B (zh) |
WO (1) | WO2005096505A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4302672B2 (ja) * | 2005-07-14 | 2009-07-29 | シャープ株式会社 | Ad変換器 |
US7276962B1 (en) * | 2005-11-21 | 2007-10-02 | National Semiconductor Corporation | Circuit topology for reduced harmonic distortion in a switched-capacitor programmable gain amplifier |
US7649388B2 (en) * | 2006-03-31 | 2010-01-19 | Intel Corporation | Analog voltage recovery circuit |
US7570181B2 (en) * | 2006-06-09 | 2009-08-04 | Cosmic Circuits Private Limited | Method and system for input voltage droop compensation in video/graphics front-ends |
US7348907B2 (en) * | 2006-07-07 | 2008-03-25 | Linear Technology Corp. | Range compression in oversampling analog-to-digital converters |
US7397403B2 (en) * | 2006-07-07 | 2008-07-08 | Linear Technology Corp. | Range compression in oversampling analog-to-digital converters using differential input signals |
IT1394627B1 (it) * | 2009-06-05 | 2012-07-05 | St Microelectronics Rousset | Filtro passabanda a condensatori commutati di tipo tempo-discreto, in particolare per la cancellazione dell'offset e di rumore a bassa frequenza di stadi a condensatori commutati |
US8223053B2 (en) * | 2009-07-16 | 2012-07-17 | Microchip Technology Incorporated | 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator |
US8339299B2 (en) | 2009-07-16 | 2012-12-25 | Microchip Technology Incorporated | 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator using a chopper voltage reference |
US9411987B2 (en) * | 2014-08-18 | 2016-08-09 | Qualcomm Incorporated | Low noise and low power passive sampling network for a switched-capacitor ADC with a slow reference generator |
JP6675882B2 (ja) * | 2016-02-29 | 2020-04-08 | エイブリック株式会社 | スイッチドキャパシタ入力回路及びスイッチドキャパシタアンプ及びスイッチドキャパシタ電圧比較器 |
DE102019102132B4 (de) * | 2019-01-29 | 2020-08-06 | Infineon Technologies Ag | Schaltung mit Kondensatoren und entsprechendes Verfahren |
US10903843B1 (en) | 2020-02-14 | 2021-01-26 | Analog Devices International Unlimited Company | SAR ADC with variable sampling capacitor |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4851841A (en) | 1987-10-02 | 1989-07-25 | Crystal Semiconductor Corporation | Gain scaling of oversampled analog-to-digital converters |
US6037887A (en) | 1996-03-06 | 2000-03-14 | Burr-Brown Corporation | Programmable gain for delta sigma analog-to-digital converter |
US5729232A (en) | 1996-04-10 | 1998-03-17 | Asahi Kasei Microsystems Ltd. | Combination shared capacitor integrator and digital-to-analog converter circuit with data dependency cancellation |
JP3852721B2 (ja) * | 1997-07-31 | 2006-12-06 | 旭化成マイクロシステム株式会社 | D/a変換器およびデルタシグマ型d/a変換器 |
US6140950A (en) | 1998-08-17 | 2000-10-31 | Linear Technology Corporation | Delta-sigma modulator with improved full-scale accuracy |
US6147522A (en) | 1998-12-31 | 2000-11-14 | Cirrus Logic, Inc. | Reference voltage circuitry for use in switched-capacitor applications |
US6433712B1 (en) | 2001-07-25 | 2002-08-13 | Texas Instruments Incorporated | Offset error compensation of input signals in analog-to-digital converter |
US6967611B2 (en) * | 2004-03-19 | 2005-11-22 | Freescale Semiconductor, Inc. | Optimized reference voltage generation using switched capacitor scaling for data converters |
US6972705B1 (en) * | 2004-12-14 | 2005-12-06 | Cirrus Logic, Inc. | Signal processing system having an ADC delta-sigma modulator with single-ended input and feedback signal inputs |
-
2004
- 2004-03-23 US US10/806,598 patent/US7046046B2/en not_active Expired - Lifetime
-
2005
- 2005-03-18 EP EP05725919A patent/EP1738469B1/en active Active
- 2005-03-18 AT AT05725919T patent/ATE396544T1/de not_active IP Right Cessation
- 2005-03-18 DE DE602005007004T patent/DE602005007004D1/de active Active
- 2005-03-18 WO PCT/US2005/009159 patent/WO2005096505A1/en active Application Filing
- 2005-03-18 CN CN200580009005XA patent/CN1934788B/zh active Active
- 2005-03-22 TW TW094108818A patent/TWI293832B/zh active
Also Published As
Publication number | Publication date |
---|---|
DE602005007004D1 (de) | 2008-07-03 |
US7046046B2 (en) | 2006-05-16 |
EP1738469B1 (en) | 2008-05-21 |
US20050212591A1 (en) | 2005-09-29 |
WO2005096505A1 (en) | 2005-10-13 |
EP1738469A1 (en) | 2007-01-03 |
TWI293832B (en) | 2008-02-21 |
CN1934788B (zh) | 2011-11-23 |
TW200610280A (en) | 2006-03-16 |
ATE396544T1 (de) | 2008-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1934788A (zh) | 开关电容器信号换算电路 | |
CN101277111A (zh) | 抖动电路和具有抖动电路的模数转换器 | |
US10158369B2 (en) | A/D converter | |
CN1175824A (zh) | 具有减少谐波失真的开关电容数字--模拟变换器 | |
CN1653695A (zh) | 高精度模拟/数字转换器 | |
US20050068213A1 (en) | Digital compensation of excess delay in continuous time sigma delta modulators | |
CN1593009A (zh) | 用于多比特∑-△调制器的具有高频脉动和多阈值产生的多级量化器的低电容、低回扫噪声输入级 | |
CN1677868A (zh) | 用于量化装置的颤动系统 | |
US7474241B2 (en) | Delta-sigma modulator provided with a charge sharing integrator | |
CN111555727A (zh) | 一种高增益低噪声的开关电容可调增益放大器 | |
CN1531780A (zh) | 快速复用模数转换器 | |
Thanh et al. | A second-order double-sampled delta-sigma modulator using individual-level averaging | |
CN112104370B (zh) | 高精度模数转换器转换速度提升电路 | |
CN111510082A (zh) | 一种高分辨率可调增益的低噪声开关电容放大器及其设计方法 | |
CN1213307C (zh) | 用于功率测量装置的Sigma-Delta乘法电路 | |
CN101051840A (zh) | 用于Sigma-Delta A/D和D/A转换器中多位量化器的非线性误差校正方法 | |
CN111490787B (zh) | 一种∑-δ调制器及降低非线性和增益误差的方法 | |
US6628217B1 (en) | Signal scaling scheme for a delta sigma modulator | |
CN207427126U (zh) | 一种提高模数转换器转换速度的电路 | |
CN1404227A (zh) | 主从式采样/保持电路和采用该电路的模数转换器 | |
LAAJIMI et al. | Design of A high performance low-power consumption discrete time Second order Sigma-Delta modulator used for Analog to Digital Converter | |
CN1739242A (zh) | 模数转换设备、模数转换方法以及应用该转换设备的信号处理系统 | |
Chang et al. | A 11.75-bit Hybrid Sturdy MASH-21 Δ-Σ Modulator for Audio Applications | |
CN101043204A (zh) | 全数字d类功放中pwm结构的非线性误差校正方法 | |
CN1179243A (zh) | 宽动态范围模数转换 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |