CN1739242A - 模数转换设备、模数转换方法以及应用该转换设备的信号处理系统 - Google Patents

模数转换设备、模数转换方法以及应用该转换设备的信号处理系统 Download PDF

Info

Publication number
CN1739242A
CN1739242A CN 200480002388 CN200480002388A CN1739242A CN 1739242 A CN1739242 A CN 1739242A CN 200480002388 CN200480002388 CN 200480002388 CN 200480002388 A CN200480002388 A CN 200480002388A CN 1739242 A CN1739242 A CN 1739242A
Authority
CN
China
Prior art keywords
analog
digital
converter
signal
resolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200480002388
Other languages
English (en)
Other versions
CN100576748C (zh
Inventor
A·J·M·范图伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1739242A publication Critical patent/CN1739242A/zh
Application granted granted Critical
Publication of CN100576748C publication Critical patent/CN100576748C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

一种用于将模拟输入信号转换为具有最高有效部分和最低有效部分的数字输出信号的模数转换设备,其包括用于采样该模拟输入信号的采样装置、用于将采样后的模拟输入信号转换为代表数字输出信号的最高有效部分的粗数字信号的多个粗分辨率模数转换器,其中粗分辨率模数转换器以交错方式运行。该模数转换设备还包括精细分辨率模数转换器,用于根据由所述粗分辨率模数转换器中任意一个所生成的粗数字信号来将采样后的模拟输入信号转换为代表数字输出信号的最低有效部分的精细数字信号。

Description

模数转换设备、模数转换方法 以及应用该转换设备的信号处理系统
技术领域
本发明涉及一种用于将模拟输入信号转换成具有最高有效部分和最低有效部分的数字输出信号的模数转换设备,其包括用于采样模拟输入信号的采样装置,用于将采样后的模拟输入信号转换成代表数字输出信号的最高有效部分的粗数字信号的多个粗分辨率模数转换器,其中该粗分辨率模数转换器以交错(interleaved)方式运行。
背景技术
这种模数转换设备从US-A-5262779中得知。在这一文献中,所描述的转换设备具有粗分辨率模数转换器和精细分辨率模数转换器,其以相继以交错方式运行的粗分辨率模数转换器和精细分辨率模数转换器并行配置的形式排列,以便提高采样率。为了匹配并行配置之间由偏移和增益差异所导致的差异,应用了自动校准。
这一已知的转换设备的一个缺点是每个并行转换通道中的粗分辨率模数转换器和精细模数转换器必须具有获得期望的数字输出信号分辨率所需要的精度,同时此外需要特殊的自动校准装置并得到相对高的能量消耗。
发明内容
本发明的目的是消除或者至少减轻这些缺点并且提供一种不太复杂的模数转换设备,并且在该转换设备中电路块被共享以便节省能量和芯片面积,同时不匹配问题得以防止或降低。
因此根据本发明,如在开始段落中所定义的模数转换设备的特征在于,其还包括精细分辨率模数转换器,用以根据由所述粗分辨率模数转换器中任意一个所生成的粗数字信号来将采样后的模拟输入信号转换成代表数字输出信号的最低有效部分的精细数字信号。根据本发明的转换设备配备交错的粗分辨率模数转换器的组合,它们都与一个单个的精细分辨率模数转换器合作。这意味着转换设备中决定转换设备的精度的部分对于所有交错的粗转换通道都是公用的,因此电路块被共享,同时不匹配问题得以防止或极大降低。
尽管可以使用不同类型的粗模数转换器和精细模数转换器,例如快闪式模数转换器,但在特定实施例中这些粗和/或精细分辨率模数转换器由连续渐进模数转换器构成。可以由快闪转换器构成粗分辨率转换器,并且由连续渐进转换器构成精细分辨率转换器;尽管快闪式转换器具有需要更多电路块的缺点,但它们具有能够在同一时钟周期中同时确定更多位的优点,而在连续渐进转换器中需要更多的时钟周期来确定相继的位。也可以将连续渐进转换器作为粗分辨率转换器应用并且将快闪式转换器作为精细分辨率转换器应用。
通过将粗分辨率模数转换器构成为过量程连续渐进模数转换器,这些转换器的精度可以低于得到所期望的数字输出信号分辨率所需要的精度。只有精细分辨率模数转换器需要具有所要求的高精度。这样,粗模数转换器的技术要求可以被放宽,由此促进模数转换设备的设计的简化。
本发明进一步涉及一种用于将模拟输入信号转换为具有最高有效部分和最低有效部分的数字输出信号的方法,其包括:
-由采样装置采样模拟输入信号;
-通过以交错方式运行的多个粗分辨率模数转换器将采样后的模拟输入信号转换为粗数字信号,该粗数字信号代表数字输出信号的最高有效部分。
根据本发明,这一方法的特征在于,其还包括:
-通过精细分辨率模数转换器并且使用由所述粗分辨率模数转换器中的任意一个所生成的粗数字信号来将采样后的模拟输入信号转换为精细数字信号,该精细数字信号代表数字输出信号的最低有效部分。
本发明还涉及用于例如要求高速数据转换的视频和通信应用中的信号处理的系统,并且其中应用如上所述的模数转换设备。
附图说明
本发明的上述以及其它目的和特征将从下面结合附图的详述中变得更加明显,其中:
图1示出被应用在根据本发明的模数转换设备中的连续渐进模数转换器的一个实施例;
图2A和2B是用于阐明连续渐进模数转换器在无过量程和过量程(overranging)情况下的运行的图表;
图3A和3B是用于阐明连续渐进模数转换器在无过量程和过量程情况下关于误差信号的差异的图表;
图4示出根据本发明的模数转换设备的基本框图;
图5示出根据本发明的模数转换设备的一个优选实施例;以及
图6示出图4和5的转换设备中开关的时序图。
具体实施方式
图1的连续渐进模数转换器包括缓冲放大器1、由开关3和电容器4构成的采样和保持电路2、比较器5、数模转换器6、数字控制单元7以及数字输出单元8。经由缓冲放大器与采样和保持电路,从连续渐进模数转换器的输入电压中导出一系列值为Vi的时间离散的电压采样。在比较器5中,采样电压值同经由数模转换器6从数字控制单元7所获得的控制电压值Vc进行比较。响应于比较器输出信号Sd,将在数字控制单元7中使用连续渐进方法来确定以最高有效位开始的已转换的输入采样电压值的位,并且其由数字输出单元8提供。数字输出单元提供连续渐进模数转换器的模拟输入信号的数字值。
在一种更简单的形式中,连续渐进模数转换器在没有所谓的过量程的情况下运行。这意味着确定位值的电压范围被划分为仅仅两个独立区域,并且通过单个比较器单元确定采样电压值处于哪个区域,该区域又被划分为两个独立区域并且依此类推。但是,如下文中将解释的,对于粗模数转换而言,过量程的应用是有利的。这意味着确定位值的电压范围被划分为重叠的区域,特别是三个区域,并且通过多个比较器单元确定该采样电压值只位于最外区域之一还是位于多于一个的电压区域中。在本申请中将假定,在过量程情况下,采样输入值的电压范围被划分为3个区域,因此在这种情况下比较器5可包括两个比较器单元。根据比较结果,一个被选区域又被划分为3个区域,并依此类推。代替两个比较器单元,也可以只使用一个比较器并且相继地执行所述两个比较操作;在该情况下转换需要更长的时间。通常,过量程能够同时确定更多的位;这意味着过量程包括快闪式转换的某些方面。
将参考图2a和2b来解释在无过量程和过量程的情况下连续渐进模数转换器的运行,其中采样输入值Vi的整个量程是从0到1V被定标的。假设模拟输入值被转换为仅4位。很明显,这个数字是任意的;实际上这个数字将更大。
从值0000开始,在第一步骤中,在数字控制单元7中使该值的第一位为高,并且信号Sc=1000被提供到数模转换器6。这个值对应1/2V。在图2a所示的例子中Vi>1/2V,由此比较器5提供信号“1”到数字控制单元7,并且数字输出信号的第一位“1”被确定。在第二步骤中,数字控制单元使第二位为高并且提供信号Sc=1100到数模转换器6。这个值对应3/4V。在这一例子中Vi<3/4V,因此比较器5提供信号“0”到数字控制单元7,由此数字输出信号的第二位被确定为“0”。在第三步骤中,使第三位为高并且所得到的信号Sc=1010被提供到数模转换器6。这个信号对应值5/8V。如图2a中所示,Vi>5/8V,由此比较器5提供信号“1”,因此第三位被保持在数字输出信号中。在第四步骤中,使第四位为高,由此数字控制单元7提供信号Sc=1011到模数转换器6。后一个值对应11/16V。再次地,如这一例子所示,Vi>11/16V,由此比较器提供信号“1”到数字控制单元7,第四位被保持并且得到的转换结果、即1011(对应约0.7V)被提供到数字输出单元8。之后,可以开始下一个采样转换。
现在将参考图2b解释在过量程(在这一例子中有三个重叠的电压范围)的情况下的转换。在第一步骤中,数字控制单元7生成两个信号,即0110和1010,对应于3/8V和5/8V。在这一例子中的比较器5包括两个比较器单元。采样输入值Vi在第一比较器单元中同3/8V比较而在第二比较器单元中同5/8V比较。如图2b所示,Vi>5/8V,结果是值“1”通过这两个比较器单元被提供到数字控制单元7。在转换过程期间生成位,这些位稍后进行四舍五入;在数字值中这些位由“小数点”后面的位表示。根据后一个比较器的输出信号“1,1”,数字输出信号的初始值0000.0被改变为1000.0,这由两个“1”到初始值第二个“0”的全加器操作实现;通过这一操作模数转换的第一位被确定。由于两个比较器单元都提供了信号“1”,因此在第二步骤期间最上面的区域被选择用于比较的目的。在第二步骤中,在数字控制单元中确定位于上面区域的接下来的两个比较器值,即1011和1101(对应11/16和13/16V)。由于Vi<11/16V,值“0”被两个比较器单元提供到数字控制单元7。通过在值1000.0的第三个“0”上两个“0”的全加器操作,模数转换的第二位“0”被确定。由于两个比较器单元都提供了信号“0”,因此在第三步骤期间最下面的区域被选择用于比较的目的。在第三步骤中,在数字控制单元中确定接下来的两个比较器值,即1001.1和1010.1(对应19/32和21/32)。如图2b中所示,Vi>21/32,结果是两个比较器单元又都提供值“1”到数字控制单元。通过在值1000.0的第四个“0”上两个“1”的全加器操作,模数转换的第三位被确定;值1000.0被改变为1010.0。在第四步骤中,在数字控制单元中确定接下来的两个比较器值,即1010.11和1011.01(对应43/64和45/64)。现在Vi>43/64并且Vi<45/64,结果是第一比较器单元提供值“1”到数字控制单元7并且第二比较器单元提供值“0”到数字控制单元7。通过在值1010.1的第五个“0”上值“1”和“0”的全加器操作,模数转换的第四位被确定;值1010.0被改变为1011.0。由于在本例中转换以四位执行,因此转换结果被四舍五入而再次为1011,随后可以开始下一个采样转换。
尽管在这种情况下无过量程转换和过量程转换之间的转换结果没有差异,但是考虑到所期望的采样率,当在无过量程的情况下在两个相继的采样电压值之间或者模数转换器的两个相继值之间转换期间电压在比较器入口处的稳定时间过长时可能会出现差异。由于缓冲放大器1的输出阻抗和电容器4的电容(多数为寄生电容)很难调整,因此采样电压值的稳定常值实际上是一个给定值。当两个相继的采样电压值之间存在显著差异时,在给定采样率下处理新的采样电压值所需的时间可能不令人满意。但降低采样率是最不希望的。同样在数字转换器6的输出端上可能出现偏移值或过长的稳定时间。在这些情况下,比较器一侧或两侧的值可能是错误的。
将说明通过应用过量程将减少上述类型的错误,同时仍能保持高采样率。在图3A中不仅示出图2A的情况还示出采样电压值中存在误差的情况。由于这一误差,采样电压具有值Vi+Δε,而不是值Vi。按照与上面参考图2A所给出的推导相同的推导,数字输出信号将为1100,而不是无误差的1011。同样,在图3B中不仅示出图3A的情况还示出采样电压值中存在误差的情况。由于这一误差,采样电压再次具有值Vi+Δε,而不是值Vi。按照与上面参考图2B所给出的推导相同的推导,数字输出信号将为1011,如图2A的情况那样。这样,由于过量程,数字输出信号中不存在误差。这意味着在过量程的情况下能够应用比无过量程的情况下更高的采样率。
当在如本发明中那样的转换设备中粗分辨率模数转换器和精细分辨率模数转换器之间存在差异时,粗分辨率转换器优选地配置有过量程,而精细分辨率转换器无过量程便已足够。事实上,精细分辨率转换器中相继的采样电压之间的步长已经很小,因此稳定时间也将很小,并且可以应用与在过量程的粗分辨率转换器中所用的相同的高采样率。在过量程的粗分辨率转换器中,精度、噪声以及稳定准确度都没有在精细分辨率转换器中要求高;因此,粗分辨率转换器可由更廉价且能耗更低的部件构成。
由于在本发明中实现了粗分辨率转换器和精细分辨率转换器的结合,因此在其优选实施例中粗分辨率模数转换器可以是过量程的类型,而精细分辨率模数转换器可以是无过量程的类型。当然,后者也可以是过量程的类型;但是这可能包含多余的措施。但是由于偏移差异,粗分辨率转换器可能提供“偏移信号”;在这种情况下精细分辨率转换器可能需要一位或多位过量程来获得与粗分辨率转换器的校正合作。
不仅通过过量程而且通过交错的应用使采样率变高。交错意味着相继的采样电压的并行转换。在本发明中交错仅被应用于粗分辨率转换。尽管应用了多个并行粗分辨率转换通道,但根据本发明它们都利用同一个精细分辨率模数转换器。通过对数字输出信号的最低有效部分应用相同的转换器,可以消除并行粗分辨率转换通道之间可能存在的偏移差异的影响。更昂贵的并且更高能耗的精细分辨率转换器被应用于所有的转换通道。
根据本发明的完整的模数转换设备的基本框图示于图4中。这一设备给出了以下转换器的结合的实现:
-交错的粗分辨率模数转换器;以及
-单个精细分辨率模数转换器。
这种设备的一个优选实施例的更详细的框图示于图5中。在所述优选实施例中结合了以下部分:
-交错的粗分辨率模数转换器;
-单个精细分辨率模数转换器;
-连续渐进粗模数转换器和精细模数转换器;以及
-粗模数转换器中的过量程。
将参考图6来阐明该转换设备,图6示出图4和图5的转换设备中的开关S11-S14、S21-S24以及S31-S34的时序图。在本例中粗分辨率转换被执行成8位并且精细分辨率转换被执行成4位。因此任意输入采样被转换为12位。一个转换周期被划分为16个时钟脉冲。4个时钟脉冲被应用于采样和保持操作,8个时钟脉冲被应用于8个粗分辨率位的转换以及4个时钟脉冲被应用于4个精细分辨率位的转换。这意味着4个粗分辨率通道的交错可以是优选的。这些通道具有4个时钟脉冲的相差。每4个时钟脉冲的周期将进一步被分别表示为阶段1、阶段2、阶段3以及阶段4。
图4中,每个粗分辨率通道包括缓冲放大器1,分别包括采样和保持电路9a、9b、9c以及9d,分别包括保持缓冲放大器10a、10b、10c以及10d,还分别包括用于粗模数转换的部件11a、11b、11c以及11d,用于精细分辨率转换的保持缓冲放大器12,以及另外的用于精细分辨率模数转换的部件13。
下面将参考图6给出粗分辨率转换器和精细分辨率转换器的交错与合作。
在阶段1、2、3和4中,开关S11、S12、S13和S14将相继闭合。这些阶段的时间周期是这样的,以致在考虑到所期望的采样率的情况下随后的缓冲放大器10a、10b、10c和10d的输入端处的采样输入电压值的稳定时间足够长以获得至少1/21sb的准确度,即12位转换的最低有效位的值的一半。在接下来的两个阶段、即分别重叠的阶段2和3、3和4、4和5、5和6中,粗转换在各个通道中被实现。在粗转换后,在阶段4、5、6和7中执行精细转换;在这些阶段中粗转换结果被相继提供到精细分辨率转换器13。
在图5的优选实施例中,每个粗分辨率通道包括过量程的连续渐进模数转换器。根据图1,这些转换器包括缓冲放大器1,分别包括采样和保持电路9a、9b、9c以及9d,分别包括保持缓冲放大器10a、10b、10c以及10d,分别包括每个都具有两个比较器单元的比较器14a、14b、14c以及14d,包括具有粗分辨率的模数转换器15a和15b、数字控制单元16以及数字输出单元17。每个粗分辨率通道中的粗分辨率模数转换器都具有公用的输入缓冲放大器,同时代替四个模数转换器,对于每个通道来说,在这一实施例中结合开关18a、18b的两个8位模数转换器15a和15b便已足够了。数字控制单元16和数字输出单元17对所有的粗分辨率通道都是公用的。
对所有的粗分辨率通道都公用的精细分辨率通道包括无过量程的连续渐进模数转换器。再次地,根据图1,这一转换器包括所述缓冲放大器1、依次由上述采样和保持电路9a、9b、9c及9d形成的采样和保持电路、保持缓冲放大器12、比较器19、具有精细分辨率的12位数模转换器20以及上述数字控制单元16和数字输出单元17。
单独的粗和精细分辨率连续渐进模数转换器的操作已经参考图1、图2A、图2B、图3A及图3B在上面给出,而粗和精细转换器的交错与合作已经参考图6在上面给出。
在这一优选实施例中,对于粗分辨率转换而言,两个数模转换器15a和15b已足够。在阶段2和3期间,开关18a处于图5中所示的位置:模拟比较器信号被提供到比较器14a。在阶段3和4期间,开关18b处于图5中所示的位置:模拟比较器信号被提供到比较器14b。在阶段4和5期间,开关18a处于与图5中所示不同的位置:模拟比较器信号被提供到比较器14c。在阶段5和6期间,开关18b处于与图4中所示位置不同的位置:模拟比较器信号被提供到比较器14d。当然可以使用四个8位数模转换器来取代两个转换器15a和15b和开关18a和18b。
在后面的阶段中,开关S21、S22、S23和S24相继闭合。在执行精细分辨率转换之前,预先充电缓冲放大器12的输入电容器是优选的。通过这一措施,降低或克服各采样和保持电路的电容器和缓冲放大器12的输入电容器之间的电荷再分布。因此,在时钟周期的一小部分期间直接在开关S21、S22、S23和S24转换之前相继闭合另外的开关S31、S32、S33和S34
简要地说,本发明涉及一种使用交错的模数转换器(优选为连续渐进模数转换器)的模数转换设备。根据本发明的设备导致多个电路由交错的转换器共享的非常有效的硬件实现。以这种方式降低了转换器之间的偏移和增益问题。并且硬件复杂性低。另一个优点是根据本发明的设备具有低功耗。
在此描述的模数转换设备可以同模拟输入防混叠滤波器和数字输出抽取滤波器设备合作。在本模数转换设备中,即使与缓冲器的模拟带宽相比交错有时被过采样,采样和保持电路中输出端处所用的缓冲器仍然在功耗方面占主导地位。在缓冲器前面的用于防混叠的有源滤波器部分与缓冲器消耗同样多的功率并且加入了同样多的噪声和畸变。因此,在防混叠滤波器中过采样是一种吸引人的节约功率的解决方案,并且这也防止了作为奈奎斯特转换器典型问题的畸变折回。这些考虑使得该系统对于应用在要求高速数据转换的视频或通信信号处理设备中而言尤其有价值。对于CMOS技术中的交错连续渐进模数转换器而言看起来可行的实际值为20MHz的模拟带宽并且在时钟频率为640MHz4倍于160Ms/s的过采样。
在此描述的本发明的实施例是为了说明并没有限制的含义。在不背离如附加的权利要求中所限定的本发明范围的前提下,本领域的普通技术人员可以对这些实施例进行多种修改。例如,粗分辨率转换以及精细分辨率转换可以执行6位,结果还是得到12位转换。在这种情况下,转换时间可以被分为三个阶段,每个阶段为6个时钟脉冲,第一个阶段用于采样和保持,第二个用于粗分辨率转换且第三个用于精细分辨率转换,因此可以使用三个交错通道。当然,不同位数的转换也是可能的。

Claims (11)

1.一种模数转换设备,其用于将模拟输入信号转换为具有最高有效部分和最低有效部分的数字输出信号,该转换设备包括用于采样该模拟输入信号的采样装置,用于将采样后的模拟输入信号转换为代表数字输出信号的最高有效部分的粗数字信号的多个粗分辨率模数转换器,其中所述粗分辨率模数转换器以交错方式运行,其特征在于,该模数转换设备还包括精细分辨率模数转换器,用于根据由所述粗分辨率模数转换器中的任意一个所生成的粗数字信号将采样后的模拟输入信号转换为代表该数字输出信号的最低有效部分的精细数字信号。
2.根据权利要求1的模数转换设备,其特征在于,粗分辨率模数转换器为连续渐进模数转换器。
3.根据权利要求1或2的模数转换设备,其特征在于,精细分辨率模数转换器为连续渐进模数转换器。
4.根据权利要求1、2或3的模数转换设备,其特征在于,粗分辨率模数转换器为过量程的连续渐进模数转换器。
5.根据权利要求2、3或4的模数转换设备,其特征在于,每个粗分辨率连续渐进模数转换器分别包括采样和保持电路、与之连接的保持缓冲放大器、至少一个比较器以及粗分辨率数模转换器,所述至少一个比较器的输入端连接到所述保持放大器和所述粗分辨率数模转换器上,所述模数转换设备还包括连接到粗分辨率连续渐进模数转换器的比较器的输出端上的公用的数字控制单元。
6.根据权利要求5的模数转换设备,其特征在于,一对粗分辨率模数转换器具有一个公用的粗数模转换器,其与开关结合在两个交错的粗分辨率模数转换器中运行。
7.根据权利要求5或6的模数转换设备,其特征在于,精细分辨率模数转换器包括通过开关相继连接到所述采样和保持电路上的保持缓冲放大器、至少一个比较器以及精细分辨率数模转换器,所述至少一个比较器的输入端连接到所述保持放大器和所述粗分辨率数模转换器上,并且该比较器具有至少一个连接到所述公用的数字控制单元上的输出端。
8.根据权利要求5或6的模数转换设备,其特征在于,为了降低各个采样和保持电路的电容器与精细分辨率模数转换器的缓冲放大器的输入端电容器之间的电荷再分布,开关被提供用于将后一缓冲放大器相继暂时地连接到采样和保持电路上。
9.一种用于将模拟输入信号转换为具有最高有效部分和最低有效部分的数字输出信号的方法,该方法包括:
-由采样装置采样该模拟输入信号;
-通过以交错方式运行的多个粗分辨率模数转换器将采样后的模拟输入信号转换为粗数字信号,该粗数字信号代表数字输出信号的最高有效部分,其特征在于,该方法还包括:
-通过精细分辨率模数转换器并且通过使用由所述粗分辨率模数转换器中的任意一个所生成的粗数字信号来将采样后的模拟输入信号转换为精细数字信号,该精细数字信号代表数字输出信号的最低有效部分。
10.一种用于信号处理的系统,该系统包括根据前述权利要求中任意一个所述的模数转换设备。
11.根据权利要求9的系统,其特征在于,该系统被安排用来处理视频或通信信号。
CN200480002388A 2003-01-17 2004-01-12 模数转换设备、模数转换方法以及应用该转换设备的信号处理系统 Expired - Fee Related CN100576748C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03100094 2003-01-17
EP03100094.6 2003-01-17
EP03102127.2 2003-07-11

Publications (2)

Publication Number Publication Date
CN1739242A true CN1739242A (zh) 2006-02-22
CN100576748C CN100576748C (zh) 2009-12-30

Family

ID=36081283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480002388A Expired - Fee Related CN100576748C (zh) 2003-01-17 2004-01-12 模数转换设备、模数转换方法以及应用该转换设备的信号处理系统

Country Status (1)

Country Link
CN (1) CN100576748C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207384B (zh) * 2006-12-18 2011-06-15 财团法人工业技术研究院 模/数转换系统
CN101286746B (zh) * 2007-04-13 2012-02-22 联发科技股份有限公司 功率数字转换器
CN109391271A (zh) * 2017-08-03 2019-02-26 亚德诺半导体无限责任公司 多串多输出数模转换器
CN111970005A (zh) * 2020-10-20 2020-11-20 杭州万高科技股份有限公司 一种模数转换电路控制方法、装置、设备及模数转换电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207384B (zh) * 2006-12-18 2011-06-15 财团法人工业技术研究院 模/数转换系统
CN101286746B (zh) * 2007-04-13 2012-02-22 联发科技股份有限公司 功率数字转换器
CN109391271A (zh) * 2017-08-03 2019-02-26 亚德诺半导体无限责任公司 多串多输出数模转换器
CN111970005A (zh) * 2020-10-20 2020-11-20 杭州万高科技股份有限公司 一种模数转换电路控制方法、装置、设备及模数转换电路

Also Published As

Publication number Publication date
CN100576748C (zh) 2009-12-30

Similar Documents

Publication Publication Date Title
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
US7456768B2 (en) Analog-to-digital converters based on an interleaving architecture and associated methods
CN1732624A (zh) 可编程输入范围sar adc
CN110750231B (zh) 一种面向卷积神经网络的双相系数可调模拟乘法计算电路
CN1512671A (zh) 可变分辨率的模数转换器和无线接收器
US7002507B2 (en) Pipelined and cyclic analog-to-digital converters
CN1288848C (zh) 用引入的非线性改善模数转换器线性的结构和方法
JP4402108B2 (ja) アナログ・ディジタル変換装置、アナログ・ディジタル変換のための方法、又は当該変換装置がもたらされる信号処理システム
EP1085658A2 (en) Nested pipelined analog-to-digital converter
CN108631778B (zh) 逐次逼近模数转换器及转换方法
US7573417B2 (en) Multi-bit per stage pipelined analog to digital converters
CN116170021A (zh) 流水线逐次逼近型模数转换器、集成电路和电子设备
CN112104370B (zh) 高精度模数转换器转换速度提升电路
US20080042889A1 (en) Method and apparatus for decreasing layout area in a pipelined analog-to-digital converter
CN1739242A (zh) 模数转换设备、模数转换方法以及应用该转换设备的信号处理系统
CN112398474A (zh) 一种多级Cyclic ADC的工作方法
TWI739722B (zh) 類比數位轉換器及其操作方法
US20220021396A1 (en) Signal converting apparatus and related method
US11075646B2 (en) Σ-Δmodulator and method for reducing nonlinear error and gain error
CN1794588A (zh) 循环流水线式模拟数字转换器
CN1314202C (zh) 共享运算放大器及应用其的增益电路与模拟/数字转换电路
CN113014263A (zh) 一种逐次逼近型adc的电容阵列和开关逻辑电路
CN1324808C (zh) 开关电容器管线模拟数字转换器
CN113992871B (zh) 一种用于cmos图像传感器芯片级adc的双位移位校正系统
US11637558B2 (en) Analog-to-digital converter capable of reducing nonlinearity and method of operating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071012

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071012

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20180112

CF01 Termination of patent right due to non-payment of annual fee