CN116192137A - 一种多通道模拟数字转换器电路及其信号处理方法 - Google Patents

一种多通道模拟数字转换器电路及其信号处理方法 Download PDF

Info

Publication number
CN116192137A
CN116192137A CN202211615004.1A CN202211615004A CN116192137A CN 116192137 A CN116192137 A CN 116192137A CN 202211615004 A CN202211615004 A CN 202211615004A CN 116192137 A CN116192137 A CN 116192137A
Authority
CN
China
Prior art keywords
digital
analog
signal
channel
channel analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211615004.1A
Other languages
English (en)
Inventor
陈建盛
陈建维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luojing Semiconductor Shanghai Co ltd
Original Assignee
Luojing Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Luojing Semiconductor Shanghai Co ltd filed Critical Luojing Semiconductor Shanghai Co ltd
Priority to CN202211615004.1A priority Critical patent/CN116192137A/zh
Publication of CN116192137A publication Critical patent/CN116192137A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种多通道模拟数字转换器电路及其信号处理方法，所述电路包括：n个采样保持电路通道，用于在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；时序控制模块，用于生成包括至少一个所述通道模拟信号的处理顺序；数据选择器，与所述n个采样保持电路通道连接，用于接收所述时序控制模块发送的所述处理顺序，并基于所述处理顺序，依次选择对应的所述通道模拟信号作为当前信号，发送至模数转换模块；模数转换模块，用于将每一所述当前信号转换为数字输出信号并输出。采用多通道在当前时刻同时采样，以避免由于切换信道的延迟导致信号衰减失真。

Description

一种多通道模拟数字转换器电路及其信号处理方法
技术领域
本发明涉及集成电路设计领域，具体涉及一种多通道模拟数字转换器电路及其信号处理方法。
背景技术
模拟数字转换器即A/D转换器(Analog to Digital Converter，ADC)。ADC芯片架构分为三种：现有的ADC有多种架构，如流水线(pipe-lined)型ADC、逐次逼近(SAR)型ADC、快闪(flash)型ADC、时域交织(interleaved))型ADC等。以SAR型ADC为例，传统ADC架构由一个Sample and Hold(采样保持电路)、Comparator(比较器)、逻辑转换电路与DAC(数字模拟转换器)组成。
相关技术中，当模拟数字转换器装置的应用场景需要使用多个通道输入时，一般会选择以多任务器来处理，透过依序切换的方式将不同来源切换至采样保持电路输入端，再依序进行转换。上述作法存在一些缺点，多任务器于通道之间切换时，ADC样本时间点必然存在延迟，对于高精度计算应用上，往往因此而产生误差，导致无法满足处理需求。
发明内容
有鉴于此，本发明提供了一种多通道模拟数字转换器电路及其信号处理方法，基于时序要求严格的前提下，采用同时采样的机制，解决相关技术中存在的延迟问题。
为实现上述目的，本发明主要采用以下技术方案：
本申请实施例提供一种多通道模拟数字转换器电路，包括：n个采样保持电路通道，用于在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；时序控制模块，用于生成包括至少一个所述通道模拟信号的处理顺序；数据选择器，与所述n个采样保持电路通道连接，用于接收所述时序控制模块发送的所述处理顺序，并基于所述处理顺序，依次选择对应的所述通道模拟信号作为当前信号，发送至模数转换模块；模数转换模块，用于将每一所述当前信号转换为数字输出信号并输出。
在一些实施例中，所述模数转换模块为渐次逼近型模数转换器，包括：比较器，所述比较器的正相输入端与所述数据选择器相连接，反相输入端与数模转换器相连接，输出端与控制逻辑电路相连接，用于通过所述正相输入端接收所述当前信号，比较所述当前信号与所述反相输入端接收的参考值的大小，并基于比较结果产生数字信号；数模转换器，用于根据所述数字信号设置参考值并发送至所述比较器的反下相输入端；控制逻辑电路，与所述数模转化器相连，用于接收比较器产生的所述数字信号，确定数字输出信号并输出。
在一些实施例中，所述时序控制模块的一端连接于所述控制逻辑电路，所述时序控制模块还用于：接收控制逻辑电路根据所述数字输出信号从存储在所述控制逻辑电路中的可编程阈值队列中选择的对应的阈值算法，根据所述阈值算法调整所述处理顺序。
在一些实施例中，所述模数转换模块为流水线型模数转换器，包括：多个串联的流水级，所述当前信号经所述每一流水级进行多级处理后输出多个数字码；与每一所述流水级并联的数字校正逻辑，用于接收每一流水级发送的数字码，将多个数字码整合为数字输出信号并输出。
在一些实施例中，所述时序控制模块的一端连接于所述数字校正逻辑，所述时序控制模块还用于：根据所述数字校正逻辑输出的数字输出信号与预设值的关系调整所述处理顺序。
在一些实施例中，所述处理顺序与每一所述通道信号之间存在映射关系。
在一些实施例中，所述n个采样保持电路通道之间为并联。
本申请实施例还提供一种多通道模拟数字转换器电路的信号处理方法，应用于上述多通道模拟数字转换器电路，所述方法包括以下步骤：n个采样保持电路通道在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；时序控制模块生成包括至少一个所述通道模拟信号的处理顺序，并将所述处理顺序发送至数据选择器；数据选择器基于所述处理顺序，依次选择所述处理顺序对应的所述通道模拟信号作为当前信号，发送所述当前信号至模数转换模块；模数转换模块，将所述数据选择器发送的每一当前信号转换为数字输出信号，输出所述数字输出信号，至所述处理顺序中的每一所述通道模拟信号均被转换后结束。
在一些实施例中，所述模数转换模块为渐次逼近型模数转换器，或流水线型模数转换器。
与现有技术相比，本发明的有益效果是：通过同步的多个采样保持通道在同一个时间点获取并存储模拟信号，之后再由数据选择器分时处理，进行转换运算，在进行多通道切换时，能够避免受信道数提高以及受分辨率提高而造成的信息失真，同时可于信道间插入算法判断，对于功耗、效能、布局弹性、应用领域都有显著提升。
附图说明
图1为本申请实施例提供的多通道模拟数字转换器电路的电路图一；
图2为n个采样保持电路通道同时采样与分时采样的对比图；
图3为本申请实施例提供的多通道模拟数字转换器电路的电路图二；
图4为控制逻辑电路的内部电路图；
图5为本申请实施例中调整处理顺序的过程示意图一；
图6为控制调整包含8比特的每一通道的比特处理过程示意图；
图7为本申请实施例提供的多通道模拟数字转换器电路的电路图三；
图8为本申请实施例中调整处理顺序的过程示意图二；
图9为本申请实施例提供的多通道模拟数字转换器电路的信号处理方法的流程示意图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一：
本申请实施例提供一种多通道模拟数字转换器电路，图1为本申请实施例提供的多通道模拟数字转换器电路的电路图一，如图1所示，多通道模拟数字转换器电路10中包括：
n个采样保持电路通道101，用于在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数。这里，采样保持电路通道101的个数为n个，n为正整数，可以根据多通道要求设计n的数量，n个采样保持电路通道之间并联，每个采样保持电路通道101在当前时刻同时进行采样，得到输入的n个通道模拟信号分别为：Vin1，Vin2、…Vin(n-1)、Vin(n)，并将当前时刻的通道模拟信号Vin1，Vin2、…Vin(n-1)、Vin(n)存储于对应的每一采样保持电路通道101中，简化电路设计。
时序控制模块104，用于生成包括至少一个所述通道模拟信号的处理顺序。模数转换模块工作所需的处理顺序可以由系统产生，也可以由时序控制模块产生，在本申请实施例中，由时序控制模块104产生模数转换模块的处理顺序，且处理顺序中包括至少一个通道模拟信号及通道模拟信号对应的处理顺序，例如，当电路需要对当前时刻n个通道模拟信号进行依次处理时，此时，时序控制模块104将当前时刻的n个通道模拟信号Vin1、Vin2、…Vin(n-1)、Vin(n)按次序生成处理顺序，其中，第一处理为Vin1，第二处理为Vin2、…第n处理顺序为Vin(n)。再如，当电路仅需对当前时刻n个通道模拟信号中的部分进行处理时，时序控制模块104按需选出通道模拟信号，如Vin2、Vin4、…Vin(2n)，并生成对应的处理顺序，例如，第一处理为Vin(2n)、第二处理Vin(2n-2)…，这里，处理顺序与每一通道模拟信号之间具有一一对应的映射关系，并将生成的处理顺序发送至数据选择器，进行后续的转换处理。
数据选择器102，与所述n个采样保持电路通道连接，用于接收所述时序控制模块发送的所述处理顺序，并基于所述处理顺序，依次选择对应的所述通道模拟信号作为当前信号，发送至模数转换模块。
数据选择器接收上述时序控制模块发送的处理顺序，调用处理顺序中的通道模拟信号及与之对应的处理顺序，依次选择其中的通道模拟信号作为当前信号，将当前信号发送至模数转换模块，进行转换处理。
在相关技术中，由于数据选择器同时只能处理一个通道模拟信号，因此，在通道模拟信号切换时，下一采样保持电路通道只能采集当前时刻之后的下一时刻的通道模拟信号，使得采集的通道模拟信号存在较大误差，降低模数转换电路的精度。图2为n个采样保持电路通道同时采样与分时采样的对比图，在当前时刻同时采样后得到的通道3(CH3)的信号能量如图2所示，与分时依次采样后得到的通道3’(CH3’)的信号能量之间相差为E，因此，在本申请实施例中，通过将采样保持电路通道在当前时刻同时采样，得到当前时刻每一通道对应的通道模拟信号，使得数据选择器在通道切换时，能够得到当前时刻的数据，本申请实施例采用多通道在当前时刻同时采样可以避免由于切换信道的延迟，解决相关技术中存在延迟导致信号衰减失真的问题。
模数转换模块103，用于将每一所述当前信号转换为数字输出信号并输出。数据选择器将需要处理的通道模拟信号作为当前信号发送至数模转换模块103，数模转换模块103对该通道模拟信号进行转换处理为数字信号，并输出。
实施例二：
本申请实施例提供一种多通道模拟数字转换器电路，图3为本申请实施例提供的多通道模拟数字转换器电路的电路图二，如图3所示，多通道模拟数字转换器电路11中包括：
n个采样保持电路通道101，用于在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；这里，n个采样保持电路通道之间并联。
时序控制模块104，用于生成包括至少一个所述通道模拟信号的处理顺序；这里，处理顺序与每一通道模拟信号之间具有一一对应的映射关系。
数据选择器102，与所述n个采样保持电路通道连接，用于接收所述时序控制模块发送的所述处理顺序，并基于所述处理顺序，依次选择对应的所述通道模拟信号作为当前信号，发送至模数转换模块。
模数转换模块103，用于将每一所述当前信号转换为数字输出信号并输出。
在本申请实施例中，所述模数转换模块103为渐次逼近型模数转换器，模数转换模块103中包括：
比较器111，所述比较器的正相输入端与所述数据选择器102相连接，反相输入端与数模转换器(DAC)112相连接，输出端与控制逻辑电路相连接，用于通过所述正相输入端接收所述当前信号，比较所述当前信号与所述反相输入端接收的参考值的大小，并基于比较结果产生数字信号；
数模转换器112，用于根据所述数字信号设置参考值并发送至所述比较器的反相输入端；
控制逻辑电路113，与所述数模转换器相连，用于接收比较器产生的每一所述数字信号，根据每一数字信号逐位确定数字输出信号，并输出所述数字输出信号。
在本申请实施例中，模数转换模块103通过连续改变DAC112的输出，作为参考电压Vref，并比较参考电压Vref与每一当前信号，即模拟输入信号(即通道模拟信号)Ⅴin的大小，将每一模拟输入信号Vin转换成数字输出信号D。控制逻辑电路113可以根据从比较器111接收的数字信号D的状态管理DAC 112。例如，当前信号Ⅴin1为5V，比较器111确定模拟输入信号Vin1＝5V与参考电压Vref＝12V之间的大小，此时，Vin1小于参考电压Vref，并且根据比较产生数字信号D，此时数字信号D可以为由数字0表示的低态，随后，DAC 112根据比较结果设置参考电压为Vref＝6V。将上述过程中产生的数字信号D的状态存储于控制逻辑电路113中，从而控制逻辑电路113可以根据上述数字信号D逐位确定数字输出信号Dout，从最高有效位(MSB)到最低有效位(LSB)。在此过程中，为了确定每个位，控制逻辑电路113可以产生用于设置DAC 112的数字信号，DAC 112可以根据所述数字信号设置参考电压Vref，并且比较器111可以通过比较参考电压Vref和模拟输入信号Vin确定数字信号D的值。
图4为控制逻辑电路的内部电路图，如图4所示，在本申请实施例中，所述时序控制模块104的一端连接于所述控制逻辑电路113，控制逻辑电路113中的数据缓冲计算用于接收上述数字信号D，并逐位确定数字输出信号Dout，所述时序控制模块104还用于：接收控制逻辑电路根据所述数字输出信号Dout从存储在所述控制逻辑电路113中的可编程阈值队列中选择的对应的阈值算法，并根据所述阈值算法调整所述处理顺序。图5为本申请实施例中调整处理顺序的过程示意图一，如图5所示，当处理顺序为：第一处理为通道1(CH1)对应的通道模拟信号Vin1，第二处理为通道2(CH2)对应的通道模拟信号Vin2、…、第五处理为通道5(CH5)对应的通道模拟信号Vin(5)，此时当处理Vin1后数字输出信号Dout表示当前采样保持通道采集的范围过大，则将处理顺序由原来的第一处理为Vin1，第二处理为Vin2、…第五处理为Vin(5)，调整为第一处理为通道1(CH1)对应的通道模拟信号Vin1，第二处理为通道3(CH3)对应的通道模拟信号Vin3、第三处理为通道5(CH5)对应的通道模拟信号Vin(5)，并根据调整后的处理顺序继续处理各通道模拟信号。
在一些实施例中，阈值算法可以按需设置，弹性布局，增加通道切换时的灵活性。例如，阈值算法可以设置包括对所述处理顺序中每一通道包含的比特处理过程，图6为控制调整包含8比特的每一通道的比特处理过程示意图，如图6所示，当处理顺序为：第一处理为通道1(CH1)对应的通道模拟信号Vin1，第二处理为通道2(CH2)对应的通道模拟信号Vin2、…、第五处理为通道5(CH5)对应的通道模拟信号Vin(5)，其中，每一通道中包含8比特的比特处理过程，如通道1的通道模拟信号Vin1中包含比特7、6、5、…、1，当模拟数字转换器电路处理通道1的模拟输入信号时，需要将该8比特的数据均发送至比较器依次进行处理，从而得到通道1对应的通道模拟信号Vin1确定的数字信号D1，随后数据选择器切换至通道2，依然将通道2的通道模拟信号Vin2的8比特依次进行处理得到数字信号D2，至处理顺序中包含的所有通道均处理完毕，这样由最高位向最低位进行依次处理从而得到数字信号的比特处理过程耗时长，造成通道切换的延迟较高。基于此，时序控制模块可以根据阈值算法，将通道1的比特处理过程调整为：仅处理最高位的4比特，即可输出通道1对应的数字信号D1，随后切换至通道2，同样仅处理最高的4比特，输出D2，至处理顺序中的所以通道均处理完毕，以达到缩短处理每一处理顺序对应的通道信号的时间，由图6可知，调整后的处理时间相较于未调整的处理时间缩短了T1，因此减小通道切换的延迟。此外，上述比特处理过程还可以调整为：仅处理通道1的最高位的2比特，得到一个粗糙数字信号，随后切换至通道2，处理通道2的最高位的2比特，得到粗糙数字信号，至所有通道均完成后，根据每一通道对应的粗糙的数字信号，确定出需要通道4的数字信号，因此切换至通道4，并继续处理通道4剩余的6比特的数据，并以此确定出通道4对应的数字信号D4，参见图6，如此调整比特处理顺序可以使处理时间缩短T2，减小通道切换的延迟。
实施例三：
本申请实施例提供一种多通道模拟数字转换器电路，图7为本申请实施例提供的多通道模拟数字转换器电路的电路图三，如图7所示，多通道模拟数字转换器电路12中包括：
n个采样保持电路通道101，用于在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；这里，n个采样保持电路通道之间并联。
时序控制模块104，用于生成包括至少一个所述通道模拟信号的处理顺序；这里，处理顺序与每一通道模拟信号之间具有一一对应的映射关系。
数据选择器102，与所述n个采样保持电路通道连接，用于接收所述时序控制模块发送的所述处理顺序，并基于所述处理顺序，依次选择对应的所述通道模拟信号作为当前信号，发送至模数转换模块。
模数转换模块103，用于将每一所述当前信号转换为数字输出信号并输出。
在本申请实施例中，所述模数转换模块103为流水线型模数转换器，包括：多个串联的流水级121以及与每一所述流水级121并联的数字校正逻辑122，这里，第一个流水级121输出得到电压信号的最高位(MSB)，最后一个流水级121输出得到电压信号的最低位(LSB)，由数据选择器发送的当前信号经所述每一流水级121进行多级处理后输出多个数字码VADC，多个数字码VADC输出至与每一所述流水级121并联的数字校正逻辑122，随后数字校正逻辑122将多个数字码VADC通过拼接整合为数字输出信号Dout并输出，各个流水级的位数可以根据精度要求进行取值。
在本申请实施例中，所述时序控制模块104的一端连接于所述数字校正逻辑122，将数字校正逻辑122输出的数字输出信号Dout与预设值进行比较，并根据比较后的结果整所述处理顺序。图8为本申请实施例中调整处理顺序过程示意图二，如图8所示，当处理顺序为：第一处理为通道1(CH1)对应的通道模拟信号Vin1，第二处理为通道2(CH2)对应的通道模拟信号Vin2、…、第五处理为通道5(CH5)对应的通道模拟信号Vin(5)，此时若Vin1的数字输出信号Dout大于预设值，则表示扫描范围过大，调整处理顺序为：第一处理为通道1(CH1)对应的通道模拟信号Vin1，第二处理为通道2(CH2)对应的通道模拟信号Vin2、第三处理为通道3(CH3)对应的通道模拟信号Vin(3)，并根据调整后的处理顺序继续处理各模拟信号，以减少扫描范围。
本申请实施例提供的多通道模拟数字转换器电路架构中，通过并联多个采样保持通道，使多个采样保持通道在当前时刻同时采样，并将数据选择器布置与采样保持通道之后，以分时处理多个同时采样得到的不同通道的模拟信号，在通道切换时，避免由于通道切换时产生的时间延迟，同时避免分辨率提高时的信息失真，提高通道切换后的转换精度，同时在通道间插入算法判断，对于功耗、效能、布局弹性、应用领域都有显著提升。
实施例四：
本申请实施例提供一种多通道模拟数字转换器电路的信号处理方法，应用于前述的多通道模拟数字转换器电路，图9为本申请实施例提供的多通道模拟数字转换器电路的信号处理方法的流程示意图，如图9所示，所述方法包括以下步骤：
步骤S101：n个采样保持电路通道在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；
步骤S102：时序控制模块生成包括至少一个所述通道模拟信号的处理顺序，并将所述处理顺序发送至数据选择器；
步骤S103：数据选择器基于所述处理顺序，依次选择所述处理顺序对应的所述通道模拟信号作为当前信号，发送所述当前信号至模数转换模块；
步骤S104：模数转换模块，将所述数据选择器发送的每一当前信号转换为数字输出信号，输出所述数字输出信号，至所述处理顺序中的每一所述通道模拟信号均被转换后结束。
在本申请实施例中，所述模数转换模块为渐次逼近型模数转换器或流水线型模数转换器。
本申请实施例提供的多通道模拟数字转换器电路的信号处理方法，通过并多个采样保持通道在当前时刻同时采样，采用数据选择器分时处理多个同时采样得到的不同通道的模拟信号，在通道切换时，避免由于通道切换时产生的时间延迟，同时避免分辨率提高时的信息失真，提高通道切换后的转换精度，同时在通道间插入算法判断，对于功耗、效能、布局弹性、应用领域都有显著提升。
以上所述仅是本发明的优选实施例而已，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (9)

1.一种多通道模拟数字转换器电路，其特征在于，包括：
n个采样保持电路通道，用于在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；
时序控制模块，用于生成包括至少一个所述通道模拟信号的处理顺序；
数据选择器，与所述n个采样保持电路通道连接，用于接收所述时序控制模块发送的所述处理顺序，并基于所述处理顺序，依次选择对应的所述通道模拟信号作为当前信号，发送至模数转换模块；
模数转换模块，用于将每一所述当前信号转换为数字输出信号并输出。
2.根据权利要求1所述的多通道模拟数字转换器电路，其特征在于，所述模数转换模块为渐次逼近型模数转换器，包括：
比较器，所述比较器的正相输入端与所述数据选择器相连接，反相输入端与数模转换器相连接，输出端与控制逻辑电路相连接，用于通过所述正相输入端接收所述当前信号，比较所述当前信号与所述反相输入端接收的参考值的大小，并基于比较结果产生数字信号；
数模转换器，用于根据所述数字信号设置参考值并发送至所述比较器的反相输入端；
控制逻辑电路，与所述数模转换器相连，用于接收比较器产生的所述数字信号，确定数字输出信号并输出。
3.根据权利要求2所述的多通道模拟数字转换器电路，其特征在于，所述时序控制模块的一端连接于所述控制逻辑电路，所述时序控制模块还用于：
接收控制逻辑电路根据所述数字输出信号从存储在所述控制逻辑电路中的可编程阈值队列中选择的对应的阈值算法，根据所述阈值算法调整所述处理顺序。
4.根据权利要求1所述的多通道模拟数字转换器电路，其特征在于，所述模数转换模块为流水线型模数转换器，包括：
多个串联的流水级，所述当前信号经每一所述流水级进行多级处理后输出多个数字码；
与每一所述流水级并联的数字校正逻辑，用于接收每一所述流水级发送的数字码，将多个数字码整合为数字输出信号并输出。
5.根据权利要求4所述的多通道模拟数字转换器电路，其特征在于，所述时序控制模块的一端连接于所述数字校正逻辑，所述时序控制模块还用于：
根据所述数字校正逻辑输出的数字输出信号与预设值的关系调整所述处理顺序。
6.根据权利要求1-5任一项所述的多通道模拟数字转换器电路，其特征在于，所述处理顺序与每一所述通道模拟信号之间存在映射关系。
7.根据权利要求1-5任一项所述的多通道模拟数字转换器电路，其特征在于，所述n个采样保持电路通道之间为并联。
8.一种多通道模拟数字转换器电路的信号处理方法，应用于如权利要求1所述的多通道模拟数字转换器电路，其特征在于，所述方法包括以下步骤：
n个采样保持电路通道在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；
时序控制模块生成包括至少一个所述通道模拟信号的处理顺序，并将所述处理顺序发送至数据选择器；
数据选择器基于所述处理顺序，依次选择所述处理顺序对应的所述通道模拟信号作为当前信号，发送所述当前信号至模数转换模块；
模数转换模块，将所述数据选择器发送的每一当前信号转换为数字输出信号，输出所述数字输出信号，至所述处理顺序中的每一所述通道模拟信号均被转换后结束。
9.根据权利要求8所述的方法，其特征在于，所述模数转换模块为渐次逼近型模数转换器或流水线型模数转换器。
CN202211615004.1A 2022-12-15 2022-12-15 一种多通道模拟数字转换器电路及其信号处理方法 Pending CN116192137A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211615004.1A CN116192137A (zh) 2022-12-15 2022-12-15 一种多通道模拟数字转换器电路及其信号处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211615004.1A CN116192137A (zh) 2022-12-15 2022-12-15 一种多通道模拟数字转换器电路及其信号处理方法

Publications (1)

Publication Number Publication Date
CN116192137A true CN116192137A (zh) 2023-05-30

Family

ID=86445174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211615004.1A Pending CN116192137A (zh) 2022-12-15 2022-12-15 一种多通道模拟数字转换器电路及其信号处理方法

Country Status (1)

Country Link
CN (1) CN116192137A (zh)

Similar Documents

Publication Publication Date Title
EP0624289B1 (en) An analog-to-digital converting arrangement
US7170436B2 (en) Current mode analog-to-digital converter using parallel, time-interleaved successive approximation subcircuits
TWI467924B (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
US10484000B2 (en) Analog-to-digital converters
US7414562B2 (en) Analog-to-digital conversion using asynchronous current-mode cyclic comparison
CN110750231B (zh) 一种面向卷积神经网络的双相系数可调模拟乘法计算电路
JP2003510880A (ja) アナログ／デジタルコンバータの校正方法及び校正装置
CN103997342A (zh) 具有采样和保持的adc
US10530382B2 (en) Successive approximation register analog-to-digital converter and conversion method therefor
TW201320617A (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
CN111800132A (zh) 分段结构模/数转换器
CN110995268B (zh) 多阶逐次逼近型n bit模数转换器
US7098840B2 (en) Domino asynchronous successive approximation ADC
CN107017883B (zh) 模拟数字转换器及用于模拟数字转换器的输入缓冲器
CN112688688B (zh) 基于分区式与逐次逼近寄存器辅助的流水线模数转换器
CN112398474B (zh) 一种多级Cyclic ADC的工作方法
US20080042889A1 (en) Method and apparatus for decreasing layout area in a pipelined analog-to-digital converter
JPH11154866A (ja) 逐次比較型ａｄ変換器
CN116192137A (zh) 一种多通道模拟数字转换器电路及其信号处理方法
TWI739722B (zh) 類比數位轉換器及其操作方法
US6700523B2 (en) Analog to digital converter selecting reference voltages in accordance with feedback from prior stages
CN110880937B (zh) 基于渐进逼近架构的n bit模数转换器
WO2024139108A1 (zh) 模数转换装置及方法
US6567031B1 (en) A/D multi-channel architecture
KR100551894B1 (ko) 아날로그-디지털변환기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination