CN207427126U

CN207427126U - 一种提高模数转换器转换速度的电路

Info

Publication number: CN207427126U
Application number: CN201721259596.2U
Authority: CN
Inventors: 刘银; 何云鹏; 高君效; 张来
Original assignee: Chengdu Leader Technology Co Ltd
Current assignee: Chengdu Leader Technology Co Ltd; Chipintelli Technology Co Ltd
Priority date: 2017-09-28
Filing date: 2017-09-28
Publication date: 2018-05-29
Anticipated expiration: 2027-09-28

Abstract

本实用新型涉及数据转换器领域，特别是涉及到一种利用预量化电路来提高模数转换器转换速度的电路，该电路包括数模转换器和预量化电路，所述数模转换器由开关电路、译码电路、电阻阵列及电容阵列组成；所述预量化电路分别与所述电容阵列和电阻阵列连接，由于高K位电容没有参与ADC的转换，因此ADC减少了K个转换周期，此外，由于电容阵列是二进制加权结构，低位的电容值比高位的电容值小，所需的充放电时间短，所以ADC每个转换周期所需的时间也会缩短，因此大大提高了ADC的采用频率。

Description

一种提高模数转换器转换速度的电路

技术领域

本实用新型涉及数据转换器领域，特别是涉及到一种利用预量化电路来提高模数转换器转换速度的电路。

背景技术

模数转换器(ADC)以下简称ADC，是指将连续变量的模拟信号转换为离散的数字信号的器件，是模拟系统和数字系统接口的关键部件，模数转换器根据分辨率和速度的不同，可以分为多种类型的转换器，其中逐次逼近型ADC在精度和速度方面有综合性的优势，市场应用广泛。

如图1所示，逐次逼近型ADC主要包括采样电路，比较器，逐次逼近逻辑电路和数模转换电路(DAC)以下简称DAC，通过将输入信号的采样值依次与DAC产生的参考电压值进行比较而逐位产生数字码。

根据DAC结构的不同，逐次逼近型ADC可以分为电荷再分配，电阻等比例缩放，电容-电阻混合型等，其中，电容-电阻混合型结合了电阻型和电荷分配型的优点，因此在逐次逼近型ADC中普遍使用，图1是通用的电容-电阻混合型DAC的电路原理图。

如图2所示，逐次逼近型ADC的工作过程包含采样与转换两个过程，采样阶段将外部输入的模拟信号采样到电容阵列，转换阶段把采样到的信号通过逐次逼近算法逐位产生数字码，如果ADC的分辨率是N位，就需要N个转换时钟周期，ADC的工作速度主要受电容阵列充放电速度的影响，在采样阶段和N个转换周期，电容在不断的充放电，ADC的分辨率每增加一位，电容的个数呈几何级数式增加，所需要的充放电时间常数也越大，因此，对于高精度的ADC而言，采样频率受到了大电容极大的限制。

为解决上述问题，需要发明一种提高采样频率，减少ADC转化时间的模数转换器电路。

实用新型内容

本实用新型的目的在于克服现有技术中所存在的上述不足，提供一种可通过预量化电路来提高模数转换器采样频率、转换速度和精度的电路。

为了达到上述目的，本实用新型提供了如下技术方案。

一种提高模数转换器转换速度的电路，如图2所示，其包括：

数模转换器，所述数模转换器由开关电路、译码电路、电阻阵列及电容阵列组成；

预量化电路，所述预量化电路分别与所述电容阵列和电阻阵列连接。

做为本实用新型的优选方案，所述开关电路分别与基准电压，标准输入、数字信号高位及地连接；

所述译码电路分别与电阻阵列和数字信号低位连接；

所述电阻阵列由2^K个电阻串联组成，分别为第一电阻、第二电阻至第2^K电阻，且每个所述电阻的阻值相等，K为大于等于1的正整数，所述第一电阻的一端与基准电压连接，所述第一电阻的另一端与所述第二电阻的一端连接，以此类推，所述第（2^K-1）电阻的另一端与所述第2^K电阻的一端连接，所述第2^K电阻的另一端接地；

所述电容阵列由M位电容组成，M位所述电容采用二进制加权电容结构，且M大于K，M位所述电容由高K位电容、中位电容和低位电容组成，M位所述电容的正端与输出连接，高K位电容的负端与所述预量化电路连接，最低位电容的负端与所述译码电路连接，中位电容的负端与所述开关电路连接；

所述高K位电容由电容2^M-KC至2^M-1C组成，所述中位电容由电容C至2^M-K-1C组成，所述低位电容为电容C。

做为本实用新型的优选方案，所述预量化电路由比较器阵列和二进制译码电路组成，所述比较器阵列由（2^K -1）个比较器组成，（2^K -1）个所述比较器的正极与输入端连接，（2^K -1）个所述比较器的负极分别连接在两个所述电阻中间，即每两个所述电阻中间连接有一个所述比较器的负极，（2^K -1）个所述比较器另一端与所述二进制译码电路连接。

做为本实用新型的优选方案，所述比较器为高速比较器。

做为本实用新型的优选方案，所述电容阵列为高位电容阵列，所述电阻阵列为低位电阻阵列。

所述预量化电路的工作原理：当所述模数转换器（以下简称ADC）采样结束后，将所述电阻阵列分压的电压值和采样电压值比较，所述比较器阵列的正端都接采样电压，所述比较器阵列的每一个比较器的负端分别接在电阻阵列分压的各个输出电压处，（2^K -1）个所述比较器可以得到（2^K -1）个比较值，采样电压比所述电阻阵列分压的电压值大时，所述比较器输出高电平，采样电压比所述电阻阵列分压的电压值小时，所述比较器输出低电平，（2^K -1）个比较值由高到低排列就组成了一个温度计码，即“11···100···0”的数字串，所述译码电路将所述（2^K -1）位的温度计码转换成K位的二进制码，作为ADC的高K位的转换结果，同时将这个转换结果赋值给所述电容阵列中高K位的电容，由于在ADC还没有开始转换之前，就已经产生了高K位的结果了，所以当所述ADC开始转换后，就从第M-K位的电容开始转换，使用通用的逐次逼近逻辑，逐次比较第M-K位电容，第M-K-1位电容…第1位电容，第K位电阻，第K-1位电阻…第1位电阻，从而产生所述ADC的其余N-K位的数字值，因此在所述ADC转换过程中，减少了K个转换周期，由于所述电容阵列采用二进制加权电容结构，低位电容的容值比高位电容的容值小很多，而高K位电容不参与转换，对低位电容的充放电的时间常数减小，因此所述ADC每个转换周期的时间可以大大缩短，从而提高ADC的转换速度，图3是通用的逐次逼近型ADC和本发明中带预量化方法的逐次逼近型ADC的转换过程的对比图。

本实用新型中使用电阻阵列来做高K位电容的预量化工具，是由于电阻阵列具有单调性的特点，可以保证ADC高位的线性度，电阻阵列既参与ADC低K位的量化，也是高K位电容预量化的工具，为了电阻阵列分压和采用电压的比较能快速的产生结果，使用了高速比较器，高速比较器电路结构采用前置放大器+锁存放大器的形式，前置放大器增大输入信号的变化幅度，然后将此信号加入到锁存放大器上进行再次放大，以达到数字电路的输出电平要求，最后RS 触发器锁存放大器的输出结果，前置放大器具有负指数响应的特性，而锁存器采用正反馈结构，具有正指数响应特性，将两者相结合，加快了比较器的比较速度，它具有响应速度快，精度高的特点。

考虑到使用了2^K-1个高速比较器，其整体功耗会比较大，可以在每次预量化结束后把比较器关闭，此外，比较器固有的输入失调误差会影响电压比较的结果，可以在前置放大器中增加输入失调消除电路。

本实用新型的ADC转换过程中增加了一个预量化的周期，同时减少了K个转换周期，每个转换周期的时间大幅缩短，预量化周期损耗的时间比一个转换周期损耗的时间要少，本实用新型电路中的模数转换器进行采样，由所述预量化电路中的电阻阵列分压与采样电压比较，获得模数转换器高K位比较结果，并赋值给电容阵列中的高K位电容，预量化电路从第M-K位的电容开始转换，逐次量化其余的电容位和电阻位，并得到ADC低N-K位的结果。

本实用新型工作过程如下：首先ADC进行采样，然后电阻阵列分呀与采样电压进行比较，获得ADC高K位比较结果，并赋值给电容阵列中的高K位电容，最后从第M-K位的电容开始转换，并逐次量化其余的电容位和电阻位并得到ADC低N-K位的结果。

与现有技术相比，本实用新型的有益效果：由于高K位电容没有参与所述ADC的转换，因此所述ADC减少了K个转换周期，此外，由于电容阵列是二进制加权结构，低位的电容值比高位的电容值小，所需的充放电时间短，所以所述ADC每个转换周期所需的时间也会缩短，因此大大提高了所述ADC的采用频率。

附图说明

图1为现有技术电路图；

图2为现有技术模数转换过程图；

图3为本发明电路图；

图4为本发明模数转换过程图；

图5为本发明高速比较器电路图；

图6为本发明实施例电路图。

具体实施方式

下面结合实施例及具体实施方式对本实用新型作进一步的详细描述，但不应将此理解为本实用新型上述主体的范围仅限于以下的实施例，凡基于本实用新型内容所实现的技术均属于本实用新型的范围。

如图6所示，一种提高模数转换器转换速度的电路，其包括数模转换器和预量化电路，本实施例中的数模转换器为6位数模转换器，数模转换器由开关电路、译码电路、电阻阵列及电容阵列组成，所述预量化电路分别与所述电容阵列和电阻阵列连接；开关电路分别与基准电压VREF，标准输入VIN、数字信号高位M-MSBs及地GND连接，译码电路分别与电阻阵列和数字信号低位K-LSBs连接；电阻阵列由4个电阻串联组成，分别为第一电阻、第二电阻、第三电阻和第四电阻，且四分电阻的阻值相等，第一电阻的一端与基准电压连接，第一电阻的另一端与第二电阻的一端连接，第二电阻的另一端与第三电阻的一段连接，第三电阻的另一端与第四电阻连接，第四电阻的另一端接地，4个电阻组成的电阻阵列是低位电阻阵列；电容阵列由5个电容并联组成，分别为第一电容C、第二电容C、第三电容2C、第四电容4C和第五电容8C，每个电容的容值不同，且每个电容均采用二进制加权电容结构，低位电容的容值比高位电容的容值小很多，5个电容的正端与输出Vout连接，第一电容的另一端与译码电路连接，第二电容和第三电容的另一端与开关电路连接，第四电容和第五电容的另一端与二进制译码电路相连，5个电容组成的电容阵列为高位电容阵列。

预量化电路由比较器阵列和二进制译码电路组成，比较器阵列由3个比较器组成，3个比较器的正极与输入端VIN连接，3个比较器的负极分别连接在两个电阻中间，即每两个电阻中间连接有一个述比较器的负极，3个比较器另一端与二进制译码电路连接。

预量化电路的预量化过程中增加了一个预量化过程，减少了2个转换周期，由于高位的电容不参与转化，所以ADC每个转换周期的时间也大大缩短了

如图5所示，3个比较器均为高速比较器，高速比较器采用前置放大器+锁存放大器的形式，前置放大器增大输入信号的变化幅度，然后将此信号加入到锁存放大器上进行再次放大，以达到数字电路的输出电平要求，最后RS 触发器RS Flip-Flop锁存放大器的输出结果，前置放大器具有负指数响应的特性，而锁存器采用正反馈结构，具有正指数响应特性，将两者相结合，加快了比较器的比较速度，它具有响应速度快，精度高的特点。

Claims

1.一种提高模数转换器转换速度的电路，其特征在于，包括：

2.根据权利要求1所述的一种提高模数转换器转换速度的电路，其特征在于：

所述开关电路分别与基准电压，标准输入、数字信号高位及地连接；

所述译码电路分别与电阻阵列和数字信号低位连接；

所述电阻阵列由2^K个电阻串联组成，分别为第一电阻、第二电阻至第（2^K-1）电阻、第2^K电阻，且每个所述电阻的阻值相等，K为大于等于1的正整数，所述第一电阻的一端与基准电压连接，所述第一电阻的另一端与所述第二电阻的一端连接，以此类推，所述第（2^K-1）电阻的另一端与所述第2^K电阻的一端连接，所述第2^K电阻的另一端接地；

所述电容阵列由M位电容组成，M位所述电容采用二进制加权电容结构，且M大于K，M位所述电容由高K位电容、中位电容和低位电容组成，M位所述电容的正端与输出连接，高K位电容的负端与所述预量化电路连接，最低位电容的负端与所述译码电路连接，中位电容的负端与所述开关电路连接。

3.根据权利要求2所述的一种提高模数转换器转换速度的电路，其特征在于：所述预量化电路由比较器阵列和二进制译码电路组成，所述比较器阵列由（2^K -1）个比较器组成，（2^K-1）个所述比较器的正极与输入端连接，（2^K -1）个所述比较器的负极分别连接在两个所述电阻中间，即每两个所述电阻中间连接有一个所述比较器的负极，（2^K -1）个所述比较器另一端与所述二进制译码电路连接。

4.根据权利要求3所述的一种提高模数转换器转换速度的电路，其特征在于：所述比较器为高速比较器。

5.根据权利要求4所述的一种提高模数转换器转换速度的电路，其特征在于：所述电容阵列为高位电容阵列，所述电阻阵列为低位电阻阵列。