CN1930738A - 在pcb中使每单位面积电容最大同时使信号传输延迟最小 - Google Patents

在pcb中使每单位面积电容最大同时使信号传输延迟最小 Download PDF

Info

Publication number
CN1930738A
CN1930738A CNA2005800080147A CN200580008014A CN1930738A CN 1930738 A CN1930738 A CN 1930738A CN A2005800080147 A CNA2005800080147 A CN A2005800080147A CN 200580008014 A CN200580008014 A CN 200580008014A CN 1930738 A CN1930738 A CN 1930738A
Authority
CN
China
Prior art keywords
pcb
preimpregnation material
circuit board
printed circuit
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800080147A
Other languages
English (en)
Other versions
CN100563061C (zh
Inventor
阿米德·哈施姆
阿伯纳·约瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commscope Inc of North Carolina
Original Assignee
Commscope Solutions Properties LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commscope Solutions Properties LLC filed Critical Commscope Solutions Properties LLC
Publication of CN1930738A publication Critical patent/CN1930738A/zh
Application granted granted Critical
Publication of CN100563061C publication Critical patent/CN100563061C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供一种使印刷电路板(PCB)的每单位面积的补偿电容最大同时使PCB中的信号传输延迟最小的PCB。该PCB包括：具有第一介电常数(DK)的第一部分，在第一部分之上或者之下设置的具有低于第一介电常数的第二介电常数的第二部分，在第一部分中设置多个串扰补偿元件，在第二部分中设置多个电路元件。

Description

在PCB中使每单位面积电容最大同时使信号传输延迟最小
技术领域
本发明涉及连接器中的串扰补偿领域，尤其涉及一种在串扰补偿印刷电路板(PCB，printed circuit board)中使信号传输延迟最小的同时使每单位面积电容最大的技术。
背景技术
已知在连接器中的导体之间的噪声或者信号干扰为串扰。串扰是在使用连接器的装置中常见的问题。尤其是，在经常与计算机一起使用的模块化插头要与模块化插座配对的系统中，插座和/或插头内的电线(导体)产生串扰。
发给Adriaenssens等人的美国5,997,358号专利(下文中称为“专利′358”)描述了一种在连接器中补偿串扰的多级方案。专利′358的全部内容在此引入作为参考。此外，还引入美国5,915,989、6,042,427、6,050,843和6,270,381号专利的主题作为参考。
专利′358减小了连接器接收插头的模块化插座中的原始串扰。插座包括具有在PCB层上布置的导体的PCB。通过以两个补偿级增加伪(补偿)串扰从而在插头-插座组合中抵消串扰，来减小或者补偿插座的导体之间的原始串扰。通过在P CB层上布置电容器并且在PCB层上的不同位置(级)处设置交越(crossed-over)导体来建立补偿串扰。
在这样的串扰补偿系统中，对于串扰补偿PCB，具有高介电常数(DK，dielectric constant)使得用于获得所需的容性串扰补偿的PCB空间最小是理想的。然而，PCB采用高DK材料导致在补偿级之间导体的信号传输路径中长的延迟，这对连接器的高频性能是有害的。
因此，需要一种能够在PCB中使信号传输延迟最小的同时使容性串扰补偿的有效PCB空间利用最大的技术。
发明内容
本发明克服了相关技术的串扰补偿装置的问题和限制。尤其是，本发明提供一种具有由高介电常数(DK)材料制成的一部分层和由低DK材料制成的其他层的串扰补偿PCB。然后，使串扰补偿电容器处于高DK材料的层，而使其他电子组件处于低DK材料的层。这提供了在使信号传输延迟最小的同时使每单位面积的补偿电容最大的PCB。
附图说明
通过以下参考附图对本发明实施例的详细说明，本发明的各方面将显而易见，其中：
图1是根据本发明第一实施例的串扰补偿PCB的剖视图；
图2是根据本发明第二实施例的串扰补偿PCB的剖视图；
图3是根据本发明第三实施例的串扰补偿PCB的剖视图。
具体实施方式
现在，详细参考本发明的优选实施例，在附图中示出了本发明优选实施例的例子。在附图中，相同的附图标记用于表示相同的元件。
本发明提供一种多层板，例如具有不同介电常数的不同层的PCB。这种板用于提供串扰补偿。介电常数是用于描述材料储存静电能量的能力的常用术语。板包括由高介电常数(DK)材料制成的层和由低DK材料制成的层。然后，使串扰补偿电容器处于高DK材料的层，而使例如用于传输信号的导体的其他组件处于低DK材料的层。这提供了在使信号传输延迟最小的同时使每单位面积的补偿电容最大的板。
图1是根据本发明第一实施例的串扰补偿PCB 10的剖视图。
参考图1，PCB 10包括：层叠层(laminate)或者内层(core)12，第一至第四预浸材料14、15、16和17，以及多个金属化层18和19。预浸材料是本领域中已知的介电材料片。层叠层/内层也是已知的，可以由包铜介电材料衬底12a与分别在介电材料衬底12a的上、下形成的铜片(金属化层)12b和12c制成。金属化层18和19可以是铜箔或者其他合适的导电层。
上金属化层18、第一预浸材料14和第二预浸材料15以该顺序堆叠在层叠层/内层12的上铜片12b上。第三预浸材料16、第四预浸材料17和下金属化层19以该顺序设置在层叠层/内层12的下铜片12c之下。
层叠层/内层12(即衬底12a)由高DK材料制成。第一和第四预浸材料14和17由低DK材料制成。第二和第三预浸材料15和16由高DK材料制成。
因为层叠层/内层12与第二和第三预浸材料15和16用高DK材料制成，所以将用于补偿串扰的补偿容性元件22布置在PCB 10的不同补偿级的层叠层/内层12的铜片12b和/或12c的一部分上，或者布置为其一部分。容性元件22可以是交指电容器或者平行板电容器的平板。交指电容器是具有各自处于不同电位的共面排列的两个互相啮合的金属梳的电容器，它是已知的。平行板电容器是由各自处于不同电位的两个平行金属板构成的电容，它也是已知的。此外，容性元件22可以是作为层叠层/内层12的铜片12b和12c与介电材料衬底12a的一部分而形成的埋孔(buried via)。已知可以用各自处于不同电位的两个孔(via)来制成电容器。根据这种结构，通过补偿容性元件22的存在在PCB 10中提供所需的串扰补偿，同时，因为高DK PCB层在PCB上提供每单位面积的大电容，所以使PCB 10上每单位面积的补偿电容最大。此外，这种结构提供PCB 10的紧凑设计。
此外，因为上和下金属化层18和19与用低DK材料制成的第一和第四预浸材料14和17相邻，所以将电路元件20布置在上和/或下金属化层18和19的一部分上，或者布置为其一部分。电路元件20是主要用于为通过PCB 10的信号提供传输路径的电子元件。电路元件20可以是导电走线、阻性元件、感性元件等。包围电路元件20的低DK材料防止信号沿电路元件20移动时长的信号传输延迟，使得可以将信号明显更快地传遍PCB 10。其结果是，在PCB 10中使信号传输延迟最小的同时，PCB 10使每单位面积的补偿电容最大。
图2是根据本发明第二实施例的串扰补偿PCB 30的剖视图。除了在第二实施例中用由低DK材料制成的层叠层/内层并蚀刻掉层叠层/内层的铜片中的一个来代替低DK层中的每一个和抵接的金属化层之外，PCB 30与第一实施例的PCB 10相同。
特别地，参考图2，PCB 30包括高DK层叠层/内层12、在层叠层/内层12上形成的高DK预浸材料15、在层叠层/内层12之下形成的高DK预浸材料16、上层叠层/内层32和下层叠层/内层34，全部以图2所示的顺序堆叠。
上层叠层/内层32包括低DK衬底32a(例如具有低DK的包铜衬底)和仅在低DK衬底32a的一侧形成的一个铜片(金属化层)32b。类似地，下层叠层/内层34包括低DK衬底34a(例如具有低DK的包铜衬底)和仅在低DK衬底34a的一侧形成的一个铜片(金属化层)34b。
通常，层叠层/内层包括介电材料衬底和在衬底的上、下形成的两个铜片。一种实现方式是，作为上和下层叠层/内层32和34，通过从低DK层叠层/内层中蚀刻或者除去铜片中的一个，可以使用市场上可得到的低DK层叠层/内层。这降低了PCB的成本，并且简化了PCB的制作工艺。
因为层叠层/内层12与第二和第三预浸材料15和16用高DK材料制成，所以将补偿容性元件22布置在PCB 30的不同补偿级的层叠层/内层12的铜片12b和/或12c和/或介电材料衬底12a的一部分上，或者布置为其一部分。根据这种结构，在PCB 30中提供所需的串扰补偿，同时，因为有包围补偿容性元件22的高DK PCB层，所以使PCB 30上每单位面积的补偿电容最大。
此外，因为铜片32b和34b与用低DK材料制成的衬底32a和34a相邻，所以将电路元件20布置在铜片32b和/或34b的一部分上，或者布置为其一部分。包围电路元件20的低DK材料防止电路元件20之间的长的信号传输延迟。其结果是，在PCB 30中使信号传输延迟最小的同时，PCB 30使每单位面积的补偿电容最大。
图3是根据本发明第三实施例的串扰补偿PCB 50的剖视图。当希望使补偿元件处于上和/或下金属化层上并使信号传输路径处于PCB 50的内部金属化层上时使用本实施例。在本实施例中，代替图1所示的低DK材料处于PCB的外层且高DK材料处于PCB的内层，低DK材料处于PCB的内层而高DK材料处于PCB的外层。
特别地，参考图3，PCB 50包括：层叠层/内层50，第一至第四预浸材料54、55、56和57，以及上和下金属化层18和19，全部如图3所示堆叠。层叠层/内层50由低DK衬底50a(例如低DK包铜材料衬底)与分别在低DK衬底50a的上、下形成的铜片50b和50c(金属化层)构成。
第一和第四预浸材料54和57由高DK材料制成。第二和第三预浸材料55和56由低DK材料制成。
因为预浸材料54和57用高DK材料制成，所以将补偿容性元件22布置在PCB 50的不同补偿级的上和/或下金属化层18和/或19的一部分上，或者布置为其一部分。根据这种结构，在PCB 50中提供所需的串扰补偿，同时，因为有包围补偿元件22的高DK PCB层，所以使PCB 50上每单位面积的补偿电容最大。
此外，因为层叠层/内层50与预浸材料55和56用低DK材料制成，所以将电路元件20布置在铜片50b和/或50c的一部分上，或者布置为其一部分。包围电路元件20的低DK材料防止电路元件20之间的长的信号传输延迟。其结果是，当希望在PCB 50中使补偿电容器/元件处于上和/或下金属化层上并且使信号传输路径处于内部金属化层上时，在使信号传输延迟最小的同时，PCB 50使每单位面积的补偿电容最大。
在本发明的实施例中，高DK可以在4.0～5.0的范围内，低DK可以在2.5～3.5的范围内。优选地，高DK可以是或者约4.5，低DK可以是或者约3.0。例如，在图1中，层叠层/内层12具有4.5的DK，第一和第四预浸材料14和17具有3.0的DK，第二和第三预浸材料15和16具有4.5的DK。
此外，在本发明的实施例中，作为补偿电容器22，可以使用各种类型的电容器。可以使用例如交指电容器、平行板电容器或者由埋孔形成的电容器。在本领域中，这些元件是已知的。
虽然在附图中示出了五个PCB衬底(除金属化层之外)，但是显然，PCB可以使用任何其他数量的PCB衬底和/或金属化层。重要的方面在于用高DK材料包围要布置补偿元件22的位置，用低DK材料包围要布置电子元件20的位置。
虽然通过在如上所述的附图中所示的实施例说明了本发明，但是本领域的普通技术人员应当理解，本发明不限于上述实施例，可以对实施例进行各种变化或者变形，而不脱离本发明的精神。

Claims (29)

1.一种印刷电路板(PCB)，包括：
第一部分，其具有第一介电常数(DK)；
第二部分，其具有低于所述第一介电常数的第二介电常数并设置在所述第一部分之上或者之下；
至少一个串扰补偿元件，其设置在所述第一部分中；以及
至少一个电路元件，其设置在所述第二部分中。
2.根据权利要求1所述的印刷电路板，其特征在于，所述第一部分包括：
第一层叠层，其具有所述第一介电常数；
第一预浸材料，其位于所述第一层叠层之上；以及
第二预浸材料，其位于所述第一层叠层之下。
3.根据权利要求2所述的印刷电路板，其特征在于，所述第一和第二预浸材料具有所述第一介电常数。
4.根据权利要求3所述的印刷电路板，其特征在于，将所述至少一个串扰补偿元件设置在所述第一层叠层的金属片处。
5.根据权利要求3所述的印刷电路板，其特征在于，所述第二部分包括：
第三预浸材料，其位于所述第一预浸材料之上；
第一金属层，其位于所述第三预浸材料之上；
第四预浸材料，其位于所述第二预浸材料之下；以及
第二金属层，其位于所述第四预浸材料之下。
6.根据权利要求5所述的印刷电路板，其特征在于，所述第三和第四预浸材料具有所述第二介电常数。
7.根据权利要求6所述的印刷电路板，其特征在于，将所述至少一个电路元件设置在所述第一和/或第二金属层处，将所述至少一个串扰补偿元件设置在所述第一层叠层的金属片和/或介电衬底处。
8.根据权利要求3所述的印刷电路板，其特征在于，所述第二部分包括：
第二层叠层，其位于所述第一预浸材料之上；以及
第三层叠层，其位于所述第二预浸材料之下，
其中，所述第二和第三层叠层具有所述第二介电常数。
9.根据权利要求8所述的印刷电路板，其特征在于，所述第二和第三层叠层中的每一个包括介电材料衬底和在所述衬底上的单金属片。
10.根据权利要求9所述的印刷电路板，其特征在于，将所述至少一个电路元件设置在所述第二和/或第三层叠层的所述单金属片处，将所述至少一个串扰补偿元件设置在所述第一层叠层的金属片和/或介电衬底处。
11.根据权利要求1所述的印刷电路板，其特征在于，所述第二部分包括：
第一层叠层，其具有所述第二介电常数；
第一预浸材料，其位于所述第一层叠层之上；以及
第二预浸材料，其位于所述第一层叠层之下。
12.根据权利要求11所述的印刷电路板，其特征在于，所述第一和第二预浸材料具有所述第二介电常数。
13.根据权利要求12所述的印刷电路板，其特征在于，所述第一部分包括：
第三预浸材料，其位于所述第一预浸材料之上；
第一金属层，其位于所述第三预浸材料之上；
第四预浸材料，其位于所述第二预浸材料之下；以及
第二金属层，其位于所述第四预浸材料之下。
14.根据权利要求13所述的印刷电路板，其特征在于，所述第三和第四预浸材料具有所述第一介电常数。
15.根据权利要求14所述的印刷电路板，其特征在于，将所述至少一个串扰补偿元件设置在所述第一和/或第二金属层处，将所述至少一个电路元件设置在所述第一层叠层的金属片处。
16.根据权利要求1所述的印刷电路板，其特征在于，所述第一介电常数在4.0～5.0的范围内，所述第二介电常数在2.5～3.5的范围内。
17.根据权利要求1所述的印刷电路板，其特征在于，所述至少一个串扰补偿元件包括布置在所述印刷电路板的不同补偿级处的多个电容器。
18.一种使印刷电路板(PCB)的电容面积最大同时使印刷电路板中的信号传输延迟最小的方法，所述方法包括：
提供步骤(a)，提供具有第一部分和在所述第一部分之上或者之下的第二部分的印刷电路板，所述第一部分具有第一介电常数(DK)，所述第二部分具有低于所述第一介电常数的第二介电常数；
提供步骤(b)，在所述印刷电路板的所述第一部分中提供至少一个串扰补偿元件；以及
提供步骤(c)，在所述印刷电路板的所述第二部分中提供至少一个电路元件。
19.根据权利要求18所述的方法，其特征在于，在所述提供步骤(a)中，所述第一部分包括：
第一层叠层；
第一预浸材料，其位于所述第一层叠层之上；以及
第二预浸材料，其位于所述第一层叠层之下，
其中，所述第一层叠层与所述第一和第二预浸材料具有所述第一介电常数。
20.根据权利要求19所述的方法，其特征在于，在所述提供步骤(a)中，所述第二部分包括：
第三预浸材料，其位于所述第一预浸材料之上；
第一金属层，其位于所述第三预浸材料之上；
第四预浸材料，其位于所述第二预浸材料之下；以及
第二金属层，其位于所述第四预浸材料之下，
其中，所述第三和第四预浸材料具有所述第二介电常数。
21.根据权利要求20所述的方法，其特征在于，在所述提供步骤(b)和(c)中，将所述至少一个电路元件设置在所述第一和/或第二金属层处，将所述至少一个串扰补偿元件设置在所述第一层叠层的金属片和/或介电衬底处。
22.根据权利要求19所述的方法，其特征在于，在所述提供步骤(a)中，所述第二部分包括：
第二层叠层，其位于所述第一预浸材料之上；以及
第三层叠层，其位于所述第二预浸材料之下，
其中，所述第二和第三层叠层具有所述第二介电常数。
23.根据权利要求22所述的方法，其特征在于，所述提供步骤(a)包括：
从所述第二和第三层叠层中的每一个中除去两个金属片中的一个。
24.根据权利要求23所述的方法，其特征在于，在所述提供步骤(b)和(c)中，将所述至少一个电路元件设置在所述第二和/或第三层叠层的剩余的金属片处，将所述至少一个串扰补偿元件设置在所述第一层叠层的金属片和/或介电衬底处。
25.根据权利要求18所述的方法，其特征在于，在所述提供步骤(a)中，所述第二部分包括：
第一层叠层；
第一预浸材料，其位于所述第一层叠层之上；以及
第二预浸材料，其位于所述第一层叠层之下，
其中，所述第一层叠层与所述第一和第二预浸材料具有所述第二介电常数。
26.根据权利要求25所述的方法，其特征在于，在所述提供步骤(a)中，所述第一部分包括：
第三预浸材料，其位于所述第一预浸材料之上；
第一金属层，其位于所述第三预浸材料之上；
第四预浸材料，其位于所述第二预浸材料之下；以及
第二金属层，其位于所述第四预浸材料之下，
其中，所述第三和第四预浸材料具有所述第一介电常数。
27.根据权利要求26所述的方法，其特征在于，在所述提供步骤(b)和(c)中，将所述至少一个串扰补偿元件设置在所述第一和/或第二金属层处，将所述至少一个电路元件设置在所述第一层叠层的金属片处。
28.根据权利要求18所述的方法，其特征在于，在所述提供步骤(a)中，所述第一介电常数在4.0～5.0的范围内，所述第二介电常数在2.5～3.5的范围内。
29.根据权利要求18所述的方法，其特征在于，所述提供步骤(b)包括：
在印刷电路板的不同补偿级处布置多个串扰补偿电容器。
CNB2005800080147A 2004-03-12 2005-03-11 在pcb中使每单位面积电容最大同时使信号传输延迟最小 Expired - Fee Related CN100563061C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/798,389 US7342181B2 (en) 2004-03-12 2004-03-12 Maximizing capacitance per unit area while minimizing signal transmission delay in PCB
US10/798,389 2004-03-12

Publications (2)

Publication Number Publication Date
CN1930738A true CN1930738A (zh) 2007-03-14
CN100563061C CN100563061C (zh) 2009-11-25

Family

ID=34920260

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800080147A Expired - Fee Related CN100563061C (zh) 2004-03-12 2005-03-11 在pcb中使每单位面积电容最大同时使信号传输延迟最小

Country Status (5)

Country Link
US (1) US7342181B2 (zh)
CN (1) CN100563061C (zh)
DE (1) DE112005000559T5 (zh)
GB (1) GB2426871B (zh)
WO (1) WO2005089204A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265300B2 (en) 2003-03-21 2007-09-04 Commscope Solutions Properties, Llc Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes
US7190594B2 (en) 2004-05-14 2007-03-13 Commscope Solutions Properties, Llc Next high frequency improvement by using frequency dependent effective capacitance
US7980900B2 (en) * 2004-05-14 2011-07-19 Commscope, Inc. Of North Carolina Next high frequency improvement by using frequency dependent effective capacitance
CN101043788A (zh) * 2006-03-21 2007-09-26 鸿富锦精密工业（深圳）有限公司 印刷电路板
US7381098B2 (en) * 2006-04-11 2008-06-03 Adc Telecommunications, Inc. Telecommunications jack with crosstalk multi-zone crosstalk compensation and method for designing
WO2008030772A2 (en) * 2006-09-07 2008-03-13 Qualcomm Incorporated Ku-band coaxial to microstrip mixed dielectric pcb interface with surface mount diplexer
US8047879B2 (en) * 2009-01-26 2011-11-01 Commscope, Inc. Of North Carolina Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
CN109241692B (zh) * 2018-11-14 2021-10-29 郑州云海信息技术有限公司 一种数据处理的方法及设备

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396397A (en) * 1992-09-24 1995-03-07 Hughes Aircraft Company Field control and stability enhancement in multi-layer, 3-dimensional structures
US6353540B1 (en) 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
US5700167A (en) 1996-09-06 1997-12-23 Lucent Technologies Connector cross-talk compensation
US5997358A (en) 1997-09-02 1999-12-07 Lucent Technologies Inc. Electrical connector having time-delayed signal compensation
US5915989A (en) 1997-05-19 1999-06-29 Lucent Technologies Inc. Connector with counter-balanced crosswalk compensation scheme
US6050843A (en) 1997-07-31 2000-04-18 Lucent Technologies Inc. Crosstalk canceling 110 index strip and wiring block
US6057743A (en) 1998-06-22 2000-05-02 Hubbell Incorporation Distributed noise reduction circuits in telecommunication system connector
US6042427A (en) 1998-06-30 2000-03-28 Lucent Technologies Inc. Communication plug having low complementary crosstalk delay
JP3214472B2 (ja) * 1998-12-04 2001-10-02 日本電気株式会社 多層プリント回路基板
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6215372B1 (en) * 1999-06-02 2001-04-10 Sun Microsystems, Inc. Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors
US6168474B1 (en) 1999-06-04 2001-01-02 Lucent Technologies Inc. Communications connector having crosstalk compensation
US6186834B1 (en) 1999-06-08 2001-02-13 Avaya Technology Corp. Enhanced communication connector assembly with crosstalk compensation
US6089923A (en) 1999-08-20 2000-07-18 Adc Telecommunications, Inc. Jack including crosstalk compensation for printed circuit board
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
DE10063265A1 (de) * 1999-12-20 2001-07-05 Murata Manufacturing Co Äußeres Überzugsubstrat für ein elektronisches Bauteil und ein piezoelektrisches Resonanzbauteil
US6597227B1 (en) 2000-01-21 2003-07-22 Atheros Communications, Inc. System for providing electrostatic discharge protection for high-speed integrated circuits
US6441479B1 (en) * 2000-03-02 2002-08-27 Micron Technology, Inc. System-on-a-chip with multi-layered metallized through-hole interconnection
US6972893B2 (en) * 2001-06-11 2005-12-06 Sipix Imaging, Inc. Process for imagewise opening and filling color display components and color displays manufactured thereof
JP2001257471A (ja) * 2000-03-10 2001-09-21 Ngk Insulators Ltd 多層配線基板及びその製造方法
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
US6533618B1 (en) 2000-03-31 2003-03-18 Ortronics, Inc. Bi-directional balance low noise communication interface
JP3455498B2 (ja) 2000-05-31 2003-10-14 株式会社東芝 プリント基板および情報処理装置
US6528145B1 (en) * 2000-06-29 2003-03-04 International Business Machines Corporation Polymer and ceramic composite electronic substrates
US6270381B1 (en) 2000-07-07 2001-08-07 Avaya Technology Corp. Crosstalk compensation for electrical connectors
US6379157B1 (en) 2000-08-18 2002-04-30 Leviton Manufacturing Co., Inc. Communication connector with inductive compensation
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2002246503A (ja) * 2001-02-16 2002-08-30 Philips Japan Ltd 電子部品及びその製造方法
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
JP3792129B2 (ja) * 2001-03-01 2006-07-05 新光電気工業株式会社 キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法
JP2002260959A (ja) 2001-03-01 2002-09-13 Nec Corp 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板
IL145103A (en) 2001-08-23 2010-05-17 Rit Techn Ltd High data rate interconnecting device
US6483715B1 (en) 2001-11-21 2002-11-19 Surtec Industries Inc. Circuit board coupled with jacks
JP2005520333A (ja) 2002-03-14 2005-07-07 ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク 多層用基板の積層技術
US6711029B2 (en) * 2002-05-21 2004-03-23 Cts Corporation Low temperature co-fired ceramic with improved shrinkage control
EP1563573A4 (en) * 2002-11-20 2009-07-15 Siemon Co DEVICE FOR COMPARING COMPENSATION IN A TELECOMMUNICATIONS CONNECTOR
US7265300B2 (en) 2003-03-21 2007-09-04 Commscope Solutions Properties, Llc Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes
US7190594B2 (en) 2004-05-14 2007-03-13 Commscope Solutions Properties, Llc Next high frequency improvement by using frequency dependent effective capacitance

Also Published As

Publication number Publication date
GB2426871B (en) 2007-07-18
DE112005000559T5 (de) 2007-01-18
GB2426871A (en) 2006-12-06
US7342181B2 (en) 2008-03-11
GB0617500D0 (en) 2006-10-18
WO2005089204A3 (en) 2006-08-31
US20050199422A1 (en) 2005-09-15
CN100563061C (zh) 2009-11-25
WO2005089204A2 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
AU2004223161C1 (en) Near-end crosstalk compensation at multi-stages
CN1930738A (zh) 在pcb中使每单位面积电容最大同时使信号传输延迟最小
US6661638B2 (en) Capacitor employing both fringe and plate capacitance and method of manufacture thereof
CN104616887B (zh) 多层陶瓷电容器
CN101211693B (zh) 电容器和嵌入该电容器的多层板
US7410367B2 (en) Next high frequency improvement by using frequency dependent effective capacitance
US7980900B2 (en) Next high frequency improvement by using frequency dependent effective capacitance
CN1943078A (zh) 电信连接器
CN1401138A (zh) 包括嵌入有电容器的陶瓷/有机混合衬底的电子组件以及制造方法
CN1902785A (zh) 串扰减少的插线面板系统和方法
CN101044801A (zh) 具有降低的电容耦合的电路板组件
CN1184342A (zh) 高频电路装置及其使用的电子元件
CN1946267A (zh) 一种印刷电路板的埋容方法及印刷电路板
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
CN1206885C (zh) 印刷电路板及其制造方法
CN101047063B (zh) 电容结构
US7102874B2 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
TWI691239B (zh) 電路板及應用該電路板的電子裝置
CN109166729B (zh) 基于介质集成悬置线和高介电材料的电容结构
CN1665371A (zh) 用于在厚膜电介质上方印刷导电厚膜的方法和装置
CN1553568A (zh) 电磁干扰滤波器
CN1922938A (zh) 印刷电路板
CN101051615A (zh) 具有埋入被动元件的基板及其制造方法
CN101047161A (zh) 低电感嵌入式电容器层连接的设计

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091125

Termination date: 20110311