CN1206885C - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1206885C
CN1206885C CN00134218.5A CN00134218A CN1206885C CN 1206885 C CN1206885 C CN 1206885C CN 00134218 A CN00134218 A CN 00134218A CN 1206885 C CN1206885 C CN 1206885C
Authority
CN
China
Prior art keywords
resin material
low
conductor
common substrate
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN00134218.5A
Other languages
English (en)
Other versions
CN1299229A (zh
Inventor
森滋
小野义记
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Innovations Co ltd Hong Kong
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1299229A publication Critical patent/CN1299229A/zh
Application granted granted Critical
Publication of CN1206885C publication Critical patent/CN1206885C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

一种印刷电路板及其制造方法可实现低介电常数的单一树脂材料的厚膜叠层结构而无需增强材料。印刷电路板用低介电常数的第一树脂材料与具有不同的相对介电常数的第一普通基材组成的复合结构的绝缘层构成，并且所述绝缘层被设置在导体电路之间，其中，所述第一普通基材被堆积在第二普通基材上作为主要材料，低介电常数的所述第一树脂材料被堆积在所述第一普通基材上，第一接地导体作为所述导体电路形成于所述第一和第二普通基材之间，大量的导体图形被设置在第一普通基材和低介电常数的第一树脂材料之间，并且作为所述导体电路的线状导体被设置在低介电常数的所述第一树脂层的表面上。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种适合于实现更高的布线密度的印刷电路板及其制造方法。
背景技术
为实现更高的布线密度，层状结构的印刷电路板通过层叠多个的布线层来构成。自然这种印刷电路板是尺寸降低的电子设备不可缺少的。
同时，当层状结构的印刷电路板用各种具有低的介电常数的树脂材料，如玻璃织物等制造而不使用增强材料时，为获得需要的性能，在低介电常数的单一树脂材料中需要几百μm厚的层状层。
没有增强材料的低介电常数的单一树脂材料的的厚叠层结构是非常难以制造的。另外，由于增加层厚度，机械强度降低。
发明内容
为解决上述问题而作出了本发明。因此，本发明的一个目标是提供一种印刷电路板及其制造方法，其可实现低介电常数的单一树脂材料的厚膜叠层结构而没有增强层。
根据本发明的第一方案，印刷电路板用低介电常数的第一树脂材料与具有不同的相对介电常数的第一普通基材组成的复合结构的绝缘层构成，并且绝缘层被设置在导体电路之间。
根据本发明的一种印刷电路板，用低介电常数的第一树脂材料与具有不同的相对介电常数的第一普通基材组成的复合结构的绝缘层构成，并且所述绝缘层被设置在导体电路之间，其中，所述第一普通基材被堆积在第二普通基材上作为主要材料，低介电常数的所述第一树脂材料被堆积在所述第一普通基材上，第一接地导体作为所述导体电路形成于所述第一和第二普通基材之间，大量的导体图形被设置在第一普通基材和低介电常数的第一树脂材料之间，并且作为所述导体电路的线状导体被设置在低介电常数的所述第一树脂层的表面上。
第一普通基材可被堆积在第二普通基材上作为主要材料，低介电常数的第一树脂材料可被堆积在第一普通基材上，第一接地导体作为导体电路可形成于第一和第二普通基材之间，大量的导体图形可被设置在第一普通基材和低介电常数的第一树脂材料之间，并且作为导体电路的线状导体可被设置在低介电常数的第一树脂层的表面上。
可提供几百μm厚度的第一普通基材和几十μm厚度的低介电常数的第一树脂材料。低介电常数的第二树脂材料可被堆积在覆盖线状导体的低介电常数的第一树脂材料的第一树脂材料上，第三普通基材可被堆积在低介电常数的第二树脂材料上，第二接地导体可被设置在第三普通基材上。
根据本发明的第二方案，一种制造印刷电路板的方法，包括：设置导体图形的第一步骤，其中，所述第一步骤包括：在接地图形上堆积所述第一普通基材；把大量的导体图形设置在所述第一普通基材上；在导体图形上堆积低介电常数的第一树脂材料；设置接地图形和线状导体的第二步骤，其中，所述第二步骤包括：在第二普通基材上设置接地图形；在第一树脂材料上设置作为导体电路的线状导体。
上述第一步骤可包括：形成几百μm厚度的第一普通基材的步骤，及上述第一步骤可包括形成几十μm厚度的低介电常数的第一树脂材料的步骤。
上述第二步骤可包括：把低介电常数的第二树脂材料堆积在覆盖线状导体的低介电常数的第一树脂材料上的步骤；把第三普通基材堆积在低介电常数的第二树脂材料上的步骤；以及，把第二接地导体设置在第三普通基材上的步骤。
导体电路可具有微线条结构或平衡型线条结构。
在根据本发明的印刷电路板及其制造方法中，形成低介电常数的第一树脂材料与具有不同的相对介电常数的第一普通基材组成的复合结构的绝缘层，并且绝缘层被设置在导体电路之间以使得符合结构的绝缘层的相对介电常数依赖于低介电常数的第一树脂材料的相对介电常数的值。
附图说明
本发明从后面给出和伴随附图的对本发明的优选实施例的具体描述中可得到更充分地理解，但是，这种描述不应被当作对发明的限制，而仅仅为了解释和理解。
图1是表示本发明的印刷电路板的微条状结构和复合结构的绝缘层的第一实施例的结构的截面图；
图2A和2B是表示复合结构的绝缘层与FR-4结构的绝缘层之间的比较的截面图；
图3是表示复合结构的绝缘层与FR-4结构的绝缘层中的电特性比较的图示；
图4是表示本发明的印刷电路板的平行型线条结构和复合结构的绝缘层的第二实施例的结构的截面图；
图5是表示根据本发明的印刷电路板的制造过程的流程图。
具体实施方式
此后将参考附图根据本发明的优选实施例具体讨论本发明。在下面的说明中，提出了大量的特定细节，目的是提供对本发明的彻底的理解。但是显然对于熟悉本领域的技术人员而言实施本发明可不用这些具体细节。在其它情况下，熟知的结构未示出，为的是避免对本发明造成不必要的模糊。
(第一实施例)
图1是表示本发明的印刷电路板的微条状结构和复合结构的绝缘层的第一实施例的结构的截面图，图2是表示图1所示的复合结构的绝缘层与FR-4结构的绝缘层之间的比较的截面图，图3是表示图1所示的复合结构的绝缘层与FR-4结构的绝缘层中的电特性比较的图示。
图1所示的印刷电路板具有要被作为主要材料的普通基材(B)(FR-4之类)5，将其作为第二普通基材。在普通基材(B)(FR-4之类)上，作为第一接地图形设置接地图形4。作为第一普通基材和绝缘层的普通基材A(FR-4之类)3被堆积成几百μm厚，覆盖接地图形4。
在普通基材[A](FR-4之类)3上，设置导体图形6、导体图形7等。作为低介电常数的第一合成树脂及作为绝缘层的低介电常数的树脂材料2被堆积成几十μm厚，覆盖导体图形6、导体图形7等。在低介电常数的树脂材料2的表面上设置微线条1。
以这种结构，用堆积在微线条1与接地图形4以及普通基材[A](FR-4之类)3之间的低介电常数的树脂材料2形成复合结构的绝缘层。另一方面，由于复合结构的绝缘层中的相对介电常数依赖于低介电常数的树脂材料2的相对介电常数特性，阻抗匹配电路以低介电常数的树脂材料2的相对介电常数的值来构成。
接着，参考图5讨论上面提出的结构的印刷电路的制造方法。图5是表示本发明的印刷电路板的制造过程的流程图。
首先，以普通基材[B](FR-4之类)作为主要材料，在主要材料上设置接地图形4(S1)。然后，作为绝缘层的普通基材[A](FR-4之类)3以几百μm厚来堆积，覆盖接地图形4(S2)。接着，在普通基材[A](FR-4之类)3上，设置导体图形6、导体图形7等(S3)。作为绝缘层的低介电常数的树脂材料2被堆积成几十μm厚，覆盖导体图形6、导体图形7等(S4)。接着，在低介电常数的树脂材料2的表面上设置微线条1(S1)。
这里将参考图2A、2B和3对于复合结构的绝缘层和FR-4结构的绝缘层进行比较的情况给出讨论。
图2A表示复合结构的绝缘层，图2B表示FR-4结构的绝缘层。图3表示相对于分别带有通过复合结构的绝缘层和FR-4结构的绝缘层构造相同的阻抗匹配电路的各个元件设计值的数值与测试值结果的比较。
图2A的复合结构的绝缘层和图2B的FR-4结构的绝缘层不同的是在普通基材[A](FR-4之类)3上的绝缘层是低介电常数的树脂材料2还是普通基材[C](FR-4之类)8。
如图3所示，用相同的阻抗设计，预计通过使用复合结构的绝缘层，可经低介电常数的树脂材料2的数值来设置复合结构的绝缘层的相对介电常数。另一方面，在复合结构的绝缘层的情况下，微线条1的宽度也可被设置得比FR-4结构的绝缘层的宽。而且，绝缘层的厚度可作得更薄。另外，甚至在回程损耗和图形损耗的电特性中也能实现良好的效果。
如上面所述，在第一实施例中，通过低介电常数的树脂材料2和具有不同的相对介电常数的第一普通基材[A](FR-4之类)组成的复合结构形成绝缘层，并且绝缘层被插入在微线条1与接地图形4之间，作为导体图形，以使复合结构的绝缘层的相对介电常数依赖于低介电常数的树脂材料2的相对介电常数值。因此，可实现低介电常数的单一树脂材料的厚膜层状结构，而不用增强材料，不会引起机械强度的降低。
(第二实施例)
图4是表示本发明的印刷电路板的平衡型线条结构和复合结构的绝缘层的第二实施例的结构的截面图。
图4所示的印刷电路板具有要被作为主要材料的普通基材(B)(FR-4之类)15，将其作为第二普通基材。在普通基材(B)(FR-4之类)15上，作为第一接地图形设置接地图形12。作为第一普通基材和绝缘层的普通基材[A](FR-4之类)14被堆积起来，覆盖接地图形[B]12。
在普通基材[A](FR-4之类)14上，堆积作为低介电常数的第一树脂材料及作为绝缘层的低介电常数的树脂材料(A)10。在低介电常数的树脂材料(A)10上设置线条18。
在低介电常数的树脂材料(A)10上堆积作为低介电常数的第二树脂材料的低介电常数的树脂材料(B)9，覆盖线条8。在低介电常数的树脂材料(B)9上堆积普通基材[C](FR-4之类)13，作为第三普通基材。在普通基材[C](FR-4之类)13上，设置接地图形(A)11，作为第二接地图形。
用这种结构，形成普通基材[A](FR-4之类)14和低介电常数的树脂材料(A)10组成的复合结构的下绝缘层，并且形成低介电常数的树脂材料(B)9和普通基材[C](FR-4之类)13组成的复合结构的上绝缘层。
如上面所述，在第二实施例中，形成普通基材[A](FR-4之类)14和低介电常数的树脂材料(A)10组成的复合结构的下绝缘层，并且形成低介电常数的树脂材料(B)9和普通基材[C](FR-4之类)13组成的复合结构的上绝缘层，各个绝缘层的相对介电常数取决于低介电常数的树脂材料(A)10和低介电常数的树脂材料(B)9的相对介电常数值，可实现没有增强材料的低介电常数的厚膜层状结构的单树脂材料，不会引起机械强度的降低。
如上面所述，用印刷电路板及其制造方法，以低介电常数的第一树脂材料和具有不同的相对介电常数的第一普通基材组成的复合结构形成绝缘层，并且绝缘层被设置在导体电路之间，使得绝缘层的相对介电常数取决于低介电常数的树脂材料(A)10和低介电常数的树脂材料(B)9的相对介电常数值。这样可实现没有增强材料的低介电常数的厚膜层状结构的单树脂材料，不会引起机械强度的降低。
尽管本发明相对于其例示实施例进行了图示和说明，熟悉本领域的技术人员应理解在不背离本发明的精神和范围的情况下，可对其进行前面的和各种其它变化、省略和添加。因此，本发明不应该理解为限制于上面提出的特定实施例，而应包括各种可能的实施例，这些实施例由在后附的权利要求中提出的特征及等同物所包括的范围来体现。

Claims (10)

1.一种印刷电路板，用低介电常数的第一树脂材料与具有不同的相对介电常数的第一普通基材组成的复合结构的绝缘层构成，并且所述绝缘层被设置在导体电路之间，其中
所述第一普通基材被堆积在第二普通基材上作为主要材料，低介电常数的所述第一树脂材料被堆积在所述第一普通基材上，第一接地导体作为所述导体电路形成于所述第一和第二普通基材之间，大量的导体图形被设置在第一普通基材和低介电常数的第一树脂材料之间，并且作为所述导体电路的线状导体被设置在低介电常数的所述第一树脂层的表面上。
2.根据权利要求1的印刷电路板，其中提供几百微米厚度的所述第一普通基材，并提供几十微米厚度的低介电常数的所述第一树脂材料。
3.根据权利要求1的印刷电路板，其中覆盖所述线状导体的低介电常数的第二树脂材料被堆积在低介电常数的所述第一树脂材料上，第三普通基材被堆积在低介电常数的所述第二树脂材料上，第二接地导体被设置在第三普通基材上。
4.根据权利要求1的印刷电路板，其中所述导体电路具有微线条结构。
5.根据权利要求1的印刷电路板，其中所述导体电路具有平衡型线条结构。
6.一种制造印刷电路板的方法，包括：
设置导体图形的第一步骤，其中，
所述第一步骤包括：
在接地图形上堆积所述第一普通基材；
把大量的导体图形设置在所述第一普通基材上；
在导体图形上堆积低介电常数的第一树脂材料；
设置接地图形和线状导体的第二步骤，其中，
所述第二步骤包括：
在第二普通基材上设置接地图形；
在第一树脂材料上设置作为导体电路的线状导体。
7.根据权利要求6的制造印刷电路板的方法，其中所述第一步骤包括形成几百微米厚度的所述第一普通基材的步骤；及
所述第一步骤包括形成几十微米厚度的低介电常数的所述第一树脂材料的步骤。
8.根据权利要求6的制造印刷电路板的方法，其中所述第二步骤包括：
把覆盖所述线状导体的低介电常数的第二树脂材料堆积在低介电常数的所述第一树脂材料上的步骤；
把第三普通基材堆积在低介电常数的所述第二树脂材料上的步骤；以及
把第二接地导体设置在所述第三普通基材上的步骤。
9.根据权利要求6的制造印刷电路板的方法，其中所述导体电路具有微线条结构。
10.根据权利要求6的制造印刷电路板的方法，其中所述导体电路具有平衡型线条结构。
CN00134218.5A 1999-10-20 2000-10-20 印刷电路板及其制造方法 Expired - Fee Related CN1206885C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP298588/1999 1999-10-20
JP29858899A JP3617388B2 (ja) 1999-10-20 1999-10-20 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN1299229A CN1299229A (zh) 2001-06-13
CN1206885C true CN1206885C (zh) 2005-06-15

Family

ID=17861693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00134218.5A Expired - Fee Related CN1206885C (zh) 1999-10-20 2000-10-20 印刷电路板及其制造方法

Country Status (6)

Country Link
US (1) US6509528B1 (zh)
EP (1) EP1094692B1 (zh)
JP (1) JP3617388B2 (zh)
CN (1) CN1206885C (zh)
AU (1) AU6662200A (zh)
HK (1) HK1036185A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391843B1 (ko) * 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
TWI295102B (en) 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
US8895873B2 (en) 2011-09-28 2014-11-25 Ibiden Co., Ltd. Printed wiring board
KR20130077537A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 회로기판
JP2014027212A (ja) 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
CN104159396B (zh) * 2014-08-26 2015-08-05 安捷利电子科技（苏州）有限公司 一种新型的封装基板制作方法
JP6432939B2 (ja) * 2015-02-06 2018-12-05 株式会社伸光製作所 プリント基板
CN111128679A (zh) * 2019-12-18 2020-05-08 北京无线电测量研究所 一种功分微波基板以及制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740678A (en) * 1971-03-19 1973-06-19 Ibm Strip transmission line structures
US5136123A (en) * 1987-07-17 1992-08-04 Junkosha Co., Ltd. Multilayer circuit board
US4824511A (en) * 1987-10-19 1989-04-25 E. I. Du Pont De Nemours And Company Multilayer circuit board with fluoropolymer interlayers
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5418689A (en) * 1993-02-01 1995-05-23 International Business Machines Corporation Printed circuit board or card for direct chip attachment and fabrication thereof
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5785789A (en) * 1993-03-18 1998-07-28 Digital Equipment Corporation Low dielectric constant microsphere filled layers for multilayer electrical structures
US5432675A (en) * 1993-11-15 1995-07-11 Fujitsu Limited Multi-chip module having thermal contacts
JPH07235741A (ja) * 1993-12-27 1995-09-05 Ngk Spark Plug Co Ltd 多層配線基板
US5958510A (en) * 1996-01-08 1999-09-28 Applied Materials, Inc. Method and apparatus for forming a thin polymer layer on an integrated circuit structure
JPH1041637A (ja) * 1996-07-23 1998-02-13 Nec Corp 高密度多層配線基板
SE513022C2 (sv) * 1998-08-19 2000-06-19 Ericsson Telefon Ab L M Dielelektriskt material för mikrovågor
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6028367A (en) * 1999-05-07 2000-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bonds pads equipped with heat dissipating rings and method for forming

Also Published As

Publication number Publication date
CN1299229A (zh) 2001-06-13
EP1094692A3 (en) 2004-03-31
EP1094692B1 (en) 2015-08-19
AU6662200A (en) 2001-04-26
JP3617388B2 (ja) 2005-02-02
HK1036185A1 (en) 2001-12-21
EP1094692A2 (en) 2001-04-25
JP2001119111A (ja) 2001-04-27
US6509528B1 (en) 2003-01-21

Similar Documents

Publication Publication Date Title
CN1134800C (zh) 电子元件
CN1497619A (zh) 堆叠线圈装置及其制造方法
CN1783378A (zh) 电容/电阻器件和带该器件的印刷电路板及其制造方法
CN1206885C (zh) 印刷电路板及其制造方法
CN1794388A (zh) 多层片状电容器及其制造方法
CN102187746A (zh) 具有电压可切换介电材料的核心层结构
CN1189677A (zh) 叠层电子元件
CN1075661C (zh) 片状线圈
CN1645668A (zh) 准同轴传输线
CN101044801A (zh) 具有降低的电容耦合的电路板组件
CN1930738A (zh) 在pcb中使每单位面积电容最大同时使信号传输延迟最小
CN1155164A (zh) 用于集成电路的多层互连结构及其制造方法
CN1472783A (zh) 噪声屏蔽型多层衬底及其制造方法
CN2896794Y (zh) 具有差动信号传输结构的线路板
US7154139B2 (en) Embedded capacitors using conductor filled vias
CN1764992A (zh) 复合电子元件
CN1711810A (zh) 印刷电路绝缘和/或保护聚合物的受控喷墨涂布方法
CN2845168Y (zh) 具有埋入式电感元件的芯片封装体
CN100350591C (zh) 形成半导体装置的金属线的方法
CN2575817Y (zh) 过电流保护装置
CN101038881A (zh) 一种基板的制造方法
CN1159734C (zh) 内置指状平板式电容电阻及其制造方法
CN1222201C (zh) 具有粗糙导线结构和至少一个部位带精密导线结构的导线的制造方法
CN1434672A (zh) 多层堆叠线路电路板及其制造方法
CN1224986C (zh) 层压型电子零件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LENOVO INNOVATION CO., LTD. (HONGKONG)

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20141209

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: HONG KONG, CHINA

TR01 Transfer of patent right

Effective date of registration: 20141209

Address after: Hongkong, China

Patentee after: LENOVO INNOVATIONS Co.,Ltd.(HONG KONG)

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050615

Termination date: 20171020