CN1472783A - 噪声屏蔽型多层衬底及其制造方法 - Google Patents

噪声屏蔽型多层衬底及其制造方法 Download PDF

Info

Publication number
CN1472783A
CN1472783A CNA031490220A CN03149022A CN1472783A CN 1472783 A CN1472783 A CN 1472783A CN A031490220 A CNA031490220 A CN A031490220A CN 03149022 A CN03149022 A CN 03149022A CN 1472783 A CN1472783 A CN 1472783A
Authority
CN
China
Prior art keywords
substrate
magnetic material
photoresist
circuitous pattern
active element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031490220A
Other languages
English (en)
Other versions
CN1227725C (zh
Inventor
真野靖颜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0078765A external-priority patent/KR100483609B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1472783A publication Critical patent/CN1472783A/zh
Application granted granted Critical
Publication of CN1227725C publication Critical patent/CN1227725C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core

Abstract

公开了一种噪声屏蔽型多层衬底，其优点在于，通过在电路图形、无源元件和有源元件的至少一个当中放置磁性材料，来屏蔽泄漏的磁通和串扰，从而阻挡了来自电路图形、无源元件和有源元件产生的噪声。因此，避免了毗邻的电路图形和各个部分由于泄漏的磁通而产生的误操作。而且还提供了一种制造这种噪声屏蔽型多层衬底的方法。

Description

噪声屏蔽型多层衬底及其制造方法
技术领域
本发明通常涉及噪声屏蔽形多层衬底及其制造方法。具体地，本发明涉及具有嵌入的用于吸收和屏蔽电路图形、无源和有源元件产生的噪声或者泄漏的磁通的电子部分的多层衬底，以及其制造方法。
背景技术
通常，各种电子元件，例如有源和无源元件，被安装并且接线在构图的衬底上。具有最小化和集成电子元件的优点，上述的电子元件安装在印刷电路板中。即，电子元件放置在多层衬底之间，从而最小化并且集成衬底。
为此，在日本专利公开第2002-93989号中，公开了一种电子元件及其制造方法，其中在衬底上堆叠光刻树脂层，并且随后插入元件，例如半导体芯片、电阻器和电容器被一体化地嵌入到光刻树脂层。参照图1，提供了一种光刻工艺，包括形成其上具有凹陷的光刻树脂层1，安装插入元件2于树脂层1的凹陷中，在树脂层1上铺设光刻树脂层1c，在插入的元件2上形成穿过通孔的布线3，并且在布线3上铺设另一树脂层1d。从而，插入元件2被嵌入在了光刻树脂层1和1c之间。
在日本专利公开第2002-111222号中，公开了一种在改变的温度中保持稳定的多层衬底。如图2所示，多层衬底包括树脂衬底层18、22、25和26，以及叠层在一起的陶瓷衬底。此外，阻抗元件12到17形成在陶瓷衬底11的两个侧上，并且最外层树脂衬底层具有电子元件23和24。
在日本专利公开第2002-176276中，公开了一种电子元件、电路器件及其制造方法，以及一种半导体器件。如图3所示，具有突块的能够电连接层的薄膜电子元件被嵌入到衬底30中，因此同时实现了电子元件的嵌入和层的连接。因此，电子电路器件，例如接线部分32，电子器件36和接线图形37是在衬底30中高密度形成的。此外，电子元件33具有有着与突块部分通过模板手段互补的凹陷，并且随后没有电极的电子元件形成在模板上，从而制造出了具有优良的特性的精细的带有突块的薄的电子元件。
通常，在多层衬底上安装有各种的电子元件，并且用树脂进行封盖来最小化并且一体化衬底。但是，这种高阔电源线、信号线或者接地线、或者无源元件(电阻器、电容器、电感器等)以及有源元件(SMD元件、集成电路等)的安装在衬底上的电路图形，不能够完全地屏蔽磁场。因此，由于包括上述的电路图形或者无源元件和有源元件的电子元件泄漏的磁通，毗邻的图形或者无源和有源元件可能会误动作，或者出现噪声串扰。
发明内容
为此，本发明的目的是为了解决现有技术中的问题并且提供制造具有嵌入其中的噪声屏蔽部分的多层衬底，以便通过屏蔽嵌入到衬底中的电路图形、无源元件和有源元件，阻挡电路图形、无源元件和有源元件产生的泄漏的磁通或者噪声。
此外，无源元件被示例为电阻器、电容器和电感器，而有源元件包括半导体芯片，它们中的每一个都电镀铁。
本发明的另一个目的是提供一种屏蔽处理的电路图形、无源元件和有源元件。
本发明的再一个目的是提供一种通过上述的方法制造的具有嵌入到其中的噪声屏蔽部分的多层衬底。
为了实现上述的目的，本发明提供了一种具有嵌入到其中的噪声屏蔽部分的多层衬底的制造方法，其中磁性材料选择性地放置在位于衬底之间的电路图形、无源和有源元件上，来屏蔽电路图形、无源和有源元件产生的噪声，从而在毗邻的电路图形、无源和有源元件之间屏蔽泄漏的磁通和串扰。
此外，本发明提供了一种制造具有嵌入到其中的噪声屏蔽部分的多层衬底的方法，包括：制备衬底，在衬底上放置磁性材料；在放置有磁性材料的衬底上形成电路图形、无源和有源元件；以及在放置有磁性材料的衬底上铺设另一层衬底。
此外，本发明还提供了一种噪声屏蔽型的多层衬底，包括：第一衬底、在第一衬底上的第二衬底、在第一和第二衬底之间印刷的电路图形、以及被放置用来包围在第一和第二衬底之间印刷的电路图形的磁性材料。
附图说明
本发明的这些和其他的目的和优点将通过下面结合附图的对于本发明的优选实施例的说明而变得更加明了，其中：
图1示出了根据现有技术的第一实施例的多层衬底的示意截面图；
图2示出了根据现有技术的第二实施例的多层衬底的示意截面图；
图3示出了根据现有技术的第三实施例的多层衬底的示意截面图；
图4(a)示出了根据本发明的，嵌入到多层衬底中的噪声屏蔽部分的状态的纵向截面示意图；
图4(b)示出了沿着图4(a)中的A-A线的截面图；
图5(a)到5(d)示出了根据本发明的嵌入噪声屏蔽部分到多层衬底之中的过程的连续的截面图；
图6示出了根据本发明的第一实施例的多层衬底的截面图；
图7示出了根据本发明的第二实施例的多层衬底的截面图；
图8示出了根据本发明的第三实施例的多层衬底的截面图；
图9示出了根据本发明的第四实施例的多层衬底的截面图；
图10(a)示出了安装在多层衬底上的有源元件和无源元件的状态的透视图；
图10(b)示出了安装在衬底上的无源元件和安装在多层衬底上的有源元件的状态的透视图；
图11示出了多层衬底中嵌入的噪声吸收部分的状态的截面图；
图12示出了根据本发明的制造具有嵌入到其中的噪声吸收部分的工艺过程的连续的流程图。
具体实施方式
现在参照图来详细地说明本发明的优选实施例，其中相同的编号用于相同的部分。
图4(a)示出了根据本发明的，具有嵌入到其中的噪声屏蔽部分的多层衬底的纵向截面图。如图4(a)所示，电路图形110(条状线)形成为诸如在衬底100和101之间的铜(Cu)或者银(Ag)导线。此外，电路图形110被磁性材料150，例如铁包围着。图4(b)示出了图4(a)中的多层衬底的截面图。如图4(b)所示，被铁150包围的电路图形110被放置在衬底100和101之间。
回到图5(a)到5(d)，它们连续示出了根据本发明的嵌入噪声屏蔽部分到多层衬底之中的过程。在图5(a)中，制备了第一衬底100，并且例如铁150的磁性材料放置在第一衬底100的上部分，在电镀的铁150上，印刷了电路图形110。在图5(C)中，在电路图形110印刷之后，铁150还被放置在了印刷的电路图形110上，并且因此包围电路图形110。最后，在图5(d)中，第二衬底101铺设在电路图形110上，它是被铁150包围的。
在本发明中，磁性材料150和电路图形110连续地形成在第一衬底110上。此外，在第一衬底100上，电路图形110可以首先形成并且随后磁性材料可以位于电路图形110上。即，在衬底上形成电路图形并且随后将磁性材料放置在电路图形上的工艺可以进行，而且将磁性材料放置在衬底上并且随后在磁性材料上形成电路图形的工艺可以进行。
优选地，磁性材料包括铁。但是，可以使用任何的磁性材料，只要可以屏蔽泄漏的磁通和噪声。无源元件的例子包括电阻器、电容器和电感器，同时有源元件包括半导体芯片。
由于电路图形110是被磁性材料包围着的，所以屏蔽了噪声。此外，有源元件和无源元件可以被磁性材料150包围，如在电路图形中一样，从而屏蔽泄漏的磁通和噪声。此外，优选地，磁性材料150是通过电镀工艺或者真空淀积工艺来放置的。
图6示出了根据本发明的第一实施例的多层衬底的截面图。如图6所示，位于衬底100和101之间的电路图形110是印刷在位于衬底100上的磁性材料150上的。电路图形110不是完全屏蔽的，但是电路图形110的任何一个表面是被磁性材料屏蔽的。即，衬底之间的电路图形110的任一个表面是被磁性材料覆盖的，以便可以屏蔽电路图形110向下的噪声。
因此，根据图6中示出的多层衬底和电路设计，磁性材料只(通过电镀和真空淀积)位于需要的位置上，因此，屏蔽了在需要的方向上的噪声。除了电路图形之外，即使当无源元件和有源元件安装在衬底之间的情况下，磁性材料也可以有选择地位于元件的任一个表面上。因此，上述的元件产生的噪声被屏蔽了，并且避免了与毗邻的部分或者层有关的泄漏的磁通和串扰。因此，解决了噪声的问题，以便各部分可以正常工作。
图7示出了根据本发明的第二实施例的多层衬底。如图7所示，位于衬底100和101之间的电路图形110在分别形成在衬底100的顶表面上和衬底101的底表面上的磁性材料150之间被印刷，并且因此电路图形110的两个表面被磁性材料屏蔽。即，在多层衬底之间印刷的电路图形110的顶和底被覆盖了磁性材料，从而屏蔽了电路图形110的向上和向下的噪声。
根据图7中的多层衬底和电路设计，磁性材料位于衬底的顶和底上，并且来自衬底的两侧的噪声可以被屏蔽。除了电路图形，磁性材料位于元件的两个表面上，即使在无源元件和有源元件安装在衬底之间的情况下。因此，屏蔽了元件产生的噪声。因此，避免了与毗邻的元件或者层有关的泄漏的磁通和串扰，并且使得每一部分能够正常工作。
图8示出了根据本发明的第三实施例的多层衬底，具有能够吸收并且屏蔽噪声的嵌入到衬底中的屏蔽部分。如图8所示，如电路图形一样，基层102b形成有电源线和地线(GND)。此外，在基层102b的顶和底部，形成了具有信号线的信号层102(a)和102(c)。屏蔽部分插入到基层102b的顶边界部分，并且信号层102c形成有磁性材料150，因此，屏蔽了基层102b的电源线产生的噪声。此外，在信号层102a中的另一个屏蔽部分形成有铁150，来限制信号线产生的噪声。由于产生的噪声产生了磁场并且对毗邻的电路图形、无源和有源元件产生了串扰影响，所以电源线和信号线屏蔽的噪声最小化了串扰。
图9示出了根据本发明的第四实施例的多层衬底，它具有嵌入到其中的噪声屏蔽部分。如图9所示，在衬底103(a)和103(c)之间形成了树脂层103(b)，并且在衬底103(c)上形成了另一个树脂层103(d)。此时，在衬底或者树脂层，或者在衬底之间，或者在衬底和树脂层之间形成的无源和有源元件被铁包围。从而，可以屏蔽每部分和元件产生的噪声。即，作为有源元件的半导体芯片140被铁150包围。此外，诸如电源线、地线和信号线的电路图形被铁150包围，并且因此，由于噪音的对于电路图形和各种电子部分的串扰影响可以被最小化。
在上述的实施例中，磁性材料优选地通过电镀工艺或者真空淀积工艺放置。
图10(a)、图10(b)示出了在多层衬底中嵌入的噪声吸收部分。如图10(a)所示，半导体芯片140、有源元件120和无源元件130安装在多层衬底104上。如图10(b)所示，半导体芯片140、有源元件120安装在多层衬底104当中，并且无源元件130嵌入到衬底104中，从而，将衬底104的厚度和尺寸基本上减小了一般，因此降低了衬底的制造成本。
图11示出了具有嵌入到其中的噪声吸收部分的多层衬底的截面图。如图11所示，半导体芯片140安装在多层衬底105(a)、105(b)、105(c)、105(d)上，并且电阻器132、电容器134和电感器136，作为无源元件安装在衬底之间，并且被磁性材料150覆盖(通过电镀或者真空淀积)。在图11中，铁覆盖的无源元件安装在多层衬底的每一层上，并且每个元件都通过电路图形电连接。除了无源元件之外，有源元件，诸如半导体元件，可以嵌入到衬底中。
图12示出了根据本发明的制造具有嵌入到其中的噪声吸收部分的工艺过程的连续的工艺流程，包括步骤：制备衬底(S1)，通过光致抗蚀剂构图衬底(S2)，在光致抗蚀剂图形上放置(电镀或者真空淀积)磁性材料(S3)，使放置了磁性材料的衬底找平(leveling)并且从衬底上除去光致抗蚀剂(S4)，以及放置用于电连接每一部分的导电材料(S5)。为了避免导电材料由于在下面的蚀刻工艺中采用的时刻溶液而损坏，导电材料用树脂来进行处理从而保护导电材料(S6)。
此外，制造工艺包括蚀刻树脂处理的导电材料(S7)，通过光致抗蚀剂构图蚀刻的导电材料(S8)，在光致抗蚀剂图形上放置磁性材料(S9)，使放置了磁性材料的衬底找平并且从衬底上除去光致抗蚀剂(S10)，以及在衬底上铺设另一层衬底(S11)。这样，磁性材料优选地包括铁，并且通过电镀工艺或者真空淀积工艺来形成。
很明显，通过制造具有嵌入到其中的噪声屏蔽部分的多层衬底的本发明的方法制造的噪声屏蔽部分和半导体芯片封装也是包含在本发明中的。
如上所述，根据本发明，每个电路图形、无源和有源元件都是覆盖有铁的，以便吸收多层衬底中的噪声。因此，电路图形、无源和有源元件的噪声和泄漏的磁通22可以被屏蔽。因此，毗邻的电路图形、无源和有源元件可以正常的工作。此外，由于多层衬底嵌入了噪声屏蔽部分，所以，多层衬底的尺寸和厚度被减小了，从而降低了衬底的制造成本。
本发明以说明的形式进行了公开，并且可以理解，使用的术语是为了明确地进行说明而非进行限制。在上述的讲解下乐意进行本发明的各种的修改和变化。因此，可以理解，在本发明所附的权利要求的范围内，除了上述的具体的说明之外，可本发明也可以实施。

Claims (27)

1.一种制造噪声屏蔽型多层衬底的方法，包括下面的步骤：
制备衬底；
在衬底上放置磁性材料；
在放置有磁性材料的衬底上形成电路图形、无源和有源元件中的至少一个；以及
在电路图形、无源和有源元件中的至少一个上铺设另一层衬底。
2.根据权利要求1所述的方法，还包括在放置磁性材料之前，在衬底上形成凹陷的步骤。
3.根据权利要求1所述的方法，其中磁性材料包括铁。
4.一种制造噪声屏蔽型多层衬底的方法，包括下面的步骤：
制备衬底；
在衬底上放置磁性材料；
在放置有磁性材料的衬底上形成电路图形、无源和有源元件中的至少一个；
在电路图形、无源和有源元件上放置磁性材料；以及
在放置有磁性材料的衬底上铺设另一层衬底。
5.根据权利要求4所述的方法，还包括在放置磁性材料之前，在衬底上形成凹陷的步骤。
6.根据权利要求4所述的方法，其中磁性材料包括铁。
7.根据权利要求4所述的方法，包括下面的步骤：
制备衬底；
通过光致抗蚀剂构图衬底；
在光致抗蚀剂图形上放置磁性材料；
将放置有磁性材料的衬底找平，随后从衬底上除去光致抗蚀剂；
在除去了光致抗蚀剂的衬底上放置导电材料，以便形成电连接；
蚀刻形成的导电材料；
通过光致抗蚀剂构图蚀刻的导电材料；
在光致抗蚀剂上放置磁性材料；
将放置有磁性材料的衬底找平，随后从衬底上除去光致抗蚀剂；
在除去了光致抗蚀剂的衬底上铺设另一层衬底。
8.根据权利要求7所述的方法，还包括在进行蚀刻步骤之前，用树脂处理导电材料的步骤。
9.根据权利要求8所述的方法，其中磁性材料包括铁。
10.一种制造噪声屏蔽型多层衬底的方法，包括下面的步骤：
制备衬底；
在衬底上放置磁性材料；
在放置有磁性材料的衬底中形成电路图形、无源和有源元件中的至少一个；
用磁性材料包围电路图形、无源元件或者有源元件的上部分；
在放置有磁性材料的衬底上铺设另一层衬底。
11.根据权利要求10所述的方法，还包括在放置磁性材料之前，在衬底上形成凹陷的步骤。
12.根据权利要求10所述的方法，其中磁性材料包括铁。
13.根据权利要求10所述的方法，包括下面的步骤：
制备衬底；
通过光致抗蚀剂构图衬底；
在光致抗蚀剂图形上放置磁性材料；
将放置有磁性材料的衬底找平，随后从衬底上除去光致抗蚀剂；
在除去了光致抗蚀剂的衬底上放置导电材料，以便形成电连接；
蚀刻形成的导电材料；
通过光致抗蚀剂构图蚀刻的导电材料；
在光致抗蚀剂上放置磁性材料；
将放置有磁性材料的衬底找平，随后从衬底上除去光致抗蚀剂；
在除去了光致抗蚀剂的衬底上铺设另一层衬底。
14.根据权利要求13所述的方法，还包括在进行蚀刻步骤之前，用树脂处理导电材料的步骤。
15.根据权利要求13所述的方法，其中磁性材料包括铁。
16.一种噪声屏蔽型多层衬底，包括：
第一衬底；
在第一衬底之上的第二衬底；
印刷在第一衬底和第二衬底之间的电路图形；以及
放置在第一和第二衬底之间印刷的电路图形的顶和底的至少一个表面上的磁性材料。
17.根据权利要求16所述的衬底，其中电路图形被磁性材料包围着。
18.根据权利要求16所述的衬底，其中电路图形是从信号线、地线或者电源线之中选出的任何一个。
19.根据权利要求16所述的衬底，其中磁性材料包括铁。
20.一种噪声屏蔽型多层衬底，包括：
第一衬底；
在第一衬底之上的第二衬底；
无源元件，安装在第一和第二衬底之间；以及
放置在安装在第一和第二衬底之间的无源元件的顶和底的至少一个表面上的磁性材料；
21.根据权利要求20所述的衬底，其中无源元件被磁性材料包围着。
22.根据权利要求20所述的衬底，其中无源元件包括电阻器、电容器和电感器。
23.根据权利要求20所述的衬底，其中磁性材料包括铁。
24.一种噪声屏蔽型多层衬底，包括：
第一衬底；
在第一衬底之上的第二衬底；
有源元件，安装在第一和第二衬底之间；以及
放置在安装在第一和第二衬底之间的有源元件的顶和底的至少一个表面上的磁性材料。
25.根据权利要求24所述的衬底，其中有源元件被磁性材料包围着。
26.根据权利要求24所述的衬底，其中有源元件包括半导体芯片。
27.根据权利要求24所述的衬底，其中磁性材料包括铁。
CNB031490220A 2002-07-27 2003-06-20 噪声屏蔽型多层衬底及其制造方法 Expired - Fee Related CN1227725C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR44441/2002 2002-07-27
KR20020044441 2002-07-27
KR10-2002-0078765A KR100483609B1 (ko) 2002-07-27 2002-12-11 노이즈 차폐형 적층 기판의 제조방법
KR78765/2002 2002-12-11

Publications (2)

Publication Number Publication Date
CN1472783A true CN1472783A (zh) 2004-02-04
CN1227725C CN1227725C (zh) 2005-11-16

Family

ID=30447723

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031490220A Expired - Fee Related CN1227725C (zh) 2002-07-27 2003-06-20 噪声屏蔽型多层衬底及其制造方法

Country Status (3)

Country Link
US (1) US7023073B2 (zh)
JP (1) JP2004064052A (zh)
CN (1) CN1227725C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103379733A (zh) * 2012-04-23 2013-10-30 佳能株式会社 印刷布线板、半导体封装件和印刷电路板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020650A2 (de) * 2003-08-20 2005-03-03 Siemens Ag Österreich Leiterplatte
JP4042785B2 (ja) * 2004-02-13 2008-02-06 株式会社村田製作所 電子部品及びその製造方法
JP2005353911A (ja) * 2004-06-11 2005-12-22 Toshiba Corp 半導体装置
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US7957154B2 (en) * 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
CN101371353B (zh) * 2006-01-25 2011-06-22 日本电气株式会社 电子装置封装体、模块以及电子装置
JP4930828B2 (ja) * 2006-03-30 2012-05-16 日本電気株式会社 半導体装置
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
US7709934B2 (en) * 2006-12-28 2010-05-04 Intel Corporation Package level noise isolation
US8102042B2 (en) * 2009-12-03 2012-01-24 International Business Machines Corporation Reducing plating stub reflections in a chip package using resistive coupling
JP2013045849A (ja) * 2011-08-23 2013-03-04 Dainippon Printing Co Ltd チップインダクタ内蔵配線基板
KR102214798B1 (ko) * 2014-02-05 2021-02-10 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
JP2019204843A (ja) * 2018-05-22 2019-11-28 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984068B2 (ja) * 1991-01-31 1999-11-29 株式会社日立製作所 半導体装置の製造方法
CN1110233C (zh) * 1996-04-24 2003-05-28 冈村进 半导体装置
JP2000277642A (ja) 1999-03-24 2000-10-06 Kyocera Corp 光半導体素子収納用パッケージの製造方法
JP2000302193A (ja) 1999-04-19 2000-10-31 Sapporo Breweries Ltd 液垂れ防止機能を備えた注出装置
JP2001284316A (ja) 2000-03-30 2001-10-12 Dainippon Screen Mfg Co Ltd 基板処理装置
US6734827B2 (en) * 2002-06-27 2004-05-11 Harris Corporation High efficiency printed circuit LPDA

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103379733A (zh) * 2012-04-23 2013-10-30 佳能株式会社 印刷布线板、半导体封装件和印刷电路板
CN103379733B (zh) * 2012-04-23 2016-06-01 佳能株式会社 印刷布线板、半导体封装件和印刷电路板

Also Published As

Publication number Publication date
US20040018658A1 (en) 2004-01-29
US7023073B2 (en) 2006-04-04
CN1227725C (zh) 2005-11-16
JP2004064052A (ja) 2004-02-26

Similar Documents

Publication Publication Date Title
CN1227725C (zh) 噪声屏蔽型多层衬底及其制造方法
CN1170465C (zh) 印刷电路板或芯片载体中的多通道结构的制备方法
US6598291B2 (en) Via connector and method of making same
JP3382096B2 (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
CN1260909A (zh) 顺序制作的集成电路封装
CN1823555A (zh) 具有嵌入式元件的电路板及制造方法
CN1251350C (zh) 滤波电路装置及其制造方法
US7745734B2 (en) Ceramic multilayer substrate
US20060240687A1 (en) Slanted vias for electrical circuits on circuit boards and other substrates
CN1805141A (zh) 电子器件接线方法和结构
US6990734B2 (en) Methods for shielding one or more circuit of a printed circuit board
CN1842248A (zh) 球栅阵列偏栅去耦的设备及方法
CN1317925A (zh) 印刷布线板
CN101044801A (zh) 具有降低的电容耦合的电路板组件
CN1568543A (zh) 半导体元件
CN1536631A (zh) 半导体封装基板的电性连接垫电镀金属层结构及其制法
CN1543757A (zh) 平行平面式基板
KR100726239B1 (ko) 전자소자 내장형 다층 인쇄회로기판 제조방법
CN1216422C (zh) 芯片封装基板电性接触垫的电镀镍/金制作方法与结构
KR100483609B1 (ko) 노이즈 차폐형 적층 기판의 제조방법
CN1518078A (zh) 布线基板及其制造方法、半导体装置、电子模块及电子仪器
CN100343984C (zh) 可嵌埋电子组件的半导体封装散热件结构
CN1567552A (zh) Ic封装基板的电镀引线布设处理方法及电镀引线结构
JPH0215699A (ja) 多層印刷配線板
CN1201645C (zh) 高集成度积层基材制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee