CN1645668A - 准同轴传输线 - Google Patents

准同轴传输线 Download PDF

Info

Publication number
CN1645668A
CN1645668A CN200410070456.1A CN200410070456A CN1645668A CN 1645668 A CN1645668 A CN 1645668A CN 200410070456 A CN200410070456 A CN 200410070456A CN 1645668 A CN1645668 A CN 1645668A
Authority
CN
China
Prior art keywords
dielectric
dielectric layer
heap
earth shield
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200410070456.1A
Other languages
English (en)
Inventor
刘易斯·R·达夫
约翰·F·凯西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1645668A publication Critical patent/CN1645668A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

本发明涉及一种准同轴传输线。在电介质层上沉积多个导线，所述电介质层位于第一接地屏蔽上方。然后，在每一导线上面沉积电介质堆。此后，第二接地屏蔽被沉积在所述电介质堆上面。准同轴传输线因此形成。沉积在所述电介质堆“下面”的所述导线可以以比密封在电介质堆“内部”的导线更大的密度沉积。例如，通过所述电介质层中的导电过孔来耦合所述第一和第二接地屏蔽，可以提供所述导线的额外的屏蔽。

Description

准同轴传输线
技术领域
本发明涉及一种准同轴传输线。
背景技术
在此交叉引用的Casey等人的题为“Methods for Making MicrowaveCircuits”的专利申请，公开了制造微波电路的方法，在该微波电路中，导线被密封在普通梯形的电介质堆中。如Casey等人所公开的，微波电路可以通过在接地面(ground plane)上方沉积第一电介质，然后在第一电介质上形成导线来形成。然后在导线和第一电介质上方沉积第二电介质，藉此将导线密封在第一和第二电介质之间。最后，在第一和第二电介质层上面形成接地屏蔽层。
发明内容
本发明的一方面体现为装置，该装置包括电介质层、多个导线、多个电介质堆以及第一和第二接地屏蔽。每个所述导线被密封在所述电介质层和相应的一个所述电介质堆之间。所述第一接地屏蔽位于所述电介质层的下方，而第二接地屏蔽位于所述电介质堆的上方。
本发明的另一方面体现为一种形成传输线的方法。该方法包括在位于第一接地屏蔽上方的电介质层上沉积多个导线。然后在每一导线上方沉积电介质堆。此后，在所述电介质堆上沉积第二接地屏蔽。
本发明还公开了其他实施例。
附图说明
在附图中示出了本发明的示例性实施例，其中：
图1示出了第一多个准同轴传输线；
图2示出了第二多个准同轴传输线，其能够以比图1中所示的准同轴传输线更大的密度形成；
图3示出了图2中所示的传输线的横截面；
图4示出了图3中横截面的第一替代方案，其中导电过孔耦合第一和第二接地屏蔽；
图5示出了图4中所示的电介质层的平面图；
图6示出了图4中所示的电介质层的第一替代平面图；
图7示出了图4中所示的电介质层的第二替代平面图；
图8示出了图3中横截面的第二替代方案，其中电介质堆间隔更大的距离；和
图9图示了用于形成图2-4和图8中的准同轴传输线的示例性方法。
具体实施方式
图1示出了根据在这里交叉引用的Casey等人的题为“Methods forMaking Microwave Circuits”的专利申请的教导所形成的多个准同轴传输线100、102。如在这里定义的，准同轴传输线100包括导线104，其横截面以非对称方式被屏蔽106、108。
图2和图3示出了根据在此公开的方法所形成的多个准同轴传输线200、202。图2示出了传输线200、202的立体图；而图3示出了传输线200、202的横截面。
参照图3，可以看出多个(即两个或更多)导线204、206被密封在电介质层208和多个电介质堆210、212之间。也就是说，每一个导线204、206被密封在电介质层208和电介质堆210、212中的相应一个之间。
导线204、206由第一接地屏蔽214和第二接地屏蔽216屏蔽，其中第一接地屏蔽214位于电介质层208的下方，而第二接地屏蔽216位于电介质堆210、212的上方。第一接地屏蔽214可以被沉积在衬底218上面(或可以形成衬底218)。电介质层208然后可以被沉积在第一接地屏蔽214上面。第二接地屏蔽216可以被沉积在电介质堆210、212上面。
为了向导线204、206提供较好的屏蔽效果，图3中的横截面可以如图4中所示那样进行修改。在图4中，多个导电过孔400、402、404被形成在电介质层208中。导电过孔400-404在多个导线204、206周围地点处耦合第一和第二接地屏蔽214、216。图5示出了图4中所示的电介质层208经1)在其中已经形成导电过孔400-404、500-516，以及2)在其上已经沉积了导线204、206后的示例性平面图。
图6示出了图4中所示的电介质层208的替代平面图。在图6中，多个接地衬垫(pad)602-624被沉积在电介质层208上面。接地衬垫602-624可以被放置成与导电过孔400-404、500-516接触，以提供用于将第二接地屏蔽216耦合到导电过孔400-404、500-516的更好装置。
图7示出了图4中所示的电介质层208的另一个替代平面图。在图7中，多个接地迹线700、702、704被沉积在电介质层208上面。与接地衬垫600-604相类似，接地迹线700-704可以被放置成与导电过孔400-404、500-516相接触，以提供用于将第二接地屏蔽216耦合到导电过孔400-404、500-516的更好装置。接地迹线700-704可能比接地衬垫602-624的有利之处在于它们能够沿导线204-206的整个长度方向发送接地信号。
尽管图2-4图示了彼此之间直接毗邻(即，电介质堆210、212接触或接近于接触)的电介质堆210、212，但是电介质堆210、212不需要彼此之间如此接近。然而，当电介质堆210、212彼此间隔小于电介质堆210、212中一个的宽度时，图2中所示的准同轴传输线200、202可以以比图1中所示的准同轴传输线100、102更大的密度形成。有时，在电介质堆210、212之间提供小量空间是有利的(例如，使第二接地屏蔽216更好地接触在电介质层208上形成的接地迹线700-704；见图8)。
作为示例，图2和图3中所示的电介质层208和电介质堆210、212可以是玻璃或陶瓷电介质。在一个实施例中，电介质是可以从HeraeusCermalloy公司(24 Union Hill Road，West Conshohocken，Pennsylvania，USA)获得的KQ CL-90-7858电介质(厚膜玻璃电介质)。衬底218可以是在其上沉积有金接地屏蔽214的40密耳的重叠铝陶瓷衬底。或者，衬底218可以具有玻璃、陶瓷、聚合物、金属或共他合成物。如果是金属，则衬底218自己可以充当第一接地屏蔽214。导线204、206和接地屏蔽214、216以及，如果提供的话，接地衬垫602-624和接地迹线700-704，可以通过借助于合适的模板或丝网来印刷例如DuPontQG150的厚膜导电胶来沉积。
图9示出了用来形成图2-4中所示的屏蔽传输线200、202的示例性方法900。最初，多个导线204、206被沉积902在位于第一接地屏蔽214上方的电介质层208上。然后，电介质堆210、212被沉积904在每个导线204、206的上方。此后，第二接地屏蔽216被沉积906在电介质堆210、212上方。可选地，可以在电介质层208上沉积电介质堆210、212之前(并且可以在沉积导线204、206之前)，在电介质层208中形成908多个导电过孔400-404、500-516。如图5中所示，导电过孔400-404、500-516可以接触第一接地屏蔽214，并可以形成在多个导线204、206周围的地点处。如果导电过孔400-404、500-516形成，那么电介质堆210、212和第二接地屏蔽216被优选地沉积(例如，调整大小和间隔)，以确保第二接地屏蔽216和导电过孔400-404、500-516之间的接触。另外可选地，接地衬垫600-624和/或接地迹线700-704可以被沉积910在电介质层208上面，以接触导电过孔400-404、500-516。
电介质层208和电介质堆210、212可以例如通过使用厚膜印刷工艺沉积。Casey等人的题为“Methods for Making Microwave Circuits”的专利申请中公开了一些示例性厚膜印刷工艺。根据Casey等人的方法，每一个电介质都可以通过印刷多层厚膜电介质并且随后烘干这些层来沉积。如果需要，电介质层208和/或电介质堆210、212可以进行研磨或者抛光，以调整它们的厚度。为了向导线204、206的沉积提供更光滑的表面，抛光电介质层208也是可取的。
这里公开的方法和装置在一个方面是有利的，即他们能够以较之以前可能的密度更大的密度来形成准同轴传输线200、202。
本申请涉及到John F.Casey等人的题为“Methods for MakingMicrowave Circuits”的申请、John F.Casey等人的题为“Methods forForming a Conductor on a Dielectric”的申请、以及John F.Casey等人的题为“Methods for Depositing a Thickfilm Dielectric on a Substrate”的申请。这些申请通过引用其所有公开被结合。
虽然，这里详细描述了本发明的示例性和目前优选的实施例，但可以理解，创造性思想可以以其它方式进行各种体现和应用，权利要求应当被解释为包括除了现有技术所限定的以外的这些变化。

Claims (20)

1.一种装置，包括：
a)电介质层；
b)多个导线；
c)多个电介质堆，其中每个所述导线被密封在所述电介质层和相应的一个所述电介质堆之间；和
d)位于所述电介质层下方的第一接地屏蔽，以及位于所述电介质堆上方的第二接地屏蔽。
2.如权利要求1所述的装置，其中所述第二接地屏蔽被沉积在所述电介质堆上。
3.如权利要求2所述的装置，还包括所述电介质层中的多个导电过孔；所述导电过孔在所述多个导线周围的地点处耦合所述第一和第二接地屏蔽。
4.如权利要求3所述的装置，还包括沉积在所述电介质层上的多个接地衬垫；所述接地衬垫提供用于将所述第二接地屏蔽耦合到所述导电过孔的装置。
5.如权利要求2所述的装置，还包括沉积在所述电介质层上的多个接地迹线；所述接地迹线提供用于将所述第二接地屏蔽耦合到所述导电过孔的装置。
6.如权利要求1所述的装置，其中至少一些所述电介质堆彼此间隔一定距离，该距离小于所述电介质堆中一个的宽度。
7.如权利要求1所述的装置，其中至少一些所述电介质堆彼此直接毗邻。
8.如权利要求1所述的装置，其中所述电介质层和电介质堆是玻璃电介质。
9.如权利要求1所述的装置，其中所述电介质层和电介质堆是KQ电介质。
10.如权利要求9所述的装置，其中所述KQ电介质是KQ CL-90-7858电介质。
11.如权利要求1所述的装置，其中所述电介质层和电介质堆是厚膜电介质。
12.如权利要求1所述的装置，还包括衬底；所述第一接地屏蔽沉积在所述衬底上，并且所述电介质层沉积在所述第一接地屏蔽上。
13.如权利要求1所述的装置，其中所述导线和第二接地屏蔽包括DuPontQG150金。
14.如权利要求1所述的装置，其中所述电介质层、电介质堆、导线、以及第二接地屏蔽包括厚膜。
15.一种形成传输线的方法，包括：
a)在位于第一接地屏蔽上方的电介质层上沉积多个导线；
b)在每个导线上方沉积电介质堆；和
c)在所述电介质堆上沉积第二接地屏蔽。
16.如权利要求15所述的方法，还包括：在沉积所述电介质堆之前，在所述电介质层中、在所述多个导线周围的地点处形成多个导电过孔；所述导电过孔接触所述第一接地屏蔽；其中沉积所述电介质堆和第二接地屏蔽，以确保所述第二接地屏蔽和导电过孔之间的接触。
17.如权利要求16所述的方法，还包括：在沉积所述电介质堆之前，在所述电介质层上沉积多个接地衬垫；所述接地衬垫接触所述导电过孔。
18.如权利要求16所述的方法，还包括：在沉积所述电介质堆之前，在所述电介质层上沉积多个接地迹线；所述接地迹线接触所述导电过孔。
19.如权利要求15所述的方法，其中所述电介质层和电介质堆是KQ电介质。
20.如权利要求19所述的方法，其中每个电介质通过印刷多层厚膜电介质并且随后烘干所述层来沉积。
CN200410070456.1A 2004-01-20 2004-08-02 准同轴传输线 Pending CN1645668A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/762,143 2004-01-20
US10/762,143 US20050156693A1 (en) 2004-01-20 2004-01-20 Quasi-coax transmission lines

Publications (1)

Publication Number Publication Date
CN1645668A true CN1645668A (zh) 2005-07-27

Family

ID=34750336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410070456.1A Pending CN1645668A (zh) 2004-01-20 2004-08-02 准同轴传输线

Country Status (4)

Country Link
US (1) US20050156693A1 (zh)
JP (1) JP2005210712A (zh)
CN (1) CN1645668A (zh)
TW (1) TW200525812A (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238513B (en) 2003-03-04 2005-08-21 Rohm & Haas Elect Mat Coaxial waveguide microstructures and methods of formation thereof
JP2007193999A (ja) * 2006-01-17 2007-08-02 Sony Chemical & Information Device Corp 伝送ケーブル
US7659790B2 (en) * 2006-08-22 2010-02-09 Lecroy Corporation High speed signal transmission line having reduced thickness regions
JP2008188755A (ja) 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法
US7898356B2 (en) * 2007-03-20 2011-03-01 Nuvotronics, Llc Coaxial transmission line microstructures and methods of formation thereof
EP3104450A3 (en) 2007-03-20 2016-12-28 Nuvotronics, LLC Integrated electronic components and methods of formation thereof
US20080309349A1 (en) * 2007-06-15 2008-12-18 Computer Access Technology Corporation Flexible interposer system
US8022861B2 (en) * 2008-04-04 2011-09-20 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for mm-wave imager and radar
US8344819B2 (en) * 2008-10-28 2013-01-01 Broadcom Corporation Conformal reference planes in substrates
US8378759B2 (en) * 2009-01-16 2013-02-19 Toyota Motor Engineering & Manufacturing North America, Inc. First and second coplanar microstrip lines separated by rows of vias for reducing cross-talk there between
US8659371B2 (en) * 2009-03-03 2014-02-25 Bae Systems Information And Electronic Systems Integration Inc. Three-dimensional matrix structure for defining a coaxial transmission line channel
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
WO2011091334A2 (en) 2010-01-22 2011-07-28 Nuvotronics, Llc Thermal management
US8917150B2 (en) 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
US8786496B2 (en) 2010-07-28 2014-07-22 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional array antenna on a substrate with enhanced backlobe suppression for mm-wave automotive applications
US8635767B2 (en) * 2011-01-05 2014-01-28 Thoe Boeing Company System for depositing microwire
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
US9993982B2 (en) 2011-07-13 2018-06-12 Nuvotronics, Inc. Methods of fabricating electronic and mechanical structures
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
JP6535347B2 (ja) 2014-01-17 2019-06-26 ヌボトロニクス、インク． ウエハースケールのテスト・インターフェース・ユニット：高速および高密度の混合信号インターコネクトおよびコンタクタのための低損失および高絶縁性の装置および方法
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
US10511073B2 (en) 2014-12-03 2019-12-17 Cubic Corporation Systems and methods for manufacturing stacked circuits and transmission lines
JP6655577B2 (ja) 2017-04-03 2020-02-26 矢崎総業株式会社 伝送線路及びその製造方法
US10218045B2 (en) * 2017-06-07 2019-02-26 Raytheon Company Serially connected transmission line sections each having a conductive shield member overlying a portion of a strip conductor
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US20220045717A1 (en) * 2018-09-14 2022-02-10 James N. Blake Methods and systems for maintaining the integrity of electronic signals passing between environments with different ground potentials

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816616A (en) * 1987-12-10 1989-03-28 Microelectronics Center Of North Carolina Structure and method for isolated voltage referenced transmission lines of substrates with isolated reference planes
JPH04267586A (ja) * 1991-02-22 1992-09-24 Nec Corp 同軸配線パターンおよびその形成方法
SE468573B (sv) * 1991-06-14 1993-02-08 Ericsson Telefon Ab L M Anordningar med boejliga, ytorienterade striplineledningar samt foerfarande foer framstaellning av en saadan anordning
JP3241139B2 (ja) * 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
JPH08125412A (ja) * 1994-10-19 1996-05-17 Mitsubishi Electric Corp 伝送線路，及びその製造方法
JP3687041B2 (ja) * 1997-04-16 2005-08-24 大日本印刷株式会社 配線基板、配線基板の製造方法、および半導体パッケージ
US6000120A (en) * 1998-04-16 1999-12-14 Motorola, Inc. Method of making coaxial transmission lines on a printed circuit board
US6255730B1 (en) * 1999-04-30 2001-07-03 Agilent Technologies, Inc. Integrated low cost thick film RF module
US6457979B1 (en) * 2001-10-29 2002-10-01 Agilent Technologies, Inc. Shielded attachment of coaxial RF connector to thick film integrally shielded transmission line on a substrate

Also Published As

Publication number Publication date
US20050156693A1 (en) 2005-07-21
TW200525812A (en) 2005-08-01
JP2005210712A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
CN1645668A (zh) 准同轴传输线
CA2160501C (en) Laminar stackable circuit board structure and manufacture
US6098282A (en) Laminar stackable circuit board structure with capacitor
CN104992956B (zh) 无边框显示装置及其制作方法
CN1170465C (zh) 印刷电路板或芯片载体中的多通道结构的制备方法
CN102054821B (zh) 具有内屏蔽体的封装结构及其制造方法
CN1805141A (zh) 电子器件接线方法和结构
JPH04267586A (ja) 同軸配線パターンおよびその形成方法
CN109671699A (zh) 半导体封装装置及其制造方法
CN101032192A (zh) 无源器件结构
CN111552411A (zh) 触控屏及其制备方法
CN104472024A (zh) 用于具有嵌入式电缆的印刷电路板的设备和方法
CN1227725C (zh) 噪声屏蔽型多层衬底及其制造方法
JP2002521852A (ja) 高密度相互接続共通回路基体上に堆積された薄膜層応力コントロール方法
JPH0383398A (ja) 配線基板及びその製造方法
CN111599511A (zh) 透明导电膜及其制备方法
EP0713358A2 (en) Circuit board
CN108156763A (zh) 透明电路板及其制作方法
CN1206885C (zh) 印刷电路板及其制造方法
CN1914727A (zh) 电子零部件及其制造方法
CN1413429A (zh) 多层印刷电路布线板及其制造方法
CN1216422C (zh) 芯片封装基板电性接触垫的电镀镍/金制作方法与结构
CN1087495C (zh) 胶带自动粘结式胶带
CN1645669A (zh) 双倍密度准同轴传输线
KR20200023614A (ko) 전기화학적 마이그레이션을 억제하는 다층구조 인쇄전자회로 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20050727