CN1925184A - 非易失存储器件及其制造方法 - Google Patents

非易失存储器件及其制造方法 Download PDF

Info

Publication number
CN1925184A
CN1925184A CN200610125682.4A CN200610125682A CN1925184A CN 1925184 A CN1925184 A CN 1925184A CN 200610125682 A CN200610125682 A CN 200610125682A CN 1925184 A CN1925184 A CN 1925184A
Authority
CN
China
Prior art keywords
coating
oxide skin
memory device
volatile memory
nano wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610125682.4A
Other languages
English (en)
Other versions
CN1925184B (zh
Inventor
金东彻
白寅圭
车映官
李文淑
朴祥珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1925184A publication Critical patent/CN1925184A/zh
Application granted granted Critical
Publication of CN1925184B publication Critical patent/CN1925184B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/028Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种非易失存储器件及其制造方法。包括由电阻转换材料形成的氧化物层的非易失存储器件包括:下电极;在所述下电极上由过渡金属形成的纳米线层;所述氧化物层,包括过渡金属氧化物且形成于所述纳米线层上;以及形成于所述氧化物层上的上电极。根据本发明,通过在氧化物层上使电流路径一致可以稳定复位电流。

Description

非易失存储器件及其制造方法
技术领域
本发明涉及一种非易失存储器件及其制造方法,且更具体而言,涉及一种具有氧化层的非易失存储器件及其制造方法,所述氧化层具有电阻梯度,所述非易失存储器件具有通过使用阳极化来调整氧化层的宽度而一致的电流路径。
背景技术
优选地半导体存储器件具有高的集成度、快的操作速度和低的操作功率。因此,对半导体存储器件的研究正正致力于找到改善这些特性的方法。
常规的半导体存储器件包括在电路中连接的许多存储器单元。在作为代表性的半导体存储器件的动态随机存取存储器(DRAM)的情形,单位存储单元包括一个开关和一个电容。DRAM具有高的集成度和快的操作速度的优点。然而,DRAM是易失存储器件,因此具有所有存储的数据在关闭电源之后丢失的缺点。
可以保存存储数据的非易失存储器件的代表性示例是闪存。与DRAM不同,闪存具有非易失特性,但是与DRAM相比,闪存具有低的集成度和慢的操作速度的缺点。
目前正在进行研究的非易失存储器件包括磁随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、相变随机存取存储器(PRAM)和电阻随机存取存储器(RRAM)。
MRAM利用隧穿结中磁化方向的改变来存储数据。FRAM利用铁电材料的极化特性来存储数据。每种具有其自身的优点和缺点,但是基本上进行研究来改善集成度、操作速度和数据保持,且降低操作功率。
PRAM通过使用根据相变的电阻值的改变来存储数据来操作。在PRAM中使用的典型的电阻材料是硫族化物(chalcogenide)型电阻材料。硫族化物型电阻材料在非晶状态下具有比在晶体状态下更高电阻的特性。利用该特性,形成了存储器件。当使用常规的半导体工艺来制造PRAM时,蚀刻是困难的且耗时很长。由此,由于减少的产率和增加的制造成本而减小了竞争力。
RRAM具有通常由过渡金属氧化物形成的数据存储层,该过渡金属氧化物的电阻依据施加的电压而改变(电阻转换性能)。图1A和1B显示了由于施加在通常的RRAM结构中的电压而形成于氧化物层上的电流路径。
参考图1A和1B,RRAM具有在下电极11上的氧化物层12和上电极13的基本结构。下电极11和上电极13由金属或其氧化物形成,比如用于存储器件的电极的Ir、Ru、Au或Pt。而且,氧化物层12由具有电阻转换特性(可变电阻)的过渡金属氧化物形成。氧化物层12充当数据存储层,即通过下电极11和上电极13将电压施加到氧化物层12,从而记录数据或将数据从氧化物层12再现。
当将电压施加到下电极11和上电极13时,电流在氧化物层12中流动。该电流不均匀地流过氧化物层12,但是由于氧化物层12的晶体状态在氧化物层12内形成了瞬时电流路径10。此时在氧化物层12内形成的电流路径10随机形成,且即使当将相同的电压施加到下电极11和上电极13时,形成的电流路径10的位置和数量总是不同。
图2是电流相对于施加到具有由通常的电阻转换材料形成的氧化物层的存储器件的电压的曲线图。图2是流过具有图1A所示结构的RRAM的氧化物层12的电流相对于施加到同一RRAM的下电极11和上电极13的电压的曲线图。更具体而言,氧化物层12由氧化镍(NiO)形成,且下电极11和上电极13由Pt形成。
参考图2,当测量氧化物层12中电流而且从0V增加施加到下电极11和上电极13的电压时,每次测量电流相对于施加的电压不同。具体而言,在复位电流(RC)的情形,即使当施加相同的电压时也存在十倍的差异,且置位电压(SV)也不均匀。当RC具有不稳定和高的值时,存储器件的可靠性降低且功耗增加。
发明内容
本发明通过减小和稳定复位电流以及稳定置位电流从而提供了一种可靠的存储器件,所述存储器件具有由电阻转换材料形成的氧化物层。
本发明还提供了一种制造非易失器件的方法,该非易失器件具有减小的稳定的复位电流以及稳定的置位电流,所述存储器件具有由电阻转换材料形成的氧化物层。
根据本发明的方面,提供有一种包括由电阻转换材料形成的氧化物层的非易失存储器件,所述非易失存储器件包括:下电极;在下电极上由过渡金属形成的纳米线层;氧化物层,包括过渡金属氧化物且形成于纳米线层上;以及形成于氧化物层上的上电极。
根据本发明的另一方面,提供有包括由电阻转换材料形成的氧化物层的非易失存储器件,所述非易失存储器件包括:基板;形成于基板上的第一杂质区和第二杂质区;接触第一杂质区和第二杂质区且形成于基板上的栅极绝缘层;以及设置于栅极绝缘层上的栅电极层;电连接到第二杂质区的下电极;设置于下电极上且由过渡金属形成的纳米线层;氧化物层,包括过渡金属氧化物且形成于纳米线层上;以及形成于氧化物层上的上电极。
氧化物层的宽度可以是50nm或更小。
氧化物层的厚度可以在5到200nm的范围内。
氧化物层可以包括NiO、TiO2、HfO、ZrO、ZnO、WO3、CoO和Nb2O5
下电极可以由导电材料形成,其包括Al、Au、Pt、Ru、Ir、Ti或金属氧化物之一。
根据本发明的另一方面,提供有一种制造包括由电阻转换材料形成的氧化物层的存储器件的方法,所述方法包括:制备基板且阳极化基板来形成多个孔;通过将过渡金属填充在孔中来形成纳米线层,且在纳米线层的上部分上形成下电极;去除基板来暴露纳米线层的下部分,且氧化纳米线层的下部分来形成氧化物层;以及在氧化物层上形成上电极。
孔的宽度可以是50nm或更小。
过渡金属可以包括Ni、Ti、Hf、Zr、Zn、W、Co和Nb的任意之一。
氧化物层可以使用氧等离子体工艺或热氧化工艺形成。
热氧化工艺可以在200℃或更高的温度下进行。
阳极化包括:第一阳极化工艺,其中在基板上形成包括多个孔的第一多孔氧化物层;和第二阳极化工艺,其中去除第一多孔氧化物层来暴露基板,且附加地形成包括多个孔的第二多孔氧化物层。
附图说明
参考附图,通过详细描述其示范性实施例,本发明的以上和其他特征和优点将变得更加显见,在附图中:
图1A和1B示出了当将电压施加到包括氧化物层的常规存储器件时在由电阻转换材料形成的氧化物层上的电流路径;
图2是电流相对于施加到具有由通常的电阻转换材料形成的氧化物层的存储器件的电压的曲线图;
图3A是示出根据本发明的实施例的非易失存储器件的结构的剖面图;
图3B示出了具有连接到晶体管结构的单位单元的存储器件;
图4A到图4G示出了根据本发明的实施例的非易失存储器件的制造方法;以及
图5是具有电阻转换材料的存储器件的操作特性的曲线图。
具体实施方式
现将参考其中显示本发明的实施例的附图在其后更加全面地描述本发明。在附图中,为了清晰夸大了层和区域的厚度和宽度。
图3A是示出根据本发明的实施例的非易失存储器件的结构的剖面图。
参考图3A,非易失存储器件的单位单元C包括下电极25、纳米线层24、氧化物层26和上电极27。下电极25是用于通常的半导体存储器件中电极的导电材料。比如Al、Au、Pt、Ru、Ir、Ti的金属或包括金属氧化物的导电材料可以被用于形成下电极25。纳米线层24由包括至少一种过渡金属的材料形成,该过渡金属比如为Ni、Ti、Hf、Zr、Zn、W、Co和Nb。氧化物层26包括多层电阻转换材料,其基本包括形成纳米线层24的材料的氧化物。即,氧化物层26由包括NiO、TiO2、HfO、ZrO、ZnO、WO3、CoO和Nb2O5的至少一种的材料形成。上电极27通常是用于半导体存储器件中电极的导电材料。比如Al、Au、Pt、Ru、Ir、Ti的金属或包括金属氧化物的导电材料可以被用于形成上电极27。根据本发明的本实施例的非易失存储器件的氧化物层26的宽度“d”可以为50nm或更小。通过C-AFM(原子力显微镜)实验,RRAM的氧化物层26上的最短电流路径的宽度是约20nm。因此,在根据本发明的本实施例的非易失存储器件的情形,氧化物层26的宽度形成为50nm或更小以使得形成于氧化物层26中的电流路径一致。于是在根据本发明的本实施例的非易失存储器件的操作过程中,复位电流减小且稳定,且置位电流稳定。
在图3A所示的非易失存储器件中,下电极25和上电极27分别形成于氧化物层26的下部和上部上,且氧化物层26由几种多层电阻转换材料形成。晶体管或二极管可以电连接到被用作存储器件的单位单元“C”的下电极25或上电极27。根据本发明的本实施例的非易失存储器件由1S(开关)-1R(电阻)结构形成,且对于S,可以使用晶体管(在该情形为1T-1R)或二极管(在该情形为1D-1R)。
图3B示出了根据本发明的实施例的单位单元和开关结构的连接。显示了连接到代表性开关器件的存储器件之一,即晶体管结构,但是本发明不限于此且也可以使用二极管。
第一杂质区31a和第二杂质区31b形成于基板30上,且栅极绝缘层32也形成于基板30上,接触第一杂质区31a和第二杂质区31b。栅电极层33形成于栅极绝缘层32上,且层间绝缘膜34和35形成于基板30、栅极绝缘层32和栅电极层33的外部。图3A的单位单元“C”的下电极25通过接触插塞36电连接到第二杂质区31b,该接触插塞36穿过层间绝缘膜34和35。使用通常的半导体器件制造工艺,比如物理气相沉积(CVD)、原子层沉积(ALD)或化学气相沉积(CVD),可以容易地形成所述晶体管结构。
通过参考图5可以解释根据本发明的本实施例的非易失存储器件的操作特性。图5是具有电阻转换材料的存储器件的电特性的曲线图。在图5中,水平轴是施加的电压,垂直轴是根据施加的电压的电流。
参考图5,当如图3A所示施加到下电极25和上电极27的电压从0V增加时,电流随着G1线正比于电压增加。然而,当施加至少V1的电压时,电阻突然上升且电流减小。当施加V1到V2范围的电压时,电流随着G2线增加。而且,当施加至少V2(V2>V1)的电压时,电阻突然减小,且电流再次随着G1线增加。
同时,当电压大于V1时,存储器件的电特性由施加的电压的大小决定。电特性可以通过施加小于V1的电压来确定。更具体而言,可以解释如下。
当将V1到V2范围的电压施加到存储器件且另外施加小于V1的电压时,测量的电流遵循G2线。然而,当将大于V2比如V3的电压施加到存储器件且附加施加小于V1的电压时,测量的电流遵循图5中的G1线。于是,由V1到V2范围中的施加的电压决定的存储器件的电特性赋值为0,而由大于V2的施加的电压决定的存储器件的电特性赋值为1。
在图1A和1B所示的常规的存储器件中,复位状态的电流不稳定,因为任何时候施加电压电流路径都不同。然而,在根据本发明的本实施例的存储器件的非易失存储器件中,电流路径被一致化以稳定复位状态的电流,且因此提供了一种可靠的存储器件。
其后,将提供根据本发明的实施例的非易失存储器件的制造方法。图4A到图4G示出了图3A的结构的制造方法。
基本上,使用阳极化工艺通过将图3A所示的氧化物层26的宽度形成为50nm或更小,可以容易地制造图3A所示的非易失存储器件。
参考图4A,制备铝(Al)基板21。Al基板21可以由纯Al板形成,但是其也可以具有形成于独立的支撑板上的Al膜的结构。
参考图4B,使用阳极化通过氧化Al基板21到预定的深度,形成了多孔Al氧化物层22(由Al2O3形成),由此在多孔Al氧化物层22中形成了孔23。
当首次进行阳极化时,由于Al基板21上的表面形貌,孔23的内壁是不规则的。因此,可以进行两次阳极化工艺。使用蚀刻剂去除进行第一阳极化工艺而形成的第一多孔Al氧化物层,且在相同的条件下在暴露的Al基板21的表面上进行第二阳极化工艺。结果,获得了具有均匀尺寸孔23的第二多孔Al氧化物层22。
孔23的直径和/或深度可以通过控制在阳极化工艺中使用的溶液的温度、密度和所施加的电压来调整,所述溶液比如硫酸、草酸和铬酸。在图3A所示的非易失存储器件中,氧化物层26的宽度可以是50nm或更小,且因此孔23的直径可以是50nm或更小,且孔23的深度可以在几百nm到10μm的范围。
参考图4C,使用电沉积方法,比如电镀,通过用至少一种过渡金属来填充图4B所示的孔23,形成了纳米线层24,所述过渡金属比如Ni、Ti、Hf、Zr、Zn、W、Co和Nb。当在孔23内施加过渡金属材料时一次,纳米线层24可以具有多孔结构。因此,孔23可以被间歇地填充。比如Ni、Ti、Hf、Zr、Zn、W、Co和Nb的过渡金属材料自身是导电的,且应当注意当其形成氧化物时,其可以被用作电阻转换材料。
参考图4D,使用通常的半导体器件制造工艺,比如CVD、PVD或ALD,通过对于纳米线层24施加比如Al、Au、Pt、Ru、Ir、Ti的金属或包括金属氧化物的导电材料,形成了下电极25。在图4D中,下电极25作为整体形成,但是如果需要,纳米线层24的每个纳米线的下电极25可以通过去除纳米线之间的材料来分离。
参考图4E,在图4D所示的线“A”下面去除了图4D所示的Al基板21。为了该去除,可以使用Ar蚀刻工艺或化学机械抛光(CMP)工艺。当去除Al基板21时,暴露了纳米线层24的具端着丝粒(telocentric)。这里,图4E是颠倒的图4D。
参考图4F,通过在暴露的纳米线层24上进行氧等离子体工艺或热氧化工艺,在纳米线层24上形成了氧化物层26。纳米线层24由过渡金属形成,且因此氧化物层26由过渡金属氧化物形成。具体而言,当纳米线层24由Ni、Ti、Hf、Zr、Zn、W、Co和Nb形成时,氧化物层26分别由NiO、TiO2、HfO、ZrO、ZnO、WO3、CoO和Nb2O5形成。当然,氧化的条件可以不同。氧等离子体工艺的进行可以与温度无关。热氧化工艺可以在约200℃或更大的温度下进行。在热氧化工艺期间,就电流路径的形成而言,氧化物层26的宽度可以形成为在5到200nm的范围中。
参考图4G,上电极27形成于图4F所示的氧化物层26上来完成根据本发明的本实施例的非易失存储器件。与下电极25相似,上电极27可以由Al、Au、Pt、Ru、Ir、Ti的金属或具有金属氧化物的导电材料形成。当然,通过去除在氧化物层26之间的Al氧化物层22上的电极材料,可以分隔每层氧化物层26的上电极27。
本发明提供了以下的效果。
首先,通过限制氧化物层的宽度,使得电流路径一致,其减小和稳定了具有电阻转换材料的存储器件的复位电流。于是,减小了功耗和保证了可靠的存储器件。
其次,通过改善和稳定置位电流的分散,在操作存储器件时获得了可靠性。
第三,通过控制在阳极化工艺期间所使用的溶液的性能,比如密度和温度,可以容易地调节氧化物层的宽度。
虽然参考其示范性实施例具体显示和描述了本发明,然而所述示范性实施例应被认为仅是说明性的而非为了限制的目的。图3B的存储器件的结构连接到晶体管,但是存储器件也可以连接到二极管来作为非易失存储器件。而且,除了所公开的材料以外,氧化物层可以由任何电阻转换材料形成而没有限制。因此,本领域的普通技术人员可以理解在不脱离由权利要求所界定的本发明的精神和范围的情况下,可以作出形式和细节上的不同变化。

Claims (15)

1、一种包括由电阻转换材料形成的氧化物层的非易失存储器件,所述非易失存储器件包括:
下电极;
在所述下电极上由过渡金属形成的纳米线层;
所述氧化物层,包括过渡金属氧化物且形成于所述纳米线层上;以及
形成于所述氧化物层上的上电极。
2、根据权利要求1所述的非易失存储器件,其中所述氧化物层的宽度是50nm或更小。
3、根据权利要求1所述的非易失存储器件,其中所述氧化物层的厚度在5到200nm的范围内。
4、根据权利要求1所述的非易失存储器件,其中所述氧化物层包括选自NiO、TiO2、HfO、ZrO、ZnO、WO3、CoO和Nb2O5的至少一种材料。
5、根据权利要求1所述的非易失存储器件,其中所述下电极由导电材料形成,所述导电材料包括Al、Au、Pt、Ru、Ir、Ti或金属氧化物之一。
6、一种包括由电阻转换材料形成的氧化物层的非易失存储器件,所述非易失存储器件包括:
基板;
形成于所述基板上的第一杂质区和第二杂质区;
接触所述第一杂质区和第二杂质区且形成于所述基板上的栅极绝缘层,以及设置于所述栅极绝缘层上的栅电极层;
电连接到所述第二杂质区的下电极;
设置于所述下电极上且由过渡金属形成的纳米线层;
所述氧化物层,包括所述过渡金属氧化物且形成于所述纳米线层上;以及
形成于所述氧化物层上的上电极。
7、根据权利要求6所述的非易失存储器件,其中所述氧化物层的宽度是50nm或更小。
8、根据权利要求6所述的非易失存储器件,其中所述氧化物层的厚度在5到200nm的范围内。
9、根据权利要求6所述的非易失存储器件,其中所述氧化物层包括选自NiO、TiO2、HfO、ZrO、ZnO、WO3、CoO和Nb2O5的至少一种材料。
10、一种制造包括由电阻转换材料形成的氧化物层的存储器件的方法,所述方法包括:
制备Al基板且阳极化所述Al基板来形成多个孔;
通过将过渡金属填充在所述孔中来形成纳米线层,且在所述纳米线层的上部分上形成下电极;
去除所述Al基板来暴露所述纳米线层的下部分,且氧化所述纳米线层的下部分来形成所述氧化物层;以及
在所述氧化物层上形成上电极。
11、根据权利要求10所述的方法,其中所述孔的宽度是50nm或更小。
12、根据权利要求10所述的方法,其中所述过渡金属包括选自Ni、Ti、Hf、Zr、Zn、W、Co和Nb的任何一种材料。
13、根据权利要求10所述的方法,其中所述氧化物层使用氧等离子体工艺或热氧化工艺形成。
14、根据权利要求10所述的方法,其中所述热氧化工艺在200℃或更高的温度下进行。
15、根据权利要求10所述的方法,其中所述阳极化包括:
第一阳极化工艺,其中在所述Al基板的表面上形成包括多个孔的第一多孔Al氧化物层;和
第二阳极化工艺,其中去除所述第一多孔Al氧化物层来暴露所述Al基板,且附加地形成包括多个孔的第二多孔Al氧化物层。
CN200610125682.4A 2005-08-31 2006-08-31 非易失存储器件及其制造方法 Expired - Fee Related CN1925184B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR80617/05 2005-08-31
KR1020050080617A KR100647333B1 (ko) 2005-08-31 2005-08-31 비휘발성 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1925184A true CN1925184A (zh) 2007-03-07
CN1925184B CN1925184B (zh) 2010-06-16

Family

ID=37712832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610125682.4A Expired - Fee Related CN1925184B (zh) 2005-08-31 2006-08-31 非易失存储器件及其制造方法

Country Status (4)

Country Link
US (1) US7446333B2 (zh)
JP (1) JP2007067415A (zh)
KR (1) KR100647333B1 (zh)
CN (1) CN1925184B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100790861B1 (ko) * 2005-10-21 2008-01-03 삼성전자주식회사 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
KR100790882B1 (ko) * 2006-07-10 2008-01-03 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US8232174B2 (en) * 2006-08-31 2012-07-31 Nxp B.V. Method for controlled formation of the resistive switching material in a resistive switching device and device obtained thereof
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
WO2008075412A1 (ja) 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
JP5146847B2 (ja) * 2007-03-29 2013-02-20 日本電気株式会社 半導体集積回路
US20080278988A1 (en) * 2007-05-09 2008-11-13 Klaus Ufert Resistive switching element
KR100885434B1 (ko) * 2007-10-12 2009-02-24 연세대학교 산학협력단 저항변화 메모리 소자 및 그 제조방법
JP2009141225A (ja) 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
US7977152B2 (en) * 2008-05-10 2011-07-12 Intermolecular, Inc. Non-volatile resistive-switching memories formed using anodization
KR101007562B1 (ko) 2008-05-20 2011-01-14 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR20100011292A (ko) * 2008-07-24 2010-02-03 삼성전자주식회사 수직 스트링 상변화 메모리 소자
TWI385118B (zh) * 2008-11-28 2013-02-11 Univ Nat Cheng Kung Heterogeneous surface nanowire structure and its manufacturing method
US8488362B2 (en) 2009-04-29 2013-07-16 Macronix International Co., Ltd. Graded metal oxide resistance based semiconductor memory device
JP5120967B2 (ja) * 2009-12-25 2013-01-16 シャープ株式会社 可変抵抗素子
US8599533B2 (en) * 2010-09-07 2013-12-03 International Business Machines Corporation Nanostructure electrode for pseudocapacitive energy storage
US8699258B2 (en) 2011-01-21 2014-04-15 Macronix International Co., Ltd. Verification algorithm for metal-oxide resistive memory
WO2014185897A1 (en) * 2013-05-15 2014-11-20 Hewlett-Packard Development Company, L.P. Nanochannel array of nanowires for resistive memory devices
CN104392746A (zh) * 2014-10-20 2015-03-04 中国科学院微电子研究所 一种用以获得电阻转变存储器多转变模式的操作方法
CN111725398B (zh) * 2020-05-27 2022-03-15 北京航空航天大学 基于人工神经突触功能的双层多孔氧化物结构的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387897B2 (ja) * 1999-08-30 2003-03-17 キヤノン株式会社 構造体の製造方法、並びに該製造方法により製造される構造体及び該構造体を用いた構造体デバイス
JP3754876B2 (ja) * 2000-07-03 2006-03-15 キヤノン株式会社 細孔を有する構造体の製造方法及び細孔を有する構造体
CA2454272C (en) * 2001-07-20 2010-03-30 President And Fellows Of Harvard College Transition metal oxide nanowires, and devices incorporating them
US7079250B2 (en) * 2002-01-08 2006-07-18 Fuji Photo Film Co., Ltd. Structure, structure manufacturing method and sensor using the same
KR100459895B1 (ko) * 2002-02-09 2004-12-04 삼성전자주식회사 퀀텀 도트를 가지는 메모리 소자 및 그 제조방법
US6972238B2 (en) * 2003-05-21 2005-12-06 Sharp Laboratories Of America, Inc. Oxygen content system and method for controlling memory resistance properties
KR100545151B1 (ko) * 2003-07-21 2006-01-24 이헌 상변화 메모리 소자 및 그 제조 방법
JP4221660B2 (ja) * 2003-10-16 2009-02-12 ソニー株式会社 細孔構造体及びその製造方法、メモリ装置及びその製造方法、吸着量分析装置、並びに磁気記録媒体
US6849891B1 (en) * 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes

Also Published As

Publication number Publication date
KR100647333B1 (ko) 2006-11-23
CN1925184B (zh) 2010-06-16
US7446333B2 (en) 2008-11-04
US20070045692A1 (en) 2007-03-01
JP2007067415A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
CN1925184A (zh) 非易失存储器件及其制造方法
CN1953230B (zh) 包括纳米点的非易失性存储器件及其制造方法
US7737428B2 (en) Memory component with memory cells having changeable resistance and fabrication method therefor
US20060175653A1 (en) Nonvolatile nanochannel memory device using mesoporous material
US7977152B2 (en) Non-volatile resistive-switching memories formed using anodization
US20050180189A1 (en) Memory device electrode with a surface structure
CN101064359A (zh) 包括可变电阻材料的非易失存储器件
US7750386B2 (en) Memory cells including nanoporous layers containing conductive material
CN101030622A (zh) 非易失存储器件和非易失存储器阵列
CN1691334A (zh) 利用具有分级电阻变化的多层的存储器件
US11004506B2 (en) Switching resistor and method of making such a device
US10361368B2 (en) Confined lateral switching cell for high density scaling
KR20150127606A (ko) 측벽형 메모리 셀
US20170077184A1 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
JP2014017379A (ja) 不揮発性記憶装置
JP2016541109A (ja) SiOxスイッチング素子の性能を改善するための多孔質SiOx材料
US10050104B2 (en) Capacitor having a graphene structure, semiconductor device including the capacitor and method of forming the same
TW202015243A (zh) 積體能量儲存組分
CN102623631A (zh) 阻变型随机存储单元、存储器及制备方法
Samanta et al. Improvement in Threshold Switching Performance Using Al₂O₃ Interfacial Layer in Ag/Al₂O₃/SiOₓ/W Cross-Point Platform
CN112490359B (zh) 一种基于AAO模板的Sb单元素纳米颗粒相变储存器及其制备方法
US9276205B2 (en) Storage device
KR101764336B1 (ko) 상향식 저항변화메모리 및 상향식 저항변화메모리의 제조방법
US20090309090A1 (en) Nanostructures and a Method for the Manufacture of the Same
CN116649018A (zh) 阻变存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20120831