CN116649018A - 阻变存储器及其制造方法 - Google Patents
阻变存储器及其制造方法 Download PDFInfo
- Publication number
- CN116649018A CN116649018A CN202180037278.4A CN202180037278A CN116649018A CN 116649018 A CN116649018 A CN 116649018A CN 202180037278 A CN202180037278 A CN 202180037278A CN 116649018 A CN116649018 A CN 116649018A
- Authority
- CN
- China
- Prior art keywords
- electrode
- random access
- access memory
- conductive material
- resistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004020 conductor Substances 0.000 claims description 103
- 230000015654 memory Effects 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 44
- 239000002184 metal Substances 0.000 abstract description 44
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 abstract description 8
- 239000001301 oxygen Substances 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 150000001768 cations Chemical class 0.000 abstract description 3
- 239000007772 electrode material Substances 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 29
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 24
- 238000003860 storage Methods 0.000 description 17
- 229910003481 amorphous carbon Inorganic materials 0.000 description 12
- 229910052741 iridium Inorganic materials 0.000 description 12
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 12
- 229910052697 platinum Inorganic materials 0.000 description 12
- 229910052715 tantalum Inorganic materials 0.000 description 12
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 230000008021 deposition Effects 0.000 description 10
- 239000007769 metal material Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 8
- 229910001936 tantalum oxide Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002159 nanocrystal Substances 0.000 description 5
- 238000000197 pyrolysis Methods 0.000 description 5
- QIHHYQWNYKOHEV-UHFFFAOYSA-N 4-tert-butyl-3-nitrobenzoic acid Chemical compound CC(C)(C)C1=CC=C(C(O)=O)C=C1[N+]([O-])=O QIHHYQWNYKOHEV-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052946 acanthite Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 4
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical compound [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 4
- OMZSGWSJDCOLKM-UHFFFAOYSA-N copper(II) sulfide Chemical compound [S-2].[Cu+2] OMZSGWSJDCOLKM-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- GPMBECJIPQBCKI-UHFFFAOYSA-N germanium telluride Chemical compound [Te]=[Ge]=[Te] GPMBECJIPQBCKI-UHFFFAOYSA-N 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- XUARKZBEFFVFRG-UHFFFAOYSA-N silver sulfide Chemical compound [S-2].[Ag+].[Ag+] XUARKZBEFFVFRG-UHFFFAOYSA-N 0.000 description 4
- 229940056910 silver sulfide Drugs 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- VDNSGQQAZRMTCI-UHFFFAOYSA-N sulfanylidenegermanium Chemical compound [Ge]=S VDNSGQQAZRMTCI-UHFFFAOYSA-N 0.000 description 4
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开涉及一种阻变存储器及其制造方法。阻变存储器包括三明治结构的第一电极层、第二电极层和位于第一电极层和第二电极层之间的阻变介电层。第二电极层中包括多个贯通孔并且在多个贯通孔中填充电极材料，可以形成环状电极或锯齿电极。由于在目标位置设置目标尺寸的电极，因此第二电极规则、均匀、平整并且具有相对较小的导电丝形成面积，从而可以有效控制电流提供位置，最大限度地控制金属阳离子或氧缺陷空位的产生位点。进而降低导电丝的产生随机性以及提升导电丝的形状均一性，从而提升阻变存储器的性能一致性，例如D2D和C2C的一致性。
Description
本公开涉及电子领域，更具体而言涉及阻变存储器及其制造方法。
随着集成电路工艺发展到28纳米以下的节点，传统的闪存存储器等非易失存储器的发展遇到了瓶颈。一个重要原因是随着隧穿氧化层沟道的缩短，短沟道效应变得愈发明显，闪存存储器的控制栅极对浮栅中的电子控制能力变弱，导致电荷的隧穿泄漏变得越来越严重，直接影响了闪存存储器的器件耐久性和数据保持能力。阻变存储器作为一种新型的非易失存储器，具有结构简单、互补型金属氧化物半导体(complementary metal oxide semiconductor,CMOS)工艺兼容性好、可堆叠、可实现多值存储、开关态比值高以及微缩性良好等优点受到了越来越多的关注。
常规阻变存储器具有三明治结构，其包括顶电极、阻变介电层和底电极。常规的阻变存储器包括以金属导电丝为主的导电桥阻变存储器和氧缺陷空位阻变存储器。一种常规的阻变存储器在存储单元的底电极处使用金属纳米晶。即，在存储单元的底电极和阻变介电层之间沉积一层金属薄膜，对金属薄膜进行高温快速退火，使金属薄膜分散成具有一定大小和形状的金属纳米晶。金属薄膜的裂解具有随机性，因此金属纳米晶的大小和分布不可控，常规阻变存储器存在性能一致性较差的问题。
发明内容
鉴于上述问题，本公开的实施例旨在提供一种阻变存储器、芯片、电子装置和电子设备，用于改进存储性能。
根据本公开的第一方面，提供一种阻变存储器。阻变存储器包括第一电极层；阻变介电层；以及第二电极层。阻变介电层位于第一电极层和第二电极层之间。第二电极层包括绝缘层；多个贯通孔，位于绝缘层中；以及多个第二电极。多个第二电极中的每个第二电极至少部分地位于多个贯通孔中的一个贯通孔中，并且多个第二电极彼此绝缘。通过使用刻蚀所形成的贯通孔并且在贯通孔中沉积电极，可以根据期望确定第二电极的位置。由于第二电极的位置是确定的，因此阻变存储器中可以在第一电极和第二电极之间在时间上和空间上都可以均匀和一致的形成导电丝，从而确保阻变存储器的各个存储节点的存储性能彼此基本上一致并且各个存储节点在长时间使用期间的性能保持基本上稳定。相比于通过高温裂解或金属锥转移形成的常规阻变存储器，本公开的阻变存储器可以显著提高阻变存储器的性能的一致性和稳定性。
在第一方面的一种可能实现方式中，第二电极与阻变介电层相接触。绝缘层与阻变介电层相接触。通过使得电极表面和绝缘表面平齐，确保了各个第二电极相对于第一电极的距离基本上一致，从而进一步提升阻变存储器的性能的一致性和稳定性。
在第一方面的一种可能实现方式中，第二电极包括导电部和绝缘柱。导电部具有环状结构或套结构。环状结构内部设置有内贯通孔。套结构设置有凹槽。绝缘柱位于凹槽或内贯通孔中。通过使用环状结构或套结构，可以减小与第一电极相面对的第二电极的面积，从而相 比于大面积第二电极的导电丝产生的位置的随机性，可以使得导电丝的产生更为聚集和均匀，从而提升存储器的一致性、稳定性。此外，还可以降低电流，减小功耗以及减少电极材料的使用节省成本。在第一方面的一种可能实现方式中，环状结构或套结构在与第二电极层平行的截面中具有圆环、矩形环的形状。
在第一方面的一种可能实现方式中，第二电极包括第一导电材料和第二导电材料。第二导电材料与第一导电材料不同。第二导电材料和第一导电材料在贯通孔中交替布置。第二导电材料在垂直于绝缘层中的第一方向上的尺寸大于第一导电材料在第一方向上的尺寸。通过使得第二导电材料相比于第一导电材料突出，更接近于第一电极层，从而在第二导电材料顶端所形成的局域电场强度更大，可以使得导电丝聚集在第二导电材料的尖端形成，从而可以使得导电丝的产生更为聚集和均匀，提升存储器的整体性能。此外，还可以减少导电材料的使用节省成本。
在第一方面的一些可能实现方式中，多个第二电极被均匀布置在第二电极层中。多个第二电极与阻变介电层接触的总表面面积不高于第二电极层与阻变介电层接触的表面面积的60％、50％、40％、30％、20％或10％。通过限制第二电极在第二电极层中的密度，可以确保加工过程中的离子扩散和热串扰不会显著影响阻变存储器的性能。
在第一方面的一种可能实现方式中，阻变存储器为导电桥阻变存储器，其中第一电极包括银、铜、钛、铝等活泼性金属材料，阻变介电层包括氧化钽、氧化硅、氧化锆、氧化镉、氧化锗、硫化锗、碲化锗、硒化锗、硫化铜、碲化铜、硫化银或其组合物，第二电极包括铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物。
在第一方面的一种可能实现方式中，阻变存储器为氧缺陷空位阻变存储器，其中第一电极包括铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物，阻变介电层包括氧化铪、氧化钽、氧化铝、氧化钛或其组合物，第二电极包括铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物。
在第一方面的一种可能实现方式中，第一电极层为多个存储单元共有并且耦合至位线。多个第二电极分别是相应多个存储单元的一部分，并且多个第二电极分别耦合至相应的多个选通管或晶体管。
在第一方面的一种可能实现方式中，阻变介电层被配置成响应于第一电极层和第二电极层中的至少一个第二电极之间的电压，生成至少一个导电丝。
根据本公开的第二方面，提供一种芯片。该芯片包括根据第一方面的阻变存储器。
根据本公开的第三方面，提供一种电子装置。该电子装置包括根据第一方面的阻变存储器。
根据本公开的第四方面，提供一种电子设备。电子设备包括供电装置和根据第一方面的阻变存储器，由供电装置供电。
根据本公开的第五方面，提供一种制造阻变存储器的方法。该方法包括在支撑层上形成绝缘层；在绝缘层中形成多个贯通孔；以及在多个贯通孔中的至少一部分中形成多个第二电极。第二电极至少部分地位于多个贯通孔中的一个贯通孔中。该方法还包括在绝缘层上形成阻变介电层；以及在阻变介电层上形成第一电极层。通过使用刻蚀所形成的贯通孔并且在贯通孔中沉积电极，可以根据期望确定第二电极的位置。由于第二电极的位置是确定的，因此阻变存储器中可以在第一电极和第二电极之间在时间上和空间上都可以均匀和一致的形成导电丝，从而确保阻变存储器的各个存储节点的存储性能彼此基本上一致并且各个存储节点在 长时间使用期间的性能保持基本上稳定。相比于通过高温裂解或金属锥转移形成的常规阻变存储器，本公开的阻变存储器可以显著提高阻变存储器的性能的一致性和稳定性。
在第五方面的一种可能实现方式中，在绝缘层中形成多个贯通孔包括对绝缘层进行刻蚀以形成多个贯通孔。通过使用刻蚀工艺，可以确保第二电极的位置处于期望位置并且确保第二电极的尺寸为设计尺寸，从而确保与各个存储单元对应的第二电极的性能的一致性，从而进一步提高存储器的性能的一致性和稳定性。
在第五方面的一种可能实现方式中，在多个贯通孔中的至少一部分中形成多个第二电极包括：在绝缘层上和在多个贯通孔中沉积导电材料；在导电材料的表面上沉积绝缘材料以形成中间结构；以及对中间结构进行抛光，直至露出绝缘层，以形成多个第二电极。通过使用沉积和抛光工艺，可以使得电极表面和绝缘表面平齐，确保了各个第二电极相对于第一电极的距离基本上一致，从而进一步提升阻变存储器的性能的一致性和稳定性。此外，通过使用上述方式，可以形成环状结构或套结构。这减小与第一电极相面对的第二电极的面积，从而相比于大面积第二电极的导电丝产生的位置的随机性，可以使得导电丝的产生更为聚集和均匀，从而提升存储器的整体性能。此外，还可以减少导电材料的使用以节省成本。在第五方面的一种可能实现方式中，环状结构或套结构在与第二电极层平行的截面中具有圆环、矩形环的形状。
在第五方面的一种可能实现方式中，在多个贯通孔中的至少一部分中形成多个第二电极包括：在所述多个贯通孔中和在所述绝缘层的表面上沉积导电材料，直至导电材料完全填充所述多个贯通孔；对在所述绝缘层表面上方的导电材料进行抛光，直至露出绝缘层，以形成多个第二电极。通过使用沉积和抛光工艺，可以使得电极表面和绝缘表面平齐，确保了各个第二电极相对于第一电极的距离基本上一致，从而进一步提升阻变存储器的性能的一致性和稳定性。
在第五方面的一种可能实现方式中，在多个贯通孔中的至少一部分中形成多个第二电极包括：在绝缘层上和在多个贯通孔中交替沉积第一导电材料和第二导电材料，第二导电材料与第一导电材料不同并且在贯通孔中形成凹槽；对凹槽下方的第一导电材料和第二导电材料进行刻蚀以形成中间贯通孔；在第一导电材料或第二导电材料的表面上并且在中间贯通孔中沉积绝缘材料以形成中间结构；对中间结构进行抛光，直至露出绝缘层；以及对第一导电材料进行选择性刻蚀，以形成多个第二电极。通过使用沉积和抛光工艺，可以使得电极表面和绝缘表面平齐，确保了各个第二电极中的第二导电材料相对于第一电极的距离基本上一致，从而进一步提升阻变存储器的性能的一致性和稳定性。此外，通过使得第二电极中，第二导电材料相比于第一导电材料突出，更接近于第一电极层，从而在第二导电材料顶端所形成的局域电场强度更大，可以使得导电丝聚集在第二导电材料的尖端形成，从而可以使得导电丝的产生更为聚集和均匀，提升存储器的整体性能。此外，还可以减少导电材料的使用节省成本。
在第五方面的一些可能实现方式中，多个第二电极被均匀布置在第二电极层中。多个第二电极与阻变介电层接触的总表面面积不高于第二电极层与阻变介电层接触的表面面积的60％、50％、40％、30％、20％或10％。通过限制第二电极在第二电极层中的密度，可以确保加工过程中的离子扩散和热串扰不会显著影响阻变存储器的性能。
在第五方面的一种可能实现方式中，阻变存储器为导电桥阻变存储器，其中第一电极包括银、铜、钛、铝等活泼性金属材料，阻变介电层包括氧化钽、氧化硅、氧化锆、氧化镉、 氧化锗、硫化锗、碲化锗、硒化锗、硫化铜、碲化铜、硫化银或其组合物，第二电极包括铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物。
在第五方面的一种可能实现方式中，阻变存储器为氧缺陷空位阻变存储器，其中第一电极包括铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物，阻变介电层包括氧化铪、氧化钽、氧化铝、氧化钛或其组合物，第二电极包括铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物。
应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标记表示相同或相似的元素，其中：
图1示出了常规阻变存储器的阻变单元的结构示意图；
图2示出了常规阻变存储器的阻变单元的形成导电丝的示意图；
图3示出了一种阻变存储器的部分存储单元的电路示意图；
图4示出了另一种阻变存储器的部分存储单元的电路示意图；
图5A示出了根据本公开的一些实施例的阻变存储器的结构示意图；
图5B示出了图5A中的第二电极的环状结构和套结构的结构示意图；
图6示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图；
图7示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图；
图8示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图；
图9示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图；
图10示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图；
图11示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图；
图12示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图；以及
图13示出了根据本公开的一些实施例的用于制造阻变存储器的方法的流程图。
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。
在本公开的实施例的描述中，术语“包括”及其类似用语应当理解为开放性包含，即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。术语“和/或”表示由其关联的两项的至少一项。例如“A和/或B”表示A、B、或者A和B。下文还可能包括其他明确的和隐含的定义。
应理解，本申请实施例提供的技术方案，在以下具体实施例的介绍中，某些重复之处可能不再赘述，但应视为这些具体实施例之间已有相互引用，可以相互结合。
阻变存储器通常包括多个存储单元，每个存储单元包括阻变单元。阻变单元为三明治结构，顶电极和底电极之间设有阻变介电层。在阻变存储器的操作过程中，顶电极和底电极之间产生贯穿阻变介电层的导电丝以改变顶电极和底电极之间的电阻，从而改变阻变存储器的存储单元的信息存储状态。一种常规阻变存储器为导电桥阻变存储器，其通过在顶电极和底电极之间形成金属导电丝来改变阻变存储器的存储单元的信息存储状态。另一种常规阻变存储器为氧缺陷空位阻变存储器，其通过在电场作用下电离出自由移动的O
2-并且在原位置形成带正电的空位，来在顶电极和底电极之间形成导带通道以改变阻变存储器的存储单元的电阻，从而改变阻变存储器的存储单元的信息存储状态。
图1示出了常规阻变存储器的存储单元中的阻变单元100的结构示意图。阻变存储器包括多个存储器单元，每个存储单元包括一个阻变单元。阻变单元100为三明治结构，由顶电极110、阻变介电层120和底电极130组成。阻变存储器100的操作方式分为单极性和双极性两种，单极性的操作行为取决于施加电压的幅值而非电压极性，而双极性的操作行为则取决于所施加电压的极性。相比于双极性的操作行为，单极性的能耗较高、稳定性和一致性较差。阻变存储器100的存储机制主要包含以金属导电丝为主的导电桥阻变存储器和以氧缺陷空位导电丝为主的氧缺陷空位阻变存储器。阻变存储器的具体存储机制主要由各层的具体材料选择决定。
图2示出了常规阻变存储器200的阻变单元形成导电丝的示意图。在图2中，阻变存储器200包括五个阻变单元，其分别对应于图2中的位置1、位置2、位置3、位置4和位置5。阻变存储器200包括板状的顶电极202、底电极204以及位于顶电极202和底电极204之间的介电材料(未示出)，各个阻变单元由底电极204中的绝缘层206间隔。由于板状电极各位置产生的电场较为均一，导致导电丝的产生位置完全由阻变介电层在沉积过程中随机产生的缺陷位置和数量决定，导致导电丝产生的位置不可控，以及形成的导电丝的粗细不可控，这会导致阻变存储器的阻值不可控。如图2所示，位置1的导电丝210、位置2的导电丝220、位置3的导电丝230、位置4的导电丝240和位置5的导电丝250的断裂状况和粗细不同，这会导致顶电极202和底电极204之间的电阻阻值不同。导电丝的形成与断裂都决定了阻变介电层的电阻状态，从而决定了阻变存储器200的信息存储状态。但是导电丝的形成是由金属阳离子或O
2-迁移形成的，离子迁移受材料本身性质(如金属电极材料的电极势、介电材料的介电常数、介电材料的界面和体缺陷分布等)、编程条件、器件内部的局域温度场等影响，导致了离子产生的随机性以及迁移随机性，最终导致了阻变存储器100的性能非一致性问题，以及器件的稳定性问题。非一致性包含阻变存储器的器件和器件之间(device-to-device，D2D)和周期之间(cycle-to-cycle，C2C)的非一致性。稳定性问题包括耐久性问题和数据保持能力问题。因此，期望提升阻变存储器的导电丝形成的控制能力和均一性。
如上所述，诸如导电桥阻变存储器和氧缺陷空位阻变存储器之类的常规阻变存储器存在性能一致性以及稳定性较差的问题。具体而言，一种常规的阻变存储器在其存储单元中的阻变单元的底电极处使用金属纳米晶。即，在阻变单元的底电极和阻变介电层之间沉积一层金属薄膜，对金属薄膜进行高温快速退火，使金属薄膜分散成具有一定大小和形状的金属纳米晶。突出的金属纳米晶位置相比于原有平板金属电极具有一定的局域电场增强效果，增强的电场位置处可以促进离子的迁移，进而增强对导电丝产生位置的控制能力。然而，金属纳米晶需要金属薄膜在400℃-800℃之间的高温裂解,不利于阻变存储器制造的后道工艺集成。而且，金属薄膜的裂解具有随机性，因此金属纳米晶的大小和分布不可控，对器件性能的非 一致性和稳定性的改善有限。另一种常规的阻变存储器使用有序金属锥电极。通过在硅片上刻蚀倒金字塔形貌制作金字塔锥电极模板，在该模板上沉积金属薄膜后制备倒金字塔电极，通过转移及剥离技术将金属金字塔锥电极转移到制作阻变存储器的基底上。相比于纳米晶的大小和分布不可控，通过模板制备的金属锥电极的大小和分布更加可控。此外，相比于平板电极，金属金字塔锥电极具有基于位置的电场增强效果，能够增强电子在塔尖位置的肖特基发射，进而控制导电丝的产生位置。但该方案需要通过刻蚀工艺制备金字塔锥电极模板，所制备的金字塔锥电极的尺寸较大(例如大于1微米),且金字塔颗粒的间距较大(例如大于1微米)，不利于阻变存储器器件的微缩。此外，局部电场增强效果仅体现在金字塔锥电极的塔尖处，金字塔锥电极的其余区域和金字塔锥电极的间隔区域仍为板状电极，板状电极处的导电丝的产生不可避免并且仍具有随机性，因此对阻变存储器的非一致性和稳定性的改善有限。
在本公开中，阻变存储器包括多个存储单元，每个存储单元包括阻变单元，阻变单元包括第一电极层和第二电极层，在第二电极层中设置多个贯通孔并且在多个贯通孔中设置多个第二电极，可以使得第二电极处于期望位置。当该电极与对面的第一电极之间产生导电丝时，导电丝基本上出现上述期望位置处。这样可以降低导电丝的产生随机性以及提升导电丝的形状均一性，从而提升阻变存储器的性能一致性，并且提升导电丝器件的稳定性。此外，还可以有效降低对外加电流的需求，有助于降低能耗。此外，根据本公开的实施例的阻变存储器还可以与后道工艺兼容。
图3示出了一种阻变存储器的部分存储单元300的电路示意图。部分存储单元300为单晶体管单阻变单元架构，并且示例性地包括四个存储单元C1、C2、C3和C4。可以理解，阻变存储器可以包括更多个存储单元。在图3中，每个存储单元包括一个晶体管和与该晶体管耦合的阻变单元。以存储单元C1为例，存储单元C1包括晶体管T1和阻变单元R1，晶体管T1的栅极耦合至字线WL，晶体管T1的源极耦合至源线SL并且晶体管T1的漏极耦合至阻变单元R1的一端，例如底电极或第二电极。阻变单元R1的另一端，例如顶电极或第一电极，耦合至位线BL。存储单元C1可以在写模式或读模式下操作。例如，在写模式中，在写“1”(SET)时，字线WL接高电平V
dd，位线BL接写电压V
w1，源线SL接地。在写“0”(RESET)时，字线WL接高电平V
dd，位线BL接地，源线SL接写电压V
w2。写电压V
w1和写电压V
w2电压极性相反，幅值取决于阻变存储器的具体参数，可以相同也可以不同。
图4示出了另一种阻变存储器的部分存储单元400的电路示意图。部分存储单元400为单选择器单阻变单元架构，并且示例性地包括四个存储单元C11、C12、C13和C14。可以理解，阻变存储器可以包括更多个存储单元。在图4中，每个存储单元包括一个选通管和与该选通管耦合的阻变单元。以存储单元C11为例，存储单元C11包括选通管S11和阻变单元R11，选通管S11的一端耦合至字线WL，并且选通管S11的一端耦合至耦合至阻变单元R11的一端，例如顶电极或第一电极。阻变单元R11的另一端，例如底电极或第二电极，耦合至位线BL。存储单元C11可以在写模式或读模式下操作。例如，在写模式中，在写“1”(SET)时，存储单元C11的字线WL接写电压V
w1，位线BL接地。在写“0”(RESET)时，存储单元C11的字线WL接地，位线BL接写电压V
w2。写电压V
w1和写电压V
w2电压极性相反，幅值取决于阻变存储器的具体参数，可以相同也可以不同。
图5A示出了根据本公开的一些实施例的阻变存储器500中的一些阻变单元的结构示意图。阻变存储器500可以包括多个存储单元，每个存储单元包括一个阻变单元，并且每个阻变单元用于存储一个比特的数据。例如当其为低阻态时，存储值“0”，而其为高阻态时，其 存储值“1”。为了便于理解，图5A中仅示出了阻变存储器500的一些阻变单元的结构。阻变存储器500包括第一电极层510、阻变介电层520以及第二电极层530。阻变介电层520位于第一电极层510和第二电极层530之间。第二电极层530包括绝缘层540、多个贯通孔和多个第二电极。多个贯通孔位于绝缘层540中。在一个实施例中，第一电极层510可以例如通过互连线耦合至其它器件，例如图3中的位线所耦合的器件，第二电极层530中的多个第二电极可以通过多个互连线耦合至另一些器件，例如图3中的多个晶体管。本公开对此不进行限制。虽然在图5A中将第一电极层510作为第一电极整体示出，但是这仅是示意而非对本公开的范围进行限制。在另一些实施例中，第一电极层510也可以包括与多个第二电极对应的多个第一电极。参见图4，多个第二电极例如可以是图4中的多个存储单元C11……C14中的相应多个阻变单元(包括阻变单元R11)的分别连接多个选通管的一端，而第一电极层可以是多个存储单元的连接到相同位线BL的一端。例如，一个第二电极可以是阻变单元R11的连接选通管S11的一端，第一电极层可以是存储单元C11和C13连接到位线BL的一端。类似地，参见图3，多个第二电极例如可以是图3中的多个存储单元C1……C4中的相应多个阻变单元(包括阻变单元R1)的分别连接多个晶体管的一端，而第一电极层可以是多个存储单元的连接到相同位线BL的一端。例如，一个第二电极可以是阻变单元R1的连接晶体管T1的一端，第一电极层可以是存储单元C1和C3连接到位线BL的一端。第一电极是阻变单元中用于接收位线BL的信号的一端，而第二电极则是连接至诸如选通管或晶体管之类的选择器件的一端。
在一个实施例中，阻变存储器500为导电桥阻变存储器，其中第一电极包括电离能在570kJ/mol-740kJ/mol之间并且电极势在-1.7eV和+0.8eV之间的的电化学活性金属材料，诸如银、铜、钛或其组合物。阻变介电层包括氧化钽、氧化硅、氧化锆、氧化镉、氧化锗、硫化锗、碲化锗、硒化锗、硫化铜、碲化铜、硫化银或其组合物。第二电极包括电离能大于740kJ/mol或电极势大于0.8eV的电化学惰性金属材料，例如铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物。
在另一个实施例中，阻变存储器500为氧缺陷空位阻变存储器，其中第一电极包括电离能大于740kJ/mol或电极势大于0.8eV的电化学惰性金属材料，例如铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物，阻变介电层包括氧化铪、氧化钽、氧化铝、氧化钛或其组合物，第二电极包括电离能大于740kJ/mol或电极势大于0.8eV的电化学惰性金属材料，例如铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物。
以多个第二电极中的一个第二电极544为例进行说明，第二电极544至少部分地位于多个贯通孔中的一个贯通孔中，并且多个第二电极彼此绝缘。在图5A中，每个第二电极可以对应于一个阻变单元的一个端部，并且每个第二电极和相对的第一电极可以构成一个阻变单元以用于存储一个比特的信息。通过使用刻蚀所形成的贯通孔并且在贯通孔中沉积电极，可以根据期望确定第二电极的位置。由于第二电极的位置是确定的，例如每个第二电极聚集在第二电极层的预定区域的表面，因此导电丝在该预定区域的表面形成。当施加的电压保持一致时，阻变存储器中可以在第一电极和第二电极之间形成在时间上和空间上都可以均匀和一致的导电丝，从而确保阻变存储器的各个存储节点的存储性能彼此基本上一致并且各个存储节点在长时间使用期间的性能保持基本上稳定。相比于通过高温裂解或金属锥转移形成的常规阻变存储器，本公开的阻变存储器可以显著提高阻变存储器的性能的一致性和稳定性。
在图5A中，第二电极544可以包括与阻变介电层520相面对的第一电极表面。绝缘层 540包括与阻变介电层相面对的第一绝缘表面，第一绝缘表面与第一电极表面平齐。通过使得电极表面和绝缘表面平齐，确保了各个第二电极相对于第一电极510的距离基本上一致，从而进一步提升阻变存储器的性能的一致性和稳定性。虽然在图5A中示出将第二电极的第一电极表面与绝缘层540的第一绝缘表面平齐，但这仅是示意而非对本公开的范围进行限制。在一些实施例中，第二电极的第一电极表面可以与绝缘层540的第一绝缘表面不平齐，例如比绝缘层的第一绝缘表面更高或更低。
在图5A中，第二电极544可以具有导电部543和绝缘柱542。导电部543具有套结构，套结构设置有凹槽，绝缘柱542位于凹槽中。备选地，导电部543可以具有环状结构。相比于套结构，环状结构在绝缘层540的第一绝缘表面和与第一绝缘表面相对的第二绝缘表面处均具有开口，并且内部设置有内贯通孔。在内贯通孔中，绝缘柱542可以延伸贯通内贯通孔。图5B示出了第二电极544的环状结构和套结构的结构示意图。在图5B中示出了具有套结构的第二电极544的俯视图544-1和第二电极544的立体图544-2。在另一些实施例中，第二电极544可以具有环状电极，即，绝缘柱542的高度与导电部543相同，从而绝缘柱542在竖直方向上延伸贯穿第二电极544。环状结构或套结构在与第二电极层平行的截面中具有圆环、矩形环的形状。备选地，导电部543也可以具有其它截面形状。通过使用环状结构或套结构，可以减小与第一电极相面对的第二电极的面积，从而相比于大面积第二电极的导电丝产生的位置的随机性，可以使得导电丝的产生更为聚集和均匀，从而提升存储器的整体性能，例如如上所述的一致性和稳定性。此外，还可以减少金属材料的使用节省成本。备选地，导电部543可以完全填充贯通孔而不具有绝缘柱542。
在一个实施例中，多个第二电极被均匀布置在第二电极层530中。多个第二电极与阻变介电层接触的总表面面积不高于第二电极层与阻变介电层接触的表面面积的60％、50％、40％、30％、20％或10％。研究发现，如果第二电极层中的第二电极的密度较高，可能会在加工过程中产生离子扩散的问题。此外，由于电阻性能与温度相关，第二电极的密度较高还可能会导致热串扰从而影响阻值的问题。通过限制多个第二电极在第二电极层530中的密度，可以确保加工过程中的离子扩散和热串扰不会显著影响阻变存储器的性能。
图6示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图。在一个实施例中，可以在支撑衬底或其它衬底上形成第二绝缘层600。例如，可以通过物理气相沉积或原子层沉积之类的方法沉积第二绝缘层600。可以理解，也可以使用其它形成或生长方法来形成第二绝缘层600。
图7示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图。在一个实施例中，可以在形成第二绝缘层600之后，在第二绝缘层600中刻蚀多个贯通孔720以形成具有多个贯通孔720的绝缘层710。可以理解，也可以使用其它绝缘材料去除工艺来形成多个贯通孔。
图8示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图。在一个实施例中，可以在形成绝缘层710之后，在绝缘层710的表面上沉积多层导电材料的堆叠，例如在绝缘层710的表面上沉积第一导电材料810并且在第一导电材料810上沉积第二导电材料820。虽然在此仅示出了沉积两层导电材料，但是这仅是示意而非对本公开的范围进行限制。在一些实施例中，可以交替沉积第一导电材料810和第二导电材料820以形成更多层导电材料的堆叠。多层导电材料在贯通孔中的部分具有凹槽，例如凹槽830。可以理解，也可以使用其它导电材料形成工艺来形成多层导电材料的堆叠。
图9示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图。在一个实施例中，可以在交替沉积多层导电材料的堆叠之后，通过刻蚀工艺定向刻蚀掉凹槽830中的多层导电材料，例如第一导电材料810和第二导电材料820。在此之后，可以在上述刻蚀之后的结构的表面上沉积绝缘材料910。虽然在此使用刻蚀工艺和沉积工艺，但是可以使用其它材料去除工艺和材料形成工艺。
图10示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图。在一个实施例中，可以在形成绝缘材料910之后使用抛光工艺来去除绝缘层710之上的部分，直至露出绝缘层710和绝缘柱911，并且第一导电材料810和第二导电材料820的电极表面与绝缘层710和绝缘柱911的表面平齐。
图11示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图。在一个实施例中，可以在图10所示的中间结构之后使用选择性刻蚀剂来刻蚀掉部分第一导电材料811，从而使得第二导电材料820相比于第一导电材料810突出。即，第二导电材料820在垂直于绝缘层710中的第一方向(水平方向)上的尺寸大于第一导电材料810在第一方向上的尺寸，以形成锯齿状的第二电极。通过使得第二导电材料相比于第一导电材料突出，换言之第二导电材料820更接近于第一电极层，可以使得导电丝聚集在第二导电材料820的尖端形成，从而可以使得导电丝的产生更为聚集和均匀，提升存储器的整体性能。此外，还可以减少金属材料的使用节省成本。备选地，也可以不刻蚀第一导电材料810，而将第一导电材料810和第二导电材料820整体用作第二电极。可以理解，在图8中沉积更多层第二导电材料820的情形下，图11可以形成更多个突出的第二导电材料。
图12示出了根据本公开的另一些实施例的用于制造阻变存储器的部分工艺结构示意图。在一个实施例中，可以在图11的结构上沉积阻变介电层1220，并且在阻变介电层1220上沉积第一电极层1210。第一电极层1210可以整体形成，并且包括单个第一电极。备选地，第一电极层1210可以包括与多个第二电极对应的多个第一电极。阻变存储器在操作时，可以基于在第一电极层1210和多个第二电极上的电压，在第二导电材料820与第一电极层1210之间形成均匀和稳定的多个导电丝1230。此外，由于刻蚀和沉积工艺可以随着工艺节点微缩，因此，阻变存储器的贯通孔尺寸、电极尺寸和材料厚度均可以相应地调控，从而提高集成度和降低功耗。由于图6-图12所示的结构的加工工艺可以均不涉及使用诸如高温裂解之类的高温工艺，因此可以减轻后道工艺的压力，并且可以与其兼容。
在图5A和图12所示的阻变存储器中，由于第二电极规则、均匀、平整并且具有相对较小的导电丝形成面积，因此可以有效控制电流提供位置，最大限度地控制金属阳离子或氧缺陷空位的产生位点，进而降低导电丝的产生随机性以及提升导电丝的形状均一性，从而提升阻变存储器的性能一致性，例如，D2D和C2C的一致性。此外还可以提升阻变存储器的稳定性，例如持久性和数据保持能力。此外，图5A和图12所示的阻变存储器还可以有效降低对外加电流的需求，有助于降低能耗。
图13示出了根据本公开的一些实施例的用于制造阻变存储器的方法1300的流程图。图13所示的方法可以用于制造图5A和图12所示的阻变存储器，因此关于图5A-图12所描述的方面可以选择性地应用于方法1300。
在1302，在支撑层上形成绝缘层。在一个实施例中，支撑层例如可以半导体衬底或其它可以支撑的基底层。可以使用沉积，例如物理气相沉积或原子层沉积，来形成绝缘层。本公开对此不进行限制。
在1304，在绝缘层中形成多个贯通孔。在一个实施例中，例如可以对绝缘层进行刻蚀以形成多个贯通孔。通过使用刻蚀工艺，可以确保第二电极的位置处于期望位置并且确保第二电极的尺寸为设计尺寸，从而确保与各个存储单元对应的第二电极的性能的一致性，从而进一步提高存储器的性能的一致性和稳定性。可以理解，也可以使用其它绝缘材料去除工艺来通过去除部分绝缘材料以形成多个贯通孔。
在1306，在多个贯通孔中的至少一部分中形成多个第二电极。第二电极至少部分地位于多个贯通孔中的一个贯通孔中。在一个实施例中，例如可以在绝缘层上和在多个贯通孔中沉积导电材料，在导电材料的表面上沉积绝缘材料以形成中间结构，以及对中间结构进行抛光，直至露出绝缘层，以形成多个第二电极。通过使用沉积和抛光工艺，可以使得电极表面和绝缘表面平齐，确保了各个第二电极相对于第一电极的距离基本上一致，从而进一步提升阻变存储器的性能的一致性和稳定性。此外，通过使用上述方式，可以形成环状结构或套结构。这减小与第一电极相面对的第二电极的面积，从而相比于大面积第二电极的导电丝产生的位置的随机性，可以使得导电丝的产生更为聚集和均匀，从而提升存储器的整体性能。此外，还可以减少金属材料的使用节省成本。在第五方面的一种可能实现方式中，环状结构或套结构在与第二电极层平行的截面中具有圆环、矩形环的形状。
在一个实施例中，在所述多个贯通孔中和在所述绝缘层的表面上沉积导电材料，直至导电材料完全填充所述多个贯通孔；对在所述绝缘层表面上方的导电材料进行抛光，直至露出绝缘层，以形成多个第二电极。通过使用沉积和抛光工艺，可以使得电极表面和绝缘表面平齐，确保了各个第二电极相对于第一电极的距离基本上一致，从而进一步提升阻变存储器的性能的一致性和稳定性。
在另一实施例中，在多个贯通孔中的至少一部分中形成多个第二电极包括在绝缘层上和在多个贯通孔中交替沉积第一导电材料和第二导电材料，第二导电材料与第一导电材料不同并且在贯通孔中形成凹槽；对凹槽下方的第一导电材料和第二导电材料进行蚀刻以形成中间贯通孔；在第一导电材料或第二导电材料的表面上并且在中间贯通孔中沉积绝缘材料以形成中间结构；对中间结构进行抛光，直至露出绝缘层；以及对第一导电材料进行选择性刻蚀，以形成多个第二电极。通过使用沉积和抛光工艺，可以使得电极表面和绝缘表面平齐，确保了各个第二电极中的第二导电材料相对于第一电极的距离基本上一致，从而进一步提升阻变存储器的性能的一致性和稳定性。此外，通过使得第二导电材料相比于第一导电材料突出，换言之第二导电材料更接近于第一电极层，可以使得导电丝聚集在第二导电材料的尖端形成，从而可以使得导电丝的产生更为聚集和均匀，提升存储器的整体性能。此外，还可以减少金属材料的使用节省成本。
在一些实施例中，多个第二电极被均匀布置在第二电极层中。多个第二电极与阻变介电层接触的总表面面积不高于第二电极层与阻变介电层接触的表面面积的60％、50％、40％、30％、20％或10％。通过限制第二电极在第二电极层中的密度，可以确保加工过程中的离子扩散和热串扰不会显著影响阻变存储器的性能。
在1308，在绝缘层上形成阻变介电层。在一个实施例中，以使用沉积，例如物理气相沉积或原子层沉积，来形成阻变介电层。本公开对此不进行限制。在1310，在阻变介电层上形成第一电极层。在一个实施例中，以使用沉积，例如物理气相沉积或原子层沉积，来形成阻变介电层。备选地，也可以通过其它方法来生长第一电极层，本公开对此不进行限制。在一个实施例中，阻变存储器为导电桥阻变存储器，方法1300中涉及的第一电极包括银、铜、钛 或其组合物，阻变介电层包括氧化钽、氧化硅、氧化锆、氧化镉、氧化锗、硫化锗、碲化锗、硒化锗、硫化铜、碲化铜、硫化银或其组合物，第二电极包括铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物。在一个实施例中，阻变存储器为氧缺陷空位阻变存储器，方法1300中涉及的第一电极包括铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物，阻变介电层包括氧化铪、氧化钽、氧化铝、氧化钛或其组合物，第二电极包括铂、铱、钽、钨、导电金属氮化物、非晶碳或其组合物。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。
Claims (12)
- 一种阻变存储器，包括：第一电极层；阻变介电层；以及第二电极层，所述阻变介电层位于所述第一电极层和所述第二电极层之间，所述第二电极层包括：绝缘层；多个贯通孔，位于所述绝缘层中；以及多个第二电极，所述多个第二电极中的每个第二电极至少部分地位于所述多个贯通孔中的一个贯通孔中，并且所述多个第二电极彼此绝缘。
- 根据权利要求1所述的阻变存储器，其中所述第二电极与所述阻变介电层相接触；以及所述绝缘层与所述阻变介电层相接触。
- 根据权利要求1或2所述的阻变存储器，其中所述第二电极包括：导电部，具有环状结构或套结构，所述环状结构内部设置有内贯通孔，所述套结构设置有凹槽；以及绝缘柱，位于所述凹槽或所述内贯通孔中。
- 根据权利要求1或2所述的阻变存储器，其中所述第二电极包括：第一导电材料；以及第二导电材料，所述第二导电材料与所述第一导电材料不同，所述第二导电材料和所述第一导电材料在所述贯通孔中交替布置，所述第二导电材料在垂直于所述绝缘层中的第一方向上的尺寸大于所述第一导电材料在所述第一方向上的尺寸。
- 根据权利要求1-4中任一项所述的阻变存储器，其中所述多个第二电极被均匀布置在所述第二电极层中；以及所述多个第二电极与所述阻变介电层接触的总表面面积不高于第二电极层与所述阻变介电层接触的表面面积的60％。
- 根据权利要求1-5中任一项所述的阻变存储器，其中所述第一电极层为多个存储单元共有并且耦合至位线；以及所述多个第二电极分别是相应的所述多个存储单元的一部分，并且所述多个第二电极分别耦合至相应的多个选通管或晶体管。
- 根据权利要求1-6中任一项所述的阻变存储器，其中所述阻变介电层被配置成响应于所述第一电极层和所述第二电极层中的至少一个第二电极之间的电压，生成至少一个导电丝。
- 一种电子设备，包括供电装置；以及根据权利要求1-7中任一项所述的阻变存储器，由所述供电装置供电。
- 一种制造阻变存储器的方法，包括：在支撑层上形成绝缘层；在所述绝缘层中形成多个贯通孔；在所述多个贯通孔中的至少一部分中形成多个第二电极，所述第二电极至少部分地位于 所述多个贯通孔中的一个贯通孔中；在所述绝缘层上形成阻变介电层；以及在所述阻变介电层上形成第一电极层。
- 根据权利要求9所述的方法，其中在所述绝缘层中形成多个贯通孔包括对所述绝缘层进行刻蚀以形成所述多个贯通孔。
- 根据权利要求9或10所述的方法，其中在所述多个贯通孔中的至少一部分中形成多个第二电极包括：在所述绝缘层上和在所述多个贯通孔中沉积导电材料；在所述导电材料的表面上沉积绝缘材料以形成中间结构；以及对所述中间结构进行抛光，直至露出所述绝缘层，以形成所述多个第二电极。
- 根据权利要求9或10所述的方法，其中在所述多个贯通孔中的至少一部分中形成多个第二电极包括：在所述绝缘层上和在所述多个贯通孔中交替沉积第一导电材料和第二导电材料，所述第二导电材料与所述第一导电材料不同并且在所述贯通孔中形成凹槽；对所述凹槽下方的所述第一导电材料和所述第二导电材料进行刻蚀以形成中间贯通孔；在所述第一导电材料或所述第二导电材料的表面上并且在所述中间贯通孔中沉积绝缘材料以形成中间结构；对所述中间结构进行抛光，直至露出所述绝缘层；以及对所述第一导电材料进行选择性刻蚀，以形成所述多个第二电极。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2021/140220 WO2023115357A1 (zh) | 2021-12-21 | 2021-12-21 | 阻变存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116649018A true CN116649018A (zh) | 2023-08-25 |
Family
ID=86900962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180037278.4A Pending CN116649018A (zh) | 2021-12-21 | 2021-12-21 | 阻变存储器及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116649018A (zh) |
| WO (1) | WO2023115357A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579280B (zh) * | 2012-08-10 | 2015-12-02 | 复旦大学 | 电阻型存储器及其制备方法 |
| US9362496B2 (en) * | 2013-03-13 | 2016-06-07 | Microchip Technology Incorporated | Resistive memory cell with trench-shaped bottom electrode |
| CN110718569B (zh) * | 2019-09-02 | 2022-10-14 | 北京大学 | 一种基于阻变存储器的1t2r存储单元及其制备方法 |
| CN111312895A (zh) * | 2020-02-21 | 2020-06-19 | 上海华力微电子有限公司 | 阻变存储器及阻变存储器的制造方法 |
| CN111769196B (zh) * | 2020-07-17 | 2023-11-21 | 厦门半导体工业技术研发有限公司 | 阻变存储器、阻变元件及其制备方法 |
| CN112687793A (zh) * | 2020-12-25 | 2021-04-20 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制备方法 |
-
2021
- 2021-12-21 WO PCT/CN2021/140220 patent/WO2023115357A1/zh active Application Filing
- 2021-12-21 CN CN202180037278.4A patent/CN116649018A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023115357A1 (zh) | 2023-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11923289B2 (en) | Stack of horizontally extending and vertically overlapping features, methods of forming circuitry components, and methods of forming an array of memory cells | |
| US6635914B2 (en) | Microelectronic programmable device and methods of forming and programming the same | |
| US6858482B2 (en) | Method of manufacture of programmable switching circuits and memory cells employing a glass layer | |
| US7872249B2 (en) | Nonvolatile memory device and methods of operating and fabricating the same | |
| CN101859871B (zh) | 存储元件及其制造方法和半导体存储装置 | |
| US8710484B2 (en) | Method for manufacturing non-volatile memory device, non-volatile memory element, and non-volatile memory device | |
| US8213217B2 (en) | Microelectronic programmable device and methods of forming and programming the same | |
| US8017453B2 (en) | Method and apparatus for forming an integrated circuit electrode having a reduced contact area | |
| US8183665B2 (en) | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same | |
| EP1580762A2 (en) | Memory cell having an electric field programmable storage element, and method of operating same | |
| CN1925184A (zh) | 非易失存储器件及其制造方法 | |
| US9006076B2 (en) | Resistive memory device and fabrication method thereof | |
| TWI555245B (zh) | 非揮發性阻值變化元件 | |
| US20230012865A1 (en) | Methods for Fabricating Resistive Change Element Arrays | |
| JP2009295255A (ja) | 半導体記憶装置 | |
| CN116649018A (zh) | 阻变存储器及其制造方法 | |
| US20140042382A1 (en) | Sidewall diode driving device and memory using same | |
| US20190198570A1 (en) | Elementary cell comprising a resistive random-access memory and a selector, stage and matrix of stages comprising a plurality of said cells and associated manufacturing method | |
| US8629492B2 (en) | Shift register memory | |
| JP2012216725A (ja) | 抵抗記憶装置およびその製造方法 | |
| US20080073751A1 (en) | Memory cell and method of manufacturing thereof | |
| CN109817630B (zh) | 非易失性三维半导体存储器的核壳栅电极及其制备方法 | |
| US10559750B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| CN115224191A (zh) | 一种铁电超晶格多值存储器件及其制作方法 | |
| KR20090001192A (ko) | Ｐｎ 다이오드를 이용한 상변화 기억 소자 및 그의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |