CN1910822B - 数据传输系统、编码设备和解码设备 - Google Patents
数据传输系统、编码设备和解码设备 Download PDFInfo
- Publication number
- CN1910822B CN1910822B CN2005800028171A CN200580002817A CN1910822B CN 1910822 B CN1910822 B CN 1910822B CN 2005800028171 A CN2005800028171 A CN 2005800028171A CN 200580002817 A CN200580002817 A CN 200580002817A CN 1910822 B CN1910822 B CN 1910822B
- Authority
- CN
- China
- Prior art keywords
- matrix
- parity
- parameter
- row
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 139
- 239000011159 matrix material Substances 0.000 claims abstract description 269
- 238000000034 method Methods 0.000 claims abstract description 68
- HPNSNYBUADCFDR-UHFFFAOYSA-N chromafenozide Chemical compound CC1=CC(C)=CC(C(=O)N(NC(=O)C=2C(=C3CCCOC3=CC=2)C)C(C)(C)C)=C1 HPNSNYBUADCFDR-UHFFFAOYSA-N 0.000 claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000012937 correction Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 230000000737 periodic effect Effects 0.000 description 11
- 230000015654 memory Effects 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 230000033228 biological regulation Effects 0.000 description 3
- 241001269238 Data Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
公开了一种允许容易地产生可实现优越纠错特性的低密度奇偶校验码的方法。传输线编码器的处理器(50)从左侧的m行、k列子阵H1和右侧的m行、m列子阵H2来构造奇偶校验矩阵H。处理器(50)把子阵H2产生为单位矩阵。处理器(50)产生子阵H1以满足以下条件:当选择子阵H1中所包含的任何两行时,这两行具有互质的周期,或者当周期相同时,这两行具有不同的相位。然后,处理器(50)结合子阵H1和子阵H2来产生奇偶校验矩阵H。
Description
技术领域
本发明涉及一种奇偶校验矩阵产生方法和奇偶校验矩阵产生程序,借此把低密度奇偶校验(LDPC)码用作纠错码的的编码器(编码设备)和解码器(解码设备)产生奇偶校验矩阵;并且本发明涉及一种应用该奇偶校验矩阵产生方法和奇偶校验矩阵产生程序的数据传输系统、编码设备和解码设备。
背景技术
当经由可能出现传输错误的传输线来传输数据时,典型地使用纠错码。图1所示为经由传输线传输数据的数据传输系统的配置例子框图。例如,图1所示的数据传输系统在发送侧装备有传输线编码器11,并且经由传输线12在接收侧装备有传输线解码器13。利用传输线编码器11和传输线解码器13来实施纠错,可消除传输错误对从数据发生器10发送到数据消费设备14的数据的影响。
Reed-Solomon码和Turbo码是周知的纠错码。另外,表现出接近逻辑极限(Shannon极限)的能力的LDPC码近些年来作为纠错码正受到注意。
如果k是经LDPC编码的消息(数据)的消息长度,且n为编码后的码字长,则可以把LDPC码的奇偶校验矩阵H表示为(n-k)行、n列矩阵。如果消息是S=(s1,s2,...,sk),且码字是C=(c1,c2,...,cn),则通过将k行、n列发生器矩阵G乘以消息S,来获得码字C。换句话说,通过寻找C=SG来获得码字C。因为所有码字C都满足条件HCt=0,所以GHt=0。进一步,Ct表示码字C的转置向量,并且Ht表示奇偶校验矩阵H的转置矩阵。
作为LDPC码的应用例子,非专利文献1描述了把LDPC码用作分组交换网络中发生的分组丢失的对策的例子,在分组交换网络中分组序列被LDPC编码。
LDPC的纠错特性是由通过奇偶校验矩阵确定的。非专利文献2公开了LDPC码纠错特性的逻辑分析。根据非专利文献2,LDPC码的纠错特性主要是由奇偶校验矩阵的加权分布确定的。奇偶校验矩阵几乎完全由元素“0”构成,而只包含零星的元素“1”。加权表示奇偶校验矩阵中每一行和每一列中所包含的元素“1”的数目。
在LDPC码的发起者Robert G.Gallager所提出的奇偶校验矩阵中,行和列的加权是均匀的。根据Robert G.Gallager所提出的奇偶校验矩阵的LDPC码被称为“规则”LDPC码。图2所示为规则LDPC码的奇偶校验矩阵的例子的说明图。在图2所示的奇偶校验矩阵中,每一行的加权即元素“1”的数目被固定为WR(均匀的),并且每一列的加权即元素“1”的数目被固定为WC(均匀的)。
相反,非专利文献2清楚地显示,根据非均匀加权奇偶校验矩阵的、且具有特殊分布的LDPC码具有比规则LDPC码更好的纠错特性。通过非均匀加权奇偶校验矩阵实现的、且具有特殊分布的LDPC码被称为不规则LDPC码。
作为产生具有最佳加权分布的奇偶校验矩阵的方法,专利文献1描述了一种基于编码率来产生奇偶校验矩阵的LDPC码奇偶校验矩阵产生方法。在专利文献1所描述的LDPC码奇偶校验矩阵产生方法中,利用线性编程方法来确定加权分布。然后,在确定每行和每列的元素“1”数目之后,通过利用伪随机数放入元素“1”的位置,来产生奇偶校验矩阵。
奇偶校验矩阵的纠错特性不仅仅是由行和列的加权分布确定的。众所周知,即使给定奇偶校验矩阵的行和列的最佳加权分布,当利用二部图(Tanner图)来表示奇偶校验矩阵时,二部图上长度为4的短环的出现也将导致纠错特性的急剧下降。
图3A和3B所示为对应于奇偶校验矩阵的二部图的例子的说明图。图3A示出了奇偶校验矩阵的例子,图3B示出了代表图3A所示奇偶校验矩阵的二部图。在图3B中,变量节点对应于码字的每一位,且校验节点对应于奇偶校验矩阵的每一行。另外,连接节点的边代表奇偶校验矩阵中的元素“1”。如图3A和图3B所示,当在奇偶校验矩阵的任何两行之间有共享的、具有元素“1”两列或多列(公共列)时,二部图中将出现长度为4的环。
典型地利用和积解码方法来执行LDPC码的解码,以基于其中叠加了错误的码字来估计原始消息。如果奇偶校验矩阵中没有出现环,则和积解码方法是最大后验概率(MAP)估计。如果奇偶校验矩阵中存在环,则和积解码方法是从MAP估计降级的方法,并且只是近似MAP估计。结果,提出了许多奇偶校验矩阵产生方法以防止奇偶校验矩阵中出现环。
另外,奇偶校验矩阵不仅确定纠错特性,而且确定编码的计算成本(计算量)及用于产生发生器矩阵的计算成本。典型地,需要O(n2)次计算来执行编码,但是需要O(n3)次计算来计算发生器矩阵。
为了减少计算发生器矩阵的计算成本及编码的计算成本,提出了一种方法:把奇偶校验矩阵的一部分构造为单位矩阵或三角矩阵,以便把计算发生器矩阵或编码期间的计算次数限制为O(n)。
例如,专利文献2描述了一种低密度奇偶校验编码方法:把代表周期移位的方阵的幂用作子阵,并且组装这些子阵以构成奇偶校验矩阵,来防止短环的产生。在专利文献2所描述的低密度奇偶校验编码方法中,使奇偶校验矩阵成三角形,同时防止环的产生。然后,通过使发生器矩阵和奇偶校验矩阵等效,可以把编码时的计算次数限制为O(n)。另外,在专利文献2所描述的低密度奇偶校验编码方法中,因为可以仅仅利用规则的移位来产生奇偶校验矩阵,所以奇偶校验矩阵的产生成本低。
非专利文献1:Michael G.Luby,Michael Mitzenmacher,M.AminShokrollahi,Daniel A.Spielman,Efficient Erasure Correcting Codes,“IEEE Transactions on Information Theory,”February 2001,Vol.47,No.2,pp.569-584。
非专利文献2:Thomas J.Richardson,M.Amin Shokrollahi,Designof Capacity-Approaching Irregular Low-Density Parity-Check Codes,“IEEE Transactions on Information Theory,”February 2001,Vol.47,No.2,pp.619-637。
专利文献1:JP-A-2003-198383(pp.4-10,图1-18)
专利文献2:JP-A-2002-115768(pp.6-10,图1-9)
发明内容
专利文献1所描述的LDPC码奇偶校验矩阵产生方法使能减小奇偶校验矩阵的产生成本。然而,该方法不能减小从奇偶校验矩阵计算发生器矩阵的计算成本或当利用所计算的发生器矩阵进行编码时的计算成本。进一步,该方法需要以下复杂计算:利用伪随机数和线性编程方法来产生奇偶校验矩阵。
另外,在专利文献2所描述的低密度奇偶校验编码方法中,在执行形成三角形之前的矩阵的行加权和列加权是均匀的,并且所产生的奇偶校验矩阵近似规则LDPC码的奇偶校验矩阵。结果,不能产生总是实现纠错特性提高的奇偶校验矩阵。
因此,本发明的目的是,提供一种能够在低密度奇偶校验码中实现优越纠错特性并能够通过简单方法来产生奇偶校验矩阵的奇偶校验矩阵产生方法、数据传输系统、编码设备、解码设备及奇偶校验矩阵产生程序。
本发明的另一目的是,提供一种能够限制当产生奇偶校验矩阵和编码时的计算成本的奇偶校验矩阵产生方法、数据传输系统、编码设备、解码设备及奇偶校验矩阵产生程序。
根据本发明的数据传输系统是一种包括对数据进行编码的编码设备和对已编码数据进行解码的解码设备的数据传输系统;其中编码设备基于规定的参数,利用奇偶校验矩阵产生方法来产生奇偶校验矩阵,利用所产生的奇偶校验矩阵来执行低密度奇偶编码,以将数据转换为码字,并经由传输线把转换后的码字发送给解码设备;并且解码设备基于和编码设备所用的参数相同的参数,利用奇偶校验矩阵产生方法来产生奇偶校验矩阵,并利用所产生的奇偶校验矩阵对从编码设备收到的码字进行解码,以将其转换为编码前的数据。
可以把编码设备配置成,基于作为参数的规定周期列表P来产生奇偶校验矩阵,并且可以把解码设备配置成,基于和编码设备所用的周期列表P相同的周期列表P来产生奇偶校验矩阵。根据该配置,仅仅确定周期列表P就使能容易产生奇偶校验矩阵。
进一步,也可以把编码设备配置成:通过基于作为参数的周期列表P的首项元素p(1)产生从元素p(2)到元素p(PL)的元素,来确定周期列表P;以及基于所确定的周期列表来产生奇偶校验矩阵,并且可以把解码设备配置成:通过基于和编码设备所用的元素p(1)相同的元素p(1)产生从元素p(2)到元素p(PL)的元素,来确定周期列表P;以及基于所确定的周期列表来产生奇偶校验矩阵。根据该配置,仅仅确定周期列表P的首项元素就使能自动确定周期列表P及容易产生奇偶校验矩阵。
也可以把编码设备配置成这样产生周期列表P的元素p(j),以致元素p(j)是满足和从首项元素p(1)到元素p(j-1)的所有元素都互质的条件的值当中的最小值;并且可以把解码设备配置成这样产生周期列表P的元素p(j),以致元素p(j)是满足和从首项元素p(1)到元素p(j-1)的所有元素都互质的条件的值当中的最小值。根据该配置,仅仅确定周期列表P的首项元素就使能自动确定周期列表P及容易产生奇偶校验矩阵。
另外,也可以把编码设备配置成这样产生周期列表P的元素p(j),以致元素p(j)是每一个都满足作为大于前一元素p(j-1)的质数的条件的值当中的最小值;并且可以把解码设备配置成这样产生周期列表P的元素p(j),以致元素p(j)是每一个都满足作为大于前一元素p(j-1)的质数的条件的值当中的最小值。根据该配置,仅仅确定周期列表P的首项元素就使能自动确定周期列表P及容易产生奇偶校验矩阵。
也可以把编码设备配置成经由传输线向解码设备发送参数;并且可以把解码设备配置成,基于和编码设备所用的参数相同的参数,利用从编码设备收到的参数来产生奇偶校验矩阵。根据该配置,可以容易地维持编码设备所用周期列表和解码设备所用周期列表的统一。
也可以把解码设备配置成经由传输线向编码设备发送参数;并且可以把编码设备配置成,基于和解码设备所用的参数相同的参数,利用从解码设备收到的参数来产生奇偶校验矩阵。根据该配置,可以容易地维持编码设备所用周期列表和解码设备所用周期列表的统一。
也可以把编码设备配置成,对于每一个规定的时间间隔,经由传输线向解码设备发送参数;并且可以把解码设备配置成,基于和编码设备所用的参数相同的参数,利用从编码设备收到的参数来这样产生奇偶校验矩阵。根据该配置,可以容易地维持编码设备所用周期列表和解码设备所用周期列表的统一。
也可以把解码设备配置成,对于每一个规定的时间间隔,经由传输线向编码设备发送参数;并且可以把编码设备配置成,基于和解码设备所用的参数相同的参数,利用从解码设备收到的参数来产生奇偶校验矩阵。根据该配置,可以容易地维持编码设备所用周期列表和解码设备所用周期列表的统一。
也可以把编码设备配置成,当参数的内容被更新时,经由传输线向解码设备发送参数;并且可以把解码设备配置成,基于和编码设备所用的参数相同的参数,利用从编码设备收到的参数来产生奇偶校验矩阵。根据该配置,可以实时维持编码设备所用周期列表和解码设备所用周期列表的统一。
也可以把解码设备配置成,当参数的内容被更新时,经由传输线向编码设备发送参数;并且可以把编码设备配置成,基于和解码设备所用的参数相同的参数,利用从解码设备收到的参数来产生奇偶校验矩阵。根据该配置,可以实时维持编码设备所用周期列表和解码设备所用周期列表的统一。
根据本发明的编码设备,基于规定的参数,利用奇偶校验矩阵产生方法来产生奇偶校验矩阵,利用所产生的奇偶校验矩阵来执行低密度奇偶编码,以将数据转换为码字,并经由传输线将转换后的码字发送给解码设备。
根据本发明的解码设备经由传输线从编码设备接收码字,并且基于规定的参数,利用奇偶校验矩阵产生方法来产生奇偶校验矩阵,利用所产生的奇偶校验矩阵对所收到的码字进行解码,并将其转换为编码前的数据。
根据本发明,产生奇偶校验矩阵H的子阵H1,以满足以下条件:当选择任何两行时,这两行具有互质的周期,或者当周期相同时,这两行具有不同的相位。当两行具有互质的周期时,可以防止这两行中存在公共列。另外,当两行具有相同的周期但具有不同的相位时,可以将这两行中所存在的公共列限制为最多只有一个公共列。结果,可以防止由二部图中的短环所造成的纠错能力下降。另外,因为是利用互质的多个周期来产生行的,所以可以防止由行加权的均匀性所造成的纠错能力下降。最终,如果周期和相位确定了,则能够简化子阵H1的产生。因此,可以在低密度奇偶校验码中实现优越的纠错特性,并且可以通过简单方法来产生奇偶校验矩阵。
附图说明
图1所示为数据传输系统的配置例子框图;
图2所示为规则LDPC码的奇偶校验矩阵的例子的说明图;
图3A示出了奇偶校验矩阵的例子;
图3B所示为奇偶校验矩阵的二部图的例子的说明图;
图4所示为应用根据本发明的奇偶校验矩阵产生方法的传输线编码器的配置例子的框图;
图5所示为处理器50借以产生子阵H1的过程进展的例子的流程图;
图6所示为由处理器50所产生的奇偶校验矩阵H的例子的说明图;
图7所示为处理器50借以产生子阵H2的过程进展的例子的流程图;
图8所示为由处理器50所产生的奇偶校验矩阵H的另一个例子的说明图;
图9所示为处理器50借以产生奇偶校验矩阵H的过程进展的例子的流程图;以及
图10所示为由处理器50所产生的奇偶校验矩阵H的又一个例子的说明图。
参考数字的解释
50处理器
51存储器
52输入/输出单元
具体实施方式
第一实施例
接下来参考附图来说明本发明的第一实施例。图4是示出应用根据本发明的奇偶校验矩阵产生方法的传输线编码器的配置例子的框图。如图4所示,传输线编码器包括处理器50、存储器51和输入/输出单元52。
在图4中,处理器50产生低密度奇偶校验(LDPC)码的奇偶校验矩阵,并将所产生的奇偶校验矩阵写入存储器51。处理器50进一步从存储器51读取数据串(消息),并使所读取的数据串受到LDPC编码,以产生码字。然后,处理器50将所产生的码字提供给输入/输出单元52。例如,存储器51存储奇偶校验矩阵和数据串。输入/输出单元52将来自处理器50的码字提供给外面。例如,输入/输出单元52经由传输线将码字发送给传输线解码器。当从外面收到作为输入的数据串时,输入/输出单元52将所收到的数据串写入存储器51。
传输线编码器配有存储单元(未示出),用于存储用来使处理器50执行产生奇偶校验矩阵及编码数据串的处理的各种程序。例如,传输线编码器的存储单元存储奇偶校验矩阵产生程序,用于使计算机执行以下处理:从m行、k列的子阵H1和m行、m列的子阵H2来形成奇偶校验矩阵H(其中m=n-k);以及确定子阵H1的每一行的矩阵元素“1”的位置,以满足以下条件:当选择子阵H1中所包含的任何两行时,这两行的周期互质,或者当这两行的周期相同时,它们的相位不同。
在该实施例中,对以下情况进行说明:处理器50产生用于LDPC码编码中的m行、n列奇偶校验矩阵H,其中消息长度为k、且码字长为n。在这种情况下,m=n-k。在该实施例中,处理器50从左侧的m行、k列子阵H1和右侧的m行、m列子阵H2来构造奇偶校验矩阵H。
在该实施例中,处理器50把子阵H2产生为单位矩阵。另外,处理器50根据规定的条件来产生子阵H1,作为具有矩阵元素“1”或“0”的矩阵。然后,处理器50结合子阵H1和子阵H2,以产生奇偶校验矩阵H。以下说明产生子阵H1的过程。
处理器50产生子阵H1,以致每一行中通过规定的周期和规定的相位确定的位置的矩阵元素为“1”,并且其它矩阵元素为“0”。在此,“周期”指示行中所包含的某一元素“1”和另一元素“1”之间的距离。在该实施例中,相对于行中的每个周期来排列元素“1”。另外,“相位”是行中的元素“1”当中距左边最远的元素的列位置。相位的取值从1到周期。如果周期和相位确定了,则行中的元素“1”位置和元素“1”数目也就确定了。
在该实施例中,处理器50产生子阵H1,以满足以下条件:当选择子阵H1中所包含的任何两行时,这两行的周期互质,或者当这两行的周期相同时,这两行具有不同的相位。当连续产生子阵H1的每一行时,处理器50选择周期和相位,用于产生满足关于到那一点已产生的所有行的周期和相位的两个条件中任一条件的下一行。
图5所示为处理器50借以产生子阵H1的过程进展的例子的流程图。处理器50设置周期列表P={p1,p2,...,pj}(步骤S110)。例如,当用户应用周期列表P的每个元素作为输入时,处理器50把包含所应用的每个元素的周期列表P设为输入。作为选择,例如当根据主应用程序接收每个元素作为输入时,处理器50把包含所收到的每个元素的周期列表P设为输入。在步骤S110中,这样进行设置,以致周期列表P中的每个元素互质,并且周期列表P中的元素值之和等于或大于m。
处理器50初始化用于产生子阵H1每一行的每个变量(步骤S120)。在该实施例中,把指示周期的周期变量a、变量b、以及指示子阵H1每一行中作为产生目标的行的产生目标行号r,用作变量。而且,在该实施例中,变量b的值与每一行的元素“1”中距左边最远的元素位置一致。
因而,在该实施例中,变量b起指示相位的相位变量的作用。
在步骤S120中,处理器50把周期列表P的首项元素p1设为周期变量a的初值,并把变量b的初值设为“1”。处理器50进一步将产生目标行号r的初值设为“1”。
处理器50产生与产生目标行号r对应的行(步骤S121)。在步骤S121中,处理器50利用产生方程c=a·i+b来产生子阵H1的行r。处理器50通过把位于由产生方程c=a·i+b所指示的列c中的矩阵元素设为“1”、并把其它元素设为“0”,来产生行r。在这种情况下,“i”为整数。
接着,处理器50判断所产生的行r是否为子阵H1的最后一行(步骤S122)。如果判断所产生的行r是最后一行,则处理器50结束产生子阵H1的处理。如果判断所产生的行r不是最后一行,则处理器50更新变量b和产生目标行号r(步骤S123)。在步骤S123中,处理器50使产生目标行号r加“1”。处理器50进一步使变量b加“1”。
一旦更新变量b,处理器50就判断变量b是否等于或小于周期变量a(步骤S124)。如果判断“b”等于或小于“a”,则处理器50返回到步骤S121的处理,并重复执行从步骤S121起的处理。
一旦判断b不是小于或等于a,则处理器50更新周期变量a(步骤S125)。在步骤S125中,处理器50从周期列表P读取下一元素的值,以便将该值设置周期变量a。处理器50进一步将变量b的值设为1。然后,处理器50返回到步骤S121的处理,并重复执行从步骤S121起的处理。
图6所示为由处理器50所产生的奇偶校验矩阵H的例子的说明图。图6所示的奇偶校验矩阵H是在消息长度被设为k=12且码字长被设为n=20的情况下所产生的矩阵。因此,如图6所示,奇偶校验矩阵H的行数为m=n-k=8。另外,如图6所示,处理器50把奇偶校验矩阵H中的子阵H2产生为单位矩阵。在步骤S110中将奇偶校验矩阵H中的子阵H1设为周期列表P={3,4,5},并根据图2所示的处理来产生子阵H1。
例如,在步骤S120中,处理器50把周期列表P的首项元素3设为周期变量a的初值,并把变量b和产生目标行号r的初值设为“1”。在步骤S121中,处理器50利用这些变量a和b分别得到相对于i=0,1,2,3的c=1,4,7,10的每一个。然后,如图6所示,处理器50把子阵H1的第一行元素中的第一、第四、第七和第十列元素设为“1”,并把第一行元素中的其它元素设为“0”,由此产生第一行。
在步骤S123中,当变量b和产生目标行号r的每一个都被更新为“2”时,处理器50利用周期变量a=3和变量b=2分别得到相对于i=0,1,2,3的c=2,5,8,11的每一个。然后,处理器将子阵H1的第二行元素中的第二、第五、第八和第十一列元素设为“1”,并将第二行元素中的其它元素设为“0”,由此产生第二行,如图6所示。
当产生子阵H1的第三行、并将变量b更新为“4”时,处理器50判断变量b=4不是小于或等于变量a=3,然后在步骤S124中将周期变量a更新为“4”。然后,处理器50利用周期变量a=4来产生子阵H1的第四至第七行,如图6所示。
一旦产生子阵H1的第八行,处理器50就判断所产生的行r=8是最后一行,并结束处理。这样,通过上述过程产生了子阵H1。然后,处理器50结合子阵H1和子阵H2来产生图6所示的奇偶校验矩阵H。
如图6所示,在该例子的子阵H1中,对于周期3和周期4,存在与所有相位(从1到周期值的相位)对应的行,但是对于周期5,只存在与相位1对应的行。
如图6所示,子阵H1的第一至第三行中的任一行、第四至第七行中的任一行、以及第八行的周期都是互质的,并且不存在一个公共列。另外,当选择第一至第三行中的任何两行时,这两行的周期都等于“3”,但是这两行的相位不同,并且不存在公共列。类似,当选择第四至第七行中的任何两行时,周期都等于“4”,但是相位不同,且不存在公共列。
在步骤S121中,可以把c=a·i+k+r用作产生方程,来代替把条件c=a·i+b用作产生方程。通过采用这种形式,当考虑奇偶校验矩阵H的整体时,可以组合子阵H1和H2的相位。
另外,虽然周期列表P包含多个元素,但是也可以从单个参数来产生这多个元素。例如,周期列表P的元素不仅满足互质条件,而且满足累进增加的条件。当把周期列表P的元素定义为满足这两个条件的值中的最小值时,则仅仅确定首项元素p1作为参数就使能确定整个周期列表P的每个元素。
作为选择,如果把除首项元素p1以外的元素pi的每一个定义为大于前一元素p(i-1)的质数中的最小质数,则仅仅确定首项元素p1就使能确定整个周期列表P。
虽然在该实施例中描述了在步骤S110中设置周期列表P所有元素的情况,但是可以通过采用从单个参数来产生周期列表P每个元素的定义,来最后推导每个元素。在这种情况下,处理器50可以利用步骤S125中周期变量a的每次更新,来产生周期列表P的元素。例如,处理器50可以在步骤S110中只设置元素p1,然后在步骤S125中得到满足所定义的条件的下一个值。通过采用这种方法,可以实现本质上等效于在步骤S110中设置整个周期列表P的操作。
而且,在该实施例中,描述了传输线编码器产生供LDPC编码之用的奇偶校验矩阵H的情况,但是该奇偶校验矩阵产生方法也可应用于传输线解码器产生供码字解码之用的奇偶校验矩阵H的情况。
如上所述,根据该实施例,用于低密度奇偶校验码中的m行、n列奇偶校验矩阵H由左侧的m行、k列子阵H1和右侧的m行、m列子阵H2构成。另外,处理器50产生子阵H1,以满足以下条件:当选择子阵H1中所包含的任何两行时,这两行具有互质的周期(条件a),或者当这两行的周期相等时,这两行具有不同的相位(条件b)。
根据该实施例,处理器50把子阵H2产生为单位矩阵。
在包含按照条件b产生的子阵H1的行的奇偶校验矩阵H的行的任何两行中,从未出现公共列。结果,可以防止出现长度为4的短环,并且可以防止由二部图中的短环所造成的纠错能力下降。
进一步,对于包含按照条件a所产生的子阵H1的行的奇偶校验矩阵H的任何两行中的周期的每个最小公倍数,都出现了公共列。在这种情况下,这两行的周期互质,因此最小公倍数是周期的乘积。如果这样选择周期,以致周期乘积等于或大于k,则可以把两行中出现的公共列的数目限制为仅仅为1。结果,可以防止出现长度为4的短环,并且可以防止由二部图上的短环所造成的纠错能力下降。
进一步,利用互质的多个周期来产生行使能非均匀行加权,借此能够防止由行加权的均匀性所造成的纠错能力下降。
进一步,如果周期和相位确定了,则可以利用简单的产生方程容易地产生子阵H1。因此,可以在低密度奇偶校验码中实现优越的纠错特性,并且可以通过简单的方法来产生奇偶校验矩阵H。另外,因为可以通过简单方法产生子阵H1,所以可以减小产生奇偶校验矩阵的成本。
根据该实施例,把子阵H2产生为单位矩阵,并且输入消息变为码字的一部分。结果,当处理器50执行LDPC编码时,只需要计算被添加到输入消息上的冗余部分,并且于奇偶校验矩阵H不包括单位矩阵的情况相比,可以减小编码成本。
第二实施例
接下来参考附图说明本发明的第二实施例。在该实施例中,传输线编码器的配置和第一实施例中所示的传输线编码器一样。在该实施例中,传输线编码器的处理器50根据和第一实施例中一样的过程来产生子阵H1。然而,在本实施例中,处理器50把子阵H2产生为下三角矩阵。
图7所示为处理器50借以产生子阵H2的过程的进展例子的流程图。在该实施例中,在图7所示的步骤S221中,处理器50利用和第一实施例的步骤S121中不同的产生方程来产生每一行。除步骤S221以外的处理都和第一实施例中所示的处理一样。
在步骤S221中,处理器50利用产生方程c=a·i+r来产生子阵H2的行r。处理器50通过把位于由产生方程c=a·i+r所代表的列c中的那些矩阵元素设为“1”,并把其它矩阵元素设为“0”,来产生行r。在这种情况下,“i”为“0”或负整数。当产生子阵H1以及产生子阵H2时,周期列表P可以相同,或者可以不同。
图8所示为由处理器50所产生的奇偶校验矩阵H的另一个例子的说明图。如同图6所示的奇偶校验矩阵H一样,图8所示的奇偶校验矩阵H是在消息长度被设为k=12、码字长被设为n=20且奇偶校验矩阵H的行数被设为m=8的情况下产生的。另外,图8所示的子阵H1和H2都是利用周期列表P={4,5}产生的。如图8所示,处理器50根据图7所示的程序把子阵H2产生为下三角矩阵。
如图8所示,通过产生每一行以满足以下条件,可以容易地把子阵H2产生为下三角矩阵:当选择子阵H2中所包含的任何两行时,这两行具有互质的周期,或者当周期相等时,这两行具有不同的相位,如子阵H1的产生中的情况一样。
虽然在该实施例中描述了子阵H2是下三角矩阵的情况,但是当替换奇偶校验矩阵H的任一行和列时,可以实现同样的纠错能力。例如,可以使奇偶校验矩阵H中所包含的元素垂直地倒置,以致子阵H2变为上三角矩阵,并且LDPC编码的意义不变。作为选择,可以使奇偶校验矩阵H中所包含的元素水平地倒置,以致奇偶校验矩阵H左侧的m行和m列部分变为三角矩阵,并且LDPC编码的意义不变。
作为选择,可以从单个参数来产生周期列表P的多个元素。例如,也可以把周期列表P的元素定义为不仅满足互质条件,而且满足累进增加条件的最小值。通过采用这种方法,仅仅确定首项元素p1作为参数就使能确定整个周期列表P的每个元素。作为选择,如果把除首项元素p1以外的元素pi的每一个定义为大于前一元素p(i-1)的质数中的最小质数,则仅仅确定首项元素p1就使能确定整个周期列表P。
当产生子阵H2时,将周期列表P设为P={p}以仅仅包含一个元素,并且当把元素p设为等于或大于m的值时,处理器50把子阵H2产生为单位矩阵。因此,当这样进行设置,以致周期列表P={p}而且p等于或大于m时,可以产生类似于第一实施例的奇偶校验矩阵H。
虽然在该实施例中描述了传输线编码器产生供LDPC编码之用的奇偶校验矩阵H的情况,但是该奇偶校验矩阵产生方法也可应用于传输线解码器产生供码字解码之用的奇偶校验矩阵H的情况。
根据如上所述的该实施例,通过处理器50把子阵H2产生为下三角矩阵或单位矩阵。当把子阵H2产生为下三角矩阵时,在按照条件b所产生的奇偶校验矩阵H的任何两行中,都从不出现公共列。结果,可以防止出现长度为4的短环,并且可以防止由二部图中的短环所造成的纠错能力下降。
当把子阵H2产生为下三角矩阵时,对于按照条件a所产生的奇偶校验矩阵H的任何两行中的周期的每个最小公倍数,都出现了公共列。在这种情况下,这两行的周期互质,因此最小公倍数是周期的乘积。如果这样选择周期,以致周期乘积等于或大于n,则可以把子阵H1的两行中出现的公共列数限制为仅仅为1,并且也可以把子阵H2的两行中出现的公共列数限制为仅仅为1。结果,可以防止出现长度为4的短环,并且可以防止由二部图中的短环所造成的纠错能力下降。
当把子阵H2产生为单位矩阵时,在按照条件b所产生的奇偶校验矩阵H的任何两行中,从不出现公共列。结果,可以防止出现长度为4的短环,并且可以防止由二部图中的短环所造成的纠错能力下降。
当把子阵H2产生为单位矩阵时,对于按照条件a所产生的奇偶校验矩阵H的任何两行中的周期的每个最小公倍数,都出现了公共列。在这种情况下,这两行的周期互质,因此最小公倍数是周期的乘积。如果这样选择周期,以致周期乘积等于或大于k,则可以把奇偶校验矩阵H的两行中的公共列出现次数限制为仅仅为1。结果,可以防止出现长度为4的短环,并且可以防止由二部图中的短环所造成的纠错能力下降。
根据该实施例,把子阵H2产生为下三角矩阵或单位矩阵,因此输入消息无更改地成为码字一部分。因而,当执行LDPC编码时,处理器50只需要计算被添加到输入消息上的冗余部分,借此与奇偶校验矩阵H不包含单位矩阵或下三角矩阵的情况相比,可实现发生器矩阵的产生成本及编码成本的减小。
第三实施例
接下来参考附图说明本发明的第三实施例。在该实施例中,传输线编码器的配置和第一实施例和第二实施例中所示的传输线编码器一样。在该实施例中,传输线编码器的处理器50不是分开产生子阵H1和子阵H2,而是同时产生子阵H1和子阵H2。
图9所示为处理器50借以产生奇偶校验矩阵H的过程的进展例子的流程图。在该实施例中,在图9所示的步骤S321中,处理器50利用和第一实施例及第二实施例中所用的方程不同的产生方程,来产生每一行。另外,除步骤S321以外的处理和第一实施例及第二实施例中的处理一样。
在步骤S321中,处理器50利用产生方程c=a·i+k+r来产生奇偶校验矩阵H。处理器50通过把位于由产生方程c=a·i+k+r所代表的列c中的矩阵元素设为“1”,并把其它矩阵元素设为“0”,来产生行r。在这种情况下,“i”为0或负整数。
图10所示为由处理器50所产生的奇偶校验矩阵H的又一个例子的说明图。如同图6和图8所示的奇偶校验矩阵H一样,图10所示的奇偶校验矩阵H是在消息长度被设为k=12、码字长被设为n=20且奇偶校验矩阵H的行数被设为m=8的情况下所产生的矩阵。进一步,图10所示的奇偶校验矩阵H是通过在步骤S110中设置周期列表P={4,5}所产生的矩阵。
如图10所示,处理器50根据图9所示的程序来产生每一行,以满足以下条件:当选择奇偶校验矩阵H中所包含的任何两行时,这两行具有互质的周期,或者当周期相同时,这两行具有不同的相位。
因此,可以防止任何两行中出现公共列,或者可以将公共列的出现次数限制为仅仅为1。作为选择,如图10所示,根据图9所示的程序把奇偶校验矩阵H中的子阵H2产生为下三角矩阵。
虽然在该实施例中描述了奇偶校验矩阵H中的子阵H2是下三角矩阵的例子,但是即使当替换奇偶校验矩阵H的任何行或列时,纠错特性也是相同的。例如,可以使奇偶校验矩阵H中所包含的元素垂直地倒置,以致子阵H2成为上三角矩阵,并且LDPC编码的意义不变。作为选择,可以使奇偶校验矩阵H中所包含的元素水平地倒置,以致奇偶校验矩阵H左侧的m行、m列部分变为三角矩阵,并且LDPC的意义不变。
在该实施例中,通过根据图9所示的程序来执行处理,处理器50按照以下条件来产生奇偶校验矩阵H。把在步骤S110中设置的周期列表P定义为P={p(1),p(2),...,p(PL)},并把N(j)定义为周期列表P的第一至第j元素的值的总和。另外,把N(0)定义为N(0)=0。当产生目标行号r满足关系式N(j-1)+1≤r≤N(j)时,处理器50利用周期变量a=p(j)来产生行r,以致满足关系式1≤c≤n-m+r和c=p(j)·i+n-m+r的列c的矩阵元素为“1”,且其它元素为“0”。在这种情况下,“i”为整数。
虽然在该实施例中描述了在步骤S321中把满足关系式1≤c≤n-m+r和c=p(j)·i+n-m+r的列c的元素设为“1”的情况,但是将元素设为“1”的条件不限于该实施例所示的形式。例如,当产生目标行号r满足关系式N(j-1)+1≤r≤N(j)时,处理器50可以使用利用周期列表P的元素号j所确定的规定值F(j),来确定要被设为“1”的元素。在这种情况下,处理器50在步骤S321中通过把位于满足关系式1≤c≤n-m+r和c=p(j)·i+r+F(j)的列c及满足关系式c=n-m+r的列c中的矩阵元素设为“1”,并把其它矩阵元素设为“0”,来产生行r。通过采用这种方法,可以把奇偶校验矩阵H中对应于H2的部分产生为单位矩阵。
例如,可以把F(j)=-N(j-1)用作利用元素号j确定的值F(j)。作为选择,可以使用F(j)=n-m。虽然在该实施例中描述了在步骤S110中只设置一个周期列表的例子,但是所设置的周期列表数不限于1。例如,在步骤S110中,除周期列表P以外还可以设置周期列表Q={q(1),q(2),...,q(QL)}。在这种情况下,把M(j)定义为周期列表Q的第一至第j元素的值的总和,并且可以把M(0)定义为M(0)=0。则处理器50可以利用这两个条件来确定要被设为“1”的元素。
例如,当产生目标行号r满足关系式N(j-1)+1≤r≤N(j)时,在步骤S321中处理器50把位于满足关系式1≤c<n-m和c=p(j)·i+r+F(j)的列c中的那些矩阵元素设为“1”。进一步,当产生目标行号r满足关系式M(j-1)+1≤r≤M(j)时,处理器50把位于满足关系式n-m+1≤c≤n-m+r和c=q(j)·i+n-m+r的列c中的那些矩阵元素设为“1”,然后将其它矩阵元素设为“0”,由此产生行r。可以把F(j)=-N(j-1)用作F(j),或者可以使用F(j)=n-m。
也可以从单个参数来产生周期列表P的多个元素。例如,可以把周期列表P的元素定义为不仅满足互质条件而且满足累进增加条件的值中的最小值。通过采用这种方法,仅仅确定首项元素p1作为参数就使能确定整个周期列表P的每个元素。作为选择,可以把除首项元素p1以外的元素pi的每一个定义为大于前一元素p(i-1)的质数中的最小质数,由此通过仅仅确定首项元素p1就使能确定整个周期列表P。
虽然在该实施例中描述了传输线编码器产生供LDPC编码之用的奇偶校验矩阵H的例子,但是该奇偶校验矩阵产生方法也可应用于传输线解码器产生供码字解码之用的奇偶校验矩阵H的情况。
如前面说明中所描述的,根据该实施例,不是产生每个子阵,而是可以把奇偶校验矩阵产生为组,以致满足以下条件:当选择任何两行时,这两行具有互质的周期,或者当周期相同时,这两行具有不同的相位。进一步,不是产生每个子阵,而是可以把奇偶校验矩阵产生为组,以包含下三角矩阵或单位矩阵。结果,可以在低密度奇偶校验码中实现优越的纠错特性,并且可以通过简单方法来产生奇偶校验矩阵。另外,与奇偶校验矩阵不包含下三角矩阵或单位矩阵的情况相比,可以减小发生器矩阵的产生成本及编码成本。
第四实施例
接下来参考附图说明本发明的第四实施例。在该实施例中,描述一种应用第一至第三实施例所示的传输线编码器和传输线解码器的任何一个的数据传输系统。根据本发明的数据传输系统的配置和图1所示的配置一样。当数据发生器10产生要发送的数据串时,所产生的数据串作为输出被提供给传输线编码器11。换句话说,数据发生器10将所产生的数据串提供给传输线编码器11。
传输线编码器11配有用于实现第一至第三实施例中所述的奇偶校验矩阵产生方法的任何配置。例如,把用于产生奇偶校验矩阵的奇偶校验矩阵产生程序安装在传输线编码器11中。传输线编码器11基于周期列表P来产生奇偶校验矩阵H。传输线编码器11进一步利用所产生的奇偶校验矩阵H把来自于数据发生器10的数据串转换为码字。然后,传输线编码器11经由传输线12将码字发送给传输线解码器13。
传输线解码器13配有用于实现奇偶校验矩阵产生方法的配置。例如,把用于产生奇偶校验矩阵的奇偶校验矩阵产生程序安装在传输线解码器13中。传输线解码器13基于周期列表P来产生奇偶校验矩阵H。另外,传输线解码器13利用所产生的奇偶校验矩阵H,根据和积解码方法来从所收到的码字中恢复原始数据串。然后,传输线解码器13把所恢复的数据串提供给数据消费设备14。换句话说,传输线解码器13把所恢复的数据串提供给数据消费设备14。
数据消费设备14消费从传输线解码器13供给的数据串。换句话说,数据消费设备14处理被供给的数据串,以执行显示或输出。
例如,当数据传输系统是用于传输视频数据的系统时,数据发生器10是视频编码器,并且由数据发生器10所产生的数据串是位流。数据消费设备14是视频解码器。
传输线编码器11和传输线解码器13每一个都使用相同的周期列表P。作为维持周期列表一致性的方法,可以使用把和初值相同的周期列表P给予传输线编码器11和传输线解码器13每一个的方法。作为选择,当通过外部输入来给予周期列表P时,可以把作为外部输入而应用的周期列表P报告给传输线编码器11和传输线解码器13的每一个,此后传输线编码器11和传输线解码器13的每一个都可以使用所报告的周期列表P。
作为选择,可以使用以下方法:传输线编码器11设置周期列表P,此后传输线编码器11经由传输线12把所设置的周期列表P发送(报告)给传输线解码器13。在这种情况下,周期列表P的最佳值随传输线12的错误产生模型而变。传输线编码器11可以和每次传输码字一起发送(报告)周期列表P,或者可以只有当周期列表P被更新时才发送(报告)周期列表P。当对于预定的规定时间间隔的每一时间间隔而执行周期列表P的更新时,传输线编码器11可以在更新周期列表P之后,按每个规定的时间间隔将周期列表P发送(报告)给传输线解码器13。
传输线解码器13最先检测到传输线12的错误发生状态,因此传输线解码器13可以执行周期列表P的设置。在这种情况下,传输线编码器11不发送周期列表P给传输线解码器13,而是传输线解码器13经由传输线12发送(报告)周期列表P给传输线编码器。
当采用从单个参数来产生周期列表P每个元素的定义并且由此可以基于周期列表P的首项元素来确定首项元素之后的每个元素时,传输线编码器11或传输线解码器13可以只发送(报告)首项元素。例如,以下配置是可能的:通过把周期列表P的元素定义为不仅满足元素互质条件而且满足元素累进增加条件的值中的最小值,只要确定了首项元素p1,就可以确定整个周期列表P的每个元素。作为选择,以下配置是可能的:通过把除首项元素p1以外的元素p(j)的每一个定义为大于前一元素p(j-1)的质数中的最小质数,只要确定了首项元素p1,就可以确定整个周期列表P。
当希望改变奇偶校验矩阵的大小时,传输线编码器11可以经由传输线12将更改之后的奇偶校验矩阵的行数和列数发送(报告)给传输线解码器13。作为选择,当希望改变奇偶校验矩阵的大小时,传输线解码器13可以经由传输线12将更改之后的奇偶校验矩阵的行数和列数发送(报告)给传输线编码器11。
根据如上所述的该实施例,数据传输系统中的传输线编码器11和传输线解码器13利用第一至第三实施例中所述的任一奇偶校验矩阵产生方法,来产生奇偶校验矩阵。因此,可以在低密度奇偶校验码中实现优越的纠错特性,并且可以通过简单方法来产生奇偶校验矩阵。另外,与奇偶校验矩阵不包含下三角矩阵或单位矩阵的情况相比,可以减小发生器矩阵的产生成本及编码成本。
根据本实施例,一旦周期列表P或周期列表P的首项元素已知,就可以确定奇偶校验矩阵。结果,如果传输线编码器11和传输线解码器13的任何一个向对方报告周期列表P或首项元素,则传输线编码器11和传输线解码器13就可以共享同样的奇偶校验矩阵。
另外,当要改变奇偶校验矩阵的大小时,如果传输线编码器11和传输线解码器13的任何一个向对方报告矩阵大小,则可以容易改变奇偶校验矩阵的大小。因此,即使万一传输线12的特性或分组交换网络的拥塞状态发生了改变,也能够容易地在数据传输时利用最佳奇偶校验矩阵来进行传输。
工业中的潜在用途
当数据传输系统中所包括的传输线编码器产生用于对数据串进行LDPC编码的奇偶校验矩阵时,可以应用根据本发明的奇偶校验矩阵产生方法。当数据传输系统中所包括的传输线解码器产生用于对所收到的码字进行解码的奇偶校验矩阵时,也可以应用根据本发明的奇偶校验矩阵产生方法。
Claims (13)
1.一种数据传输系统,包括对数据进行编码的编码设备和对已编码数据进行解码的解码设备;其中:
所述编码设备基于规定的参数,利用奇偶校验矩阵产生方法来产生奇偶校验矩阵,利用所产生的奇偶校验矩阵来执行低密度奇偶编码以将数据转换为码字,并经由传输线把转换后的码字发送给所述解码设备;以及
所述解码设备基于和所述编码设备所用的参数相同的参数,利用所述奇偶校验矩阵产生方法来产生奇偶校验矩阵,并利用所产生的奇偶校验矩阵对从所述编码设备收到的码字进行解码,以将其转换为编码前的数据;
其中,所述奇偶校验矩阵产生方法用于在低密度奇偶校验码中产生m行、n列奇偶校验矩阵H,所述奇偶校验矩阵H由m行、k列的子阵H1和m行、m列的子阵H2构成,其中k=n-m;以及
确定所述子阵H1的每一行的矩阵元素“1”的位置,以满足以下条件:当选择所述子阵H1中所包含的任何两行时,这两行的周期互质,或者当这两行的周期相同时,相位不同。
2.根据权利要求1所述的数据传输系统,其中
编码设备基于作为参数的规定周期列表P来产生奇偶校验矩阵;以及
解码设备基于和所述编码设备所用的周期列表P相同的周期列表P,来产生奇偶校验矩阵。
3.根据权利要求1所述的数据传输系统,其中:
编码设备:
通过基于作为参数的周期列表P的首项元素p(1)产生从元素p(2)到元素p(PL)的元素,来确定周期列表P,其中PL是P中元素的数目;以及
基于所确定的周期列表来产生奇偶校验矩阵;以及
解码设备:
通过基于和所述编码设备所用的元素p(1)相同的元素p(1)产生从元素p(2)到元素p(PL)的元素,来确定周期列表P;以及
基于所确定的周期列表来产生奇偶校验矩阵。
4.根据权利要求3所述的数据传输系统,其中:
编码设备产生周期列表P的元素p(j),以致元素p(j)是满足和从元素p(1)到元素p(j-1)的所有前面元素都互质的条件的值当中的最小值,其中2≤j≤PL;以及
解码设备产生周期列表P的元素p(j),以致元素p(j)是满足和从元素p(1)到元素p(j-1)的所有前面元素都互质的条件的值当中的最小值。
5.根据权利要求3所述的数据传输系统,其中:
编码设备产生周期列表P的元素p(j),以致元素p(j)是每一个都满足作为大于前一元素p(j-1)的质数的条件的值当中的最小值,其中2≤j≤PL;以及
解码设备产生周期列表P的元素p(j),以致元素p(j)是每一个都满足作为大于前一元素p(j-1)的质数的条件的值当中的最小值。
6.根据权利要求1所述的数据传输系统,其中:
编码设备经由传输线向解码设备发送参数;以及
所述解码设备基于和所述编码设备所用的参数相同的参数,利用从所述编码设备收到的参数来产生奇偶校验矩阵。
7.根据权利要求1所述的数据传输系统,其中:
解码设备经由传输线向编码设备发送参数;以及
所述编码设备基于和所述解码设备所用的参数相同的参数,利用从所述解码设备收到的参数来产生奇偶校验矩阵。
8.根据权利要求1所述的数据传输系统,其中:
对于每一个规定的时间间隔,编码设备经由传输线向解码设备发送参数;以及
所述解码设备基于和所述编码设备所用的参数相同的参数,利用从所述编码设备收到的参数来这样产生奇偶校验矩阵。
9.根据权利要求1所述的数据传输系统,其中:
对于每一个规定的时间间隔,解码设备经由传输线向编码设备发送参数;以及
所述编码设备基于和所述解码设备所用的参数相同的参数,利用从所述解码设备收到的参数来产生奇偶校验矩阵。
10.根据权利要求1所述的数据传输系统,其中:
当所述参数的内容被更新时,编码设备经由传输线向解码设备发送参数;以及
所述解码设备基于和所述编码设备所用的参数相同的参数,利用从所述编码设备收到的参数来产生奇偶校验矩阵。
11.根据权利要求1所述的数据传输系统,其中:
当所述参数的内容被更新时,解码设备经由传输线向编码设备发送参数;以及
所述编码设备基于和所述解码设备所用的参数相同的参数,利用从所述解码设备收到的参数来这样产生奇偶校验矩阵。
12.一种编码设备,用于:基于规定的参数,利用奇偶校验矩阵产生方法来产生奇偶校验矩阵;以及利用所产生的奇偶校验矩阵来执行低密度奇偶编码,以将数据转换为码字,并经由传输线将转换后的码字发送给解码设备;
其中,所述奇偶校验矩阵产生方法用于在低密度奇偶校验码中产生m行、n列奇偶校验矩阵H,所述奇偶校验矩阵H由m行、k列的子阵H1和m行、m列的子阵H2构成,其中k=n-m;以及
确定所述子阵H1的每一行的矩阵元素“1”的位置,以满足以下条件:当选择所述子阵H1中所包含的任何两行时,这两行的周期互质,或者当这两行的周期相同时,相位不同。
13.一种解码设备,用于:经由传输线从编码设备接收码字;以及基于规定的参数,利用奇偶校验矩阵产生方法来产生奇偶校验矩阵,并利用所产生的奇偶校验矩阵对所述收到的码字进行解码,并且将其转换为编码前的数据;
其中,所述奇偶校验矩阵产生方法用于在低密度奇偶校验码中产生m行、n列奇偶校验矩阵H,所述奇偶校验矩阵H由m行、k列的子阵H1和m行、m列的子阵H2构成,其中k=n-m;以及
确定所述子阵H1的每一行的矩阵元素“1”的位置,以满足以下条件:当选择所述子阵H1中所包含的任何两行时,这两行的周期互质,或者当这两行的周期相同时,相位不同。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP011923/2004 | 2004-01-20 | ||
JP2004011923 | 2004-01-20 | ||
PCT/JP2005/000471 WO2005069492A1 (ja) | 2004-01-20 | 2005-01-17 | 検査行列生成方法、データ伝送システム、符号化装置、復号装置および検査行列生成プログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101185767A Division CN101527572B (zh) | 2004-01-20 | 2005-01-17 | 数据传输系统、编码设备和解码设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1910822A CN1910822A (zh) | 2007-02-07 |
CN1910822B true CN1910822B (zh) | 2012-12-19 |
Family
ID=34792354
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800028171A Expired - Fee Related CN1910822B (zh) | 2004-01-20 | 2005-01-17 | 数据传输系统、编码设备和解码设备 |
CN2009101185767A Expired - Fee Related CN101527572B (zh) | 2004-01-20 | 2005-01-17 | 数据传输系统、编码设备和解码设备 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101185767A Expired - Fee Related CN101527572B (zh) | 2004-01-20 | 2005-01-17 | 数据传输系统、编码设备和解码设备 |
Country Status (7)
Country | Link |
---|---|
US (3) | US7802162B2 (zh) |
EP (1) | EP1708367A4 (zh) |
JP (1) | JP4386198B2 (zh) |
KR (1) | KR100849044B1 (zh) |
CN (2) | CN1910822B (zh) |
DE (1) | DE202005021953U1 (zh) |
WO (1) | WO2005069492A1 (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007091327A1 (ja) * | 2006-02-09 | 2007-08-16 | Fujitsu Limited | Ldpc検査行列生成方法及び検査行列生成器並びに符号再送方法 |
JP4702632B2 (ja) * | 2007-04-06 | 2011-06-15 | ソニー株式会社 | 符号化方法および符号化装置、並びにプログラム |
JP4618293B2 (ja) * | 2007-12-12 | 2011-01-26 | 住友電気工業株式会社 | 復号装置及び検査行列生成方法 |
JP4645645B2 (ja) * | 2007-12-28 | 2011-03-09 | 住友電気工業株式会社 | 復号装置及び検査行列生成方法 |
KR20090131230A (ko) * | 2008-06-17 | 2009-12-28 | 삼성전자주식회사 | 적어도 두 개의 주파수 대역들을 이용하는 저 밀도 패리티코드 인코딩 장치 및 디코딩 장치 |
US8612823B2 (en) * | 2008-10-17 | 2013-12-17 | Intel Corporation | Encoding of LDPC codes using sub-matrices of a low density parity check matrix |
US8245107B2 (en) * | 2009-02-05 | 2012-08-14 | Wilocity, Ltd. | Techniques for enabling simplified LDPC encoding and decoding |
US9148175B2 (en) * | 2011-05-31 | 2015-09-29 | Mitsubishi Electric Corporation | Error correction coding device, error correction decoding device and method therefor |
JP5665725B2 (ja) * | 2011-12-13 | 2015-02-04 | 株式会社東芝 | 符号化装置及びこれを用いた半導体メモリシステム |
US9424307B2 (en) * | 2012-10-11 | 2016-08-23 | Scott E. Lilienthal | Multivariate data analysis method |
US9553608B2 (en) * | 2013-12-20 | 2017-01-24 | Sandisk Technologies Llc | Data storage device decoder and method of operation |
JP6396849B2 (ja) * | 2015-05-29 | 2018-09-26 | 日本電信電話株式会社 | 生成行列構成装置及び生成行列構成方法 |
KR102412695B1 (ko) * | 2015-07-28 | 2022-06-24 | 삼성전자주식회사 | 데이터 수신을 제어하기 위한 장치 및 방법 |
US10635909B2 (en) * | 2015-12-30 | 2020-04-28 | Texas Instruments Incorporated | Vehicle control with efficient iterative triangulation |
CN114244374B (zh) * | 2021-11-22 | 2022-08-05 | 成都博尔微晶科技有限公司 | 一种校验矩阵生成方法、装置、电子设备及存储介质 |
CN114756012B (zh) * | 2022-06-15 | 2022-09-06 | 杭州康吉森自动化科技有限公司 | 一种控制系统组态信息校验方法及控制系统 |
CN116436474B (zh) * | 2023-06-13 | 2023-11-17 | 武汉能钠智能装备技术股份有限公司四川省成都市分公司 | 一种信道编解码方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168733A (ja) * | 1999-10-12 | 2001-06-22 | Thomson Csf | Ldpcコードの構築およびコーディングのためのプロセス |
WO2001097387A1 (en) * | 2000-06-16 | 2001-12-20 | Aware, Inc. | Systems and methods for ldpc coded modulation |
WO2003069839A1 (fr) * | 2002-02-13 | 2003-08-21 | Mitsubishi Denki Kabushiki Kaisha | Systeme de communication, recepteur, emetteur et procede de communication |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2306866B (en) * | 1995-10-26 | 1998-08-05 | Bosch Gmbh Robert | Method of obtaining information about the residual errors in a transmitted channel-decoded digital signal |
US6145110A (en) * | 1998-06-22 | 2000-11-07 | Ericsson Inc. | Digital data decoder that derives codeword estimates from soft data |
CA2348941C (en) * | 2000-05-26 | 2008-03-18 | Stewart N. Crozier | Method and system for high-spread high-distance interleaving for turbo-codes |
US7000177B1 (en) * | 2000-06-28 | 2006-02-14 | Marvell International Ltd. | Parity check matrix and method of forming thereof |
JP3557162B2 (ja) * | 2000-09-07 | 2004-08-25 | 株式会社東芝 | データ抽出方法、データ抽出装置および記録媒体 |
US7298785B2 (en) * | 2001-07-04 | 2007-11-20 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Multicarrier demodulation method and apparatus, and multicarrier modulation method and apparatus |
US6789227B2 (en) * | 2001-07-05 | 2004-09-07 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
US6895547B2 (en) | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
JP3808769B2 (ja) | 2001-12-27 | 2006-08-16 | 三菱電機株式会社 | Ldpc符号用検査行列生成方法 |
JP4042841B2 (ja) | 2002-03-29 | 2008-02-06 | 富士通株式会社 | 行列演算処理装置 |
CN100448170C (zh) * | 2002-07-02 | 2008-12-31 | 三菱电机株式会社 | 检查矩阵生成方法及检查矩阵生成装置 |
JP3917563B2 (ja) | 2002-07-03 | 2007-05-23 | ヒューズ・エレクトロニクス・コーポレーション | 低密度のパリティチェック(ldpc)コードをデコードする方法およびシステム |
US7702986B2 (en) * | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
-
2005
- 2005-01-17 DE DE202005021953U patent/DE202005021953U1/de not_active Expired - Lifetime
- 2005-01-17 WO PCT/JP2005/000471 patent/WO2005069492A1/ja active Application Filing
- 2005-01-17 US US10/586,541 patent/US7802162B2/en active Active
- 2005-01-17 CN CN2005800028171A patent/CN1910822B/zh not_active Expired - Fee Related
- 2005-01-17 CN CN2009101185767A patent/CN101527572B/zh not_active Expired - Fee Related
- 2005-01-17 JP JP2005517091A patent/JP4386198B2/ja not_active Expired - Fee Related
- 2005-01-17 KR KR1020067016673A patent/KR100849044B1/ko not_active IP Right Cessation
- 2005-01-17 EP EP05703708A patent/EP1708367A4/en not_active Withdrawn
-
2009
- 2009-05-06 US US12/436,589 patent/US7908539B2/en active Active
- 2009-05-21 US US12/470,196 patent/US8296618B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168733A (ja) * | 1999-10-12 | 2001-06-22 | Thomson Csf | Ldpcコードの構築およびコーディングのためのプロセス |
WO2001097387A1 (en) * | 2000-06-16 | 2001-12-20 | Aware, Inc. | Systems and methods for ldpc coded modulation |
WO2003069839A1 (fr) * | 2002-02-13 | 2003-08-21 | Mitsubishi Denki Kabushiki Kaisha | Systeme de communication, recepteur, emetteur et procede de communication |
Also Published As
Publication number | Publication date |
---|---|
EP1708367A1 (en) | 2006-10-04 |
US7802162B2 (en) | 2010-09-21 |
CN101527572A (zh) | 2009-09-09 |
US20090235144A1 (en) | 2009-09-17 |
EP1708367A4 (en) | 2009-02-11 |
US7908539B2 (en) | 2011-03-15 |
JPWO2005069492A1 (ja) | 2007-12-27 |
US8296618B2 (en) | 2012-10-23 |
US20090217132A1 (en) | 2009-08-27 |
DE202005021953U1 (de) | 2012-06-28 |
JP4386198B2 (ja) | 2009-12-16 |
US20070186140A1 (en) | 2007-08-09 |
CN101527572B (zh) | 2013-12-18 |
KR20060116022A (ko) | 2006-11-13 |
WO2005069492A1 (ja) | 2005-07-28 |
CN1910822A (zh) | 2007-02-07 |
KR100849044B1 (ko) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1910822B (zh) | 数据传输系统、编码设备和解码设备 | |
CN102638274B (zh) | 利用向量行分组的结构化ldpc设计操作发送器的设备及方法 | |
CN100581064C (zh) | 低密度奇偶校验码解码装置和方法 | |
CN103888148B (zh) | 一种动态阈值比特翻转的ldpc码硬判决译码方法 | |
CN101032082B (zh) | 编码和解码数据的方法和设备 | |
CN104333390B (zh) | 一种ldpc码的校验矩阵的构造方法与编码方法 | |
CN102394659B (zh) | Ldpc码校验矩阵构造方法及对应矩阵乘法运算装置 | |
CN104868925A (zh) | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 | |
JP2011525771A5 (zh) | ||
JP2010532129A (ja) | パリティ検査行列の生成 | |
WO2010073922A1 (ja) | 誤り訂正符号化装置、復号装置、符号化方法、復号方法、及びそのプログラム | |
CN101741396A (zh) | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 | |
CN101753149A (zh) | 一种准循环低密度奇偶校验码的构造方法 | |
CN101124729A (zh) | 用于编码和解码数据的方法和设备 | |
CN104052501A (zh) | 低复杂度的多进制ldpc码译码方法 | |
CN107947802B (zh) | 速率兼容低密度奇偶校验码编译码的方法及编译码器 | |
KR20070068675A (ko) | 채널 코드를 이용한 복호화 방법 및 장치 | |
KR20080084532A (ko) | Ldpc 코드를 이용한 부호화 및 복호화 방법 | |
US7447972B2 (en) | Methods and apparatus for constructing low-density parity check (LDPC) matrix | |
CN102655413A (zh) | 解码装置、解码方法和程序 | |
CN102801432B (zh) | 一种多进制ldpc的串行fht-bp译码方法及装置 | |
CN101997552A (zh) | 低编码复杂度多元非规则ldpc码的设计 | |
CN102130692A (zh) | 基于外在信息度数的准循环低密度奇偶校验码的构造方法 | |
CN105871385A (zh) | 一种ldpc卷积码构造方法 | |
KR20110114204A (ko) | 저밀도 패리티 체크 부호화 방법 및 이를 이용하는 저밀도 패리티 체크 인코더 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121219 |
|
CF01 | Termination of patent right due to non-payment of annual fee |