CN101997552A - 低编码复杂度多元非规则ldpc码的设计 - Google Patents

Abstract

本发明提出了一种具有低编码复杂度多元非规则LDPC码的设计方法，包括采用边信息转移图(EXIT charts)实现度的分布与优化，用渐进边增长(PEG)方法构造校验矩阵，最后对校验矩阵进行列变换，用双对角线矩阵代替校验矩阵的子矩阵，完成校验矩阵的结构优化。本发明设计的多元非规则LDPC码的校验矩阵H由两部分组成，H＝[H₁，H₂]。其中H₂是一个由累加器决定的双斜对角矩阵，其行重列重均为2。具有该结构的LDPC码可根据校验矩阵的结构，通过计算校验位直接完成编码，而不需要生产矩阵G，其编码过程简单，复杂度低，便于硬件实现。同时又因其采用EXIT图进行度的选择和优化，用PEG算法确定校验矩阵，有效增大了其因子图中的最小环长，从而提高了迭代译码的性能。

Description

低编码复杂度多元非规则LDPC码的设计

技术领域

本发明涉及一种数字通信系统用于数据传输纠错的编译码器，特别是纠错编码领域中关于低编码复杂度多元非规则LDPC码校验矩阵的设计和优化构造。

背景技术

随着无线数字通信的发展以及各种高速率、突发性强的业务的出现，人们对纠错编码技术提出了越来越高的要求。与经典的BCH码、RS码、卷积码相比，现在的涡轮码(Turbo码)和低密度奇偶校验码(LDPC码)更加逼近香农容量限。但是Turbo码的译码延迟大，错误平层(error floor)高，信道容量与迭代译码的阈值之间都有一定的距离。与Turbo码比较，LDPC码的译码器不仅可以并行实现，复杂度低，而且错误平层低，特别是多元LDPC码，抗突发能力强，误码率低，它有比二元域LDPC码更重的列重，同时还有和二元域LDPC码相似的二分图结构。因而具有较二进制LDPC码更好的性能。但是LDPC码的稀疏校验矩阵H对应的生成矩阵G往往是高密度的，这就增加了编码器的存储和实现复杂度。特别是这种复杂度与码长呈二次关系。

基于以上问题，本文提出一种低编码复杂度多元非规则LDPC码的构造方法。它具有多进制LDPC码的良好纠错性能，又能够高效快速的进行编码。在构造其校验矩阵时，我们首先采用边信息转移图(EXIT harts)进行度的选择和优化，然后用渐进边增长(PEG)算法确定校验矩阵，最后将校验矩阵进行列变换，用双对角线方阵代替校验矩阵的子矩阵，构成新的校验矩阵。该构造方法不仅增大了因子图中的最小环长，提高了迭代译码的性能，还大大降低了编码复杂度，便于硬件实现。

发明内容

本发明构造的多元非规则LDPC码，其编码器与校验矩阵具有对应关系，在进行简单编码的同时，可实现高性能的快速译码。该多元非规则LDPC码的校验矩阵由两部分组成，H＝[H₁，H₂]。其中H₂是一个由累加器决定的双斜对角矩阵，其行重列重均为2。多元非规则LDPC码设计的关键是度的分布与优化，以及校验矩阵的结构设计与优化。编码过程即根据校验矩阵H直接计算校验位，而不需要生成矩阵G。最后根据校验矩阵H进行BP-FFT译码。

本发明给出具有低编码复杂度多元非规则LDPC码的构造方法。包括采用EXIT实现度的分布与优化，用PEG方法构造校验矩阵和校验矩阵结构的进一步优化。

1、低编码复杂度多元非规则LDPC码结构

低编码复杂度多元非规则LDPC码的校验矩阵H由两部分组成，H＝[H₁，H₂](见图1)，其中H₁是个M×N矩阵(如图2)，N是码长，M为校验位长度。H₂是由累加器确定的具有双对角线结构的M×M矩阵(如图3)，码率

2、校验矩阵度的分布与优化

该部分进行校验矩阵度分布(λ，ρ)的选择与优化。首先介绍下EXIT图研究迭代译码收敛特性的原理。在和积译码器中，变量节点集合和校验节点集合分别看作变量节点译码器(VND)和校验节点译码器(CND)。迭代译码通过在VND和CND之间传递消息实现，译码器结构如图4所示。I_ch表示信道消息的互信息量，I_av和I_ev分别表示VND输入端和输出端的互信息量，I_ac和I_ec分别表示CND输入端和输出端的互信息量。为了研究迭代译码的收敛特性，将两个译码器的外部信息转移特性画在一个图上，第二个译码器与第一个译码器的横纵坐标是被交换了的，这样得到的图是EXIT图，它显示出两个译码器间互信息量的交换，不必运行足够长的BER仿真就可以确定LDPC码译码器的收敛行为。

对于多元非规则LDPC码，令λ_i(ρ_i)表示度为i的变量(校验)节点所占的分数，

表示连接度为i的变量(校验)节点的边所占的分数。从节点分数到边分数之间的转化是

和

非规则LDPC码VND和CND的EXIT曲线的计算公式为：

$I_{\mathrm{ev}}\left(I_{\mathrm{av}}\right)=\underset{i}{\mathrm{\Σ}}{\mathrm{\λ}}_i^e\×I_{\mathrm{ev}}(I_{\mathrm{av}},i)---\left(1\right)$

$I_{\mathrm{ec}}\left(I_{\mathrm{ac}}\right)=\underset{i}{\mathrm{\Σ}}{\mathrm{\ρ}}_i^e\×I_{\mathrm{ec}}(I_{\mathrm{ac}},i)---\left(2\right)$

在优化设计非规则LDPC码的度分布时，为了便于后面对校验矩阵的进一步优化，这里要求度分布(λ，ρ)符合下面条件：

1)∑_iλ_i＝1，∑_iρ_i＝1

2) ${\mathrm{\λ}}_2\≥1-\frac{{\mathrm{\Σ}}_i\frac{{\mathrm{\ρ}}_i}{i}}{{\mathrm{\Σ}}_i\frac{{\mathrm{\λ}}_i}{i}}$

找出满足上述条件的度分布，画出给定次数分布下VND和CND的EXIT曲线，观察由该两个EXIT曲线构成的EXIT图.当两个曲线最为靠近的时候，此时对应的度分布(λ，ρ)，即为优化的度分布。

3、校验矩阵的构造和进一步优化

确定校验矩阵的度分布(λ，ρ)后，我们需在校验矩阵中放置各非零元也即放置因子图中与信息符号相连的各条边。为了提高多元非规则LDPC码迭代译码性能，考虑在因子图中避免产生小环，我们采用渐进边增长(PEG)算法构造矩阵H。算法原理：给定所要构造因子图中符号节点、校验节点数目以及符号节点度序列，逐条放置符号节点和校验节点之间的边，使每一条新加人的边尽可能小的影响目前图的最小环长。

为了简化编码过程，降低编码复杂度，需要对校验矩阵做进一步的优化。将上面PEG方法构造出的校验矩阵H进行列变换，把列重为2的各列放到矩阵的右侧部分，然后用双对角线方阵(如图3所示)来替代校验矩阵右侧各列，即得到优化后的校验矩阵H(如图1所示)。

4、编码过程

本发明多元非规则LDPC码的校验矩阵的结构，决定了其具有低复杂度的编码过程，可根据累加器结构直接计算校验位完成编码。累加器的结构如图5所示，其中α，β∈GF(q)是累加器参数。令长为k的信息序列为m＝[m₁，m₂，...，m_k]，m_i∈GF(q)，i＝1，2，...k。加器的第i个输入r_i是信息序列m＝[m₁，m₂，...，m_k]与H₁的第i行元素对应相乘后所得数之和(注：所有运算均在有限域GF(q)上进行)，即r_i＝[m₁，m₂，...，m_k]×[h_i，1，h_i，2，...，h_i，k]^T，[h_i，1，h_i，2，...，h_i，k]为H₁的第i行元素。设校验位序列p＝[p₁，p₂，...，p_m]，则校验位的计算公式为：

p₁＝r₁*α^-1                                    (3)

p_i＝(p_i-1×β+r_i)×α^-1＝(p_i-1×β+r_i)/α，i＝2，3，L，m。

最后，将信息序列m与校验序列p复用得到编码器的输出码字c＝[m₁，...，m_k，p₁，...，p_m]，完成编码。

5、译码过程

与规则LDPC的译码过程一样，采用基于二分图的置信传播译码。其中二分图与本发明构造的校验矩阵H＝[H₁，H₂]一一对应。为了提高译码速度，本发明应用FFT-BP译码。

附图说明：

图1是多元非规则LDPC码的校验矩阵。

图2是H矩阵中的H₁矩阵。

图3是H矩阵中的H₂矩阵

图4是译码器结构图。

图5是累加器结构图。

具体实施方式：

编码为GF(4)上的多元非规则LDPC码，码长2000，码率1/2，由EXIT图优化得到度分布为：λ₂＝0.5102，λ₃＝0.1833，λ₅＝0.06786，λ₆＝0.2386，ρ₅＝0.8936，λ₆＝0.08999，λ₁₅＝0.01644。优化后的校验矩阵为H＝[H₁，H₂]，H₂为双对角线矩阵，其非零元素均为3，即累加器参数α＝β＝3。

Claims (5)

1.一种低编码复杂度多元非规则LDPC码的设计，编码过程简单，不需要生产矩阵G，而是通过计算校验位直接完成编码，其编码复杂度低，又因采用边信息转移图(EXIT harts)进行度的选择和优化，用渐进边增长(PEG)算法确定校验矩阵，有效增大了其因子图中的最小环长，从而提高了迭代译码的性能。

2.如权利要求1所述的LDPC码校验矩阵的度分布，其行列度分布是根据边信息转移图(EXIT charts)优化得到的，确保了LDPC码迭代译码的收敛特性。

3.如权利要求1所述的LDPC码校验矩阵的构造，其特征在于用渐进边增长(PEG)算法，逐条放置符号节点和校验节点之间的边，使每一条新加人的边尽可能小的影响目前图的最小环长。

4.如权利要求1所述的LDPC码校验矩阵的结构优化，其特点在于用双对角线方阵来代替校验矩阵右侧子矩阵，最后得到校验矩阵H＝[H₁，H₂]，H₂是一个双对角线矩阵。

5.如权利要求1所述的LDPC码的编码，其特点在于根据校验矩阵结构，直接计算校验位完成编码，编码复杂度低，便于硬件实现。

Images