CN1902822A - 支持简化定时和数据恢复的容噪信令方案 - Google Patents
支持简化定时和数据恢复的容噪信令方案 Download PDFInfo
- Publication number
- CN1902822A CN1902822A CNA2004800377144A CN200480037714A CN1902822A CN 1902822 A CN1902822 A CN 1902822A CN A2004800377144 A CNA2004800377144 A CN A2004800377144A CN 200480037714 A CN200480037714 A CN 200480037714A CN 1902822 A CN1902822 A CN 1902822A
- Authority
- CN
- China
- Prior art keywords
- common
- data
- signal
- mode
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 16
- 230000011664 signaling Effects 0.000 title description 9
- 238000004891 communication Methods 0.000 claims abstract description 67
- 238000005070 sampling Methods 0.000 claims description 50
- 239000004020 conductor Substances 0.000 claims description 26
- 230000000875 corresponding effect Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- 238000000605 extraction Methods 0.000 claims description 20
- 239000000284 extract Substances 0.000 claims description 14
- 230000014509 gene expression Effects 0.000 claims description 14
- 230000002596 correlated effect Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 7
- 238000013519 translation Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 claims 1
- 230000009466 transformation Effects 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 98
- 230000002441 reversible effect Effects 0.000 description 22
- 101100084474 Gallus gallus PRRX1 gene Proteins 0.000 description 11
- 101150081137 PRX1 gene Proteins 0.000 description 11
- 101100194320 Zea mays PER1 gene Proteins 0.000 description 11
- 239000013256 coordination polymer Substances 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 239000002131 composite material Substances 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 5
- 230000005764 inhibitory process Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 244000287680 Garcinia dulcis Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/20—Arrangements affording multiple use of the transmission path using different combinations of lines, e.g. phantom working
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Bidirectional Digital Transmission (AREA)
- Interconnected Communication Systems, Intercoms, And Interphones (AREA)
Abstract
所描述的是一种在同一差分信道上传送差分信号和共模信号的通信系统。容噪通信方案使用容易由差分接收机恢复的低幅共模信号,因此可以实现很高的差分数据率。某些实施例利用共模信号来传输反向信道信号,以调整差分发射机的特性。即使在前向信道发射机失调以至于接收的差分信号是不能识别的情况下,也可以有效地传送反向信道的控制信号。根据上述实施例的系统在没有附加的引线或通信信道的情况下获得这些优点,并且与交流耦合的通信信道和直流耦合的通信信道相兼容。数据编码方案以及相应的数据恢复电路使得不再需要复杂的高速CDR电路。
Description
技术领域
用户对数字视频、高速通信以及日益增长的处理速度的需求正促使制造商采用更快的数据传输方案。尽管传送的数据通常是数字的,但是设计者们正热衷于那些使用低压差分信号的模拟通信方案,尤其是用于在系统内部移动数据。传输介质或“信道”可以是成对的铜线,但是更常用的是在集成电路之间延伸的成对的电路板迹线。使用差分信号允许抑制共模噪声,并且因此使数据传输能够具有特别快的速度以及抗共模噪声能力。
背景技术
电信行业协会(TIA)发布了这样的标准,其规定可以用于互换二进制信号的低压差分信令(LVDS)接口电路的电特性。LVDS使用低压差分信号来提供高速度且低功率的数据通信。关于这种LVDS标准的详细描述,请参见TIA/EIA-644(1996年3月)上的“低压差分信令(LVDS)接口电路的电特性”(Electrical Characteristics of Low VoltageDifferential Signaling(LVDS)Interface Circuits),在此通过引用的方式包含其内容。
信号失真会限制任何通信系统的灵敏度和带宽。通常称作“符号间干扰”(ISI)的失真形式在单端和差分通信方案中尚未解决,并且表现在各个脉冲或“符号”的时间扩展以及随后的交叠中。严重的ISI会使得接收机不能辨别符号,并因此破坏了接收信号的完整性。使问题更复杂的是,高速信号的特性是高度目的地依赖的,也就是说,取决于通信信道和接收机的特性,接收信号的表现将有所不同。在极端的情况下,发射机可能会对于特定的通信信道和接收机发生失调,以至于完全无法理解接收的数据。因此,必须对数据发射机进行调谐,以实现和保持最佳的性能。
高速通信系统中的接收机有时包括控制电路,该控制电路监测输入信号的各种特性并据此对相关联的发射机进行调谐。可以一次性地对发射机进行这种调整,以考虑信道特性和处理变化,或者可以持续地或周期性地执行这种调整,以附加地考虑随时间变化的参数,诸如电源电压和温度。执行这种调整要求接收机对相关联的发射机进行反向的通信,即有时称作“反向信道”通信的处理。
提供反向信道通信可能是很昂贵的,特别是对于高速通信信道进行单向监测和调整的系统来说是很昂贵的。反向信道通信发生在与数据流动方向相反的方向上,并且因此可能在进行通信的电路之间需要一个或多个附加地信号路径以及相关联的引线。增加引线和信号路径是昂贵的和不期望的。作为另一种选择,双向通信可以支持反向信道信号,但是这种选择可能会减小前向通信的带宽。
在题为“VLSI(超大规模集成电路)系统中的幻像模式信令”(Phantom Mode Signaling in VLSI Systems)的论文中,ThaddeusGabara描述了通过在同一信道中但在与高速差分信号相反的方向上插入共模信号来实现在高速差分信道中的反向信道通信。这些电路利用了现代差分接收机抑制共模信号的能力;然而实际上,从差分接收机的角度来看,在高速差分通信信道中插入共模信号与插入共模噪声没什么不同。因此,依赖于共模信令技术的反向信道通信方案将不期望地限制前向信道的传输速度。因此,需要可以通过高速差分信道实现反向信道通信而又不会不适当地限制差分信号带宽的协议和电路。
发明内容
本发明解决了对通过高速差分信道实现反向信道通信而又不会不适当地限制差分信号带宽的协议和电路的需要。根据在此描述的各种实施例的系统在差分通信信道的前向方向上传送高速差分信号,并在同一信道的相反方向上发出速度相对较低的反向信道控制信号。
从前向信道差分接收机的角度来看,共模反向信道信号仅仅是噪声,并且噪声一般都会限制速度性能。因此,根据某些实施例,格式化共模反向信道信号,以最小化共模反向信道信号对前向传输速度的影响。这种共模信号的格式化使用了与前向信道相比明显较低的信号幅度、频率以及转换率(slew rate)。
对前向信道影响最小的共模信号牺牲了共模信号的完整性,以最大化前向信道速度性能最大化。因此,根据各种实施例的共模接收机使用容噪数据恢复方案以补偿反向信道信号的较差信号质量。在这些实施例中,使用了各种共模通信协议和相应的共模接收机以便有益于恢复相对微弱的共模信号。
某些实施例传送不具有相应的定时及参考信号的共模信号。因此,这些实施例中的接收机包括从接收的共模信号中提取定时及参考信息的电路。很多常规的时钟和数据恢复(CDR)电路可用于这一目的,但是相对来说都有些复杂。因此,根据某些实施例的接收机采用数据编码方案和相应的数据恢复电路,它们使得不再需要复杂的高速CDR电路,并因此节省了面积和电量。
以上概括不构成对本发明的限制,相反本发明由允许的权利要求来限定。
附图说明
图1示出了根据一个实施例的通信系统100;
图2A和图2B示出了对应于图1中具有相同标号的节点的波形;
图3是示出了根据一个实施例用于传送共模数据的三个直流平衡信号的波形图300;
图4是示出了说明性共模信号CMS和相应的恢复的共模信号RCMS的波形图400;
图5A是在图1的反向信道接收机144的一个实施例中使用的接收机500的框图;
图5B示出了在另一个实施例中用作图1的反向信道接收机144的接收机550;
图6示出了根据另一个实施例的通信系统600的一部分;
图7是示出了按照图6的系统600所采用的三电平编码方案来表示的“一-空-零”的数据模式的波形图700;
图8详细地描述了图6的数据解释器630的一个实施例;
图9是说明了恢复电路800的功能的波形图900;
图10示出了一对状态图1000和1010,其说明了图6中的状态机635和计数器636的 作;
图11示出了根据一个实施例的简单共模提取电路1100;以及
图12示出了信号传输系统1200,其包括差分发射机105、通信信道109以及共模接收机1205。
具体实施方式
图1示出了根据一个实施例的通信系统100。和传统的系统一样,系统100包括经由差分通信信道109连接到相应的差分接收机107的差分发射机105。系统100还包括反向信道通信电路,共模发射机127经由信道109将同步到时钟信号TCK的反向信道信号传送给共模接收机129。发射机105与接收机107之间的高速差分链路称为“前向信道”,而发射机127与接收机129之间相对较慢的共模链路称为“反向信道”。
应当对差分发射机105的各种参数进行调谐,以实现并保持最佳的性能。这种调谐例如会影响片内终结(on-die termination)电阻、驱动电流、信号摆动(signal swing)、均衡(在发射机中)以及相位偏移。此外,对于支持多通信模式的系统,接收机可以指示发射机以该接收机支持的模式进行发射。为此,差分接收机107监测所接收差分信号的各种属性,并且基于这种监测的结果,形成用于调整发射机105的发射机控制信号TXC。共模发射机127将发射机控制信号TXC作为插入到信道109中的一对共模信号分量传送给共模接收机129。(和此处的其他标记一样,TXC同时指信号和相应的节点。给定的字母数字标记是指信号还是指节点根据上下文是很容易判断的)。接收机129将接收的共模信号转换回为来自接收机107的原始发射机控制信号TXC,并据此调整差分发射机105。因此系统100能够实现并保持使前向传输速度最优化的发射机设置。
图2A和图2B示出了对应于图1中具有相同标号的节点的波形图,并且用于结合图1来描述通信系统100的操作。每个垂直轴线表示每个所示出的信号的电压范围,并且每个水平轴线表示时间段。波形并非按比例的,差分前向信道信号通常具有比共模反向信道信号更高的频率和量值。
图2A中最上面一对信号表示第一差模信号分量DP和第二差模信号分量DM,其分别经由信道109的信号导体TXP和TXM从发射机105传送给接收机107。图2A中第二对信号示出了第一共模信号分量CP和第二共模信号分量CM,其经由信道109的相应的信号导体从共模发射机127传送给共模接收机129。这两对信号分量可以同时在通信信道109上传送,图2A中示出的一种情况是第一合成信号分量TXP和第二合成信号分量TXM,其表示经由通信信道109传送的组合的差模信号分量和共模信号分量。在所示出的交流耦合的实施例中,共模信号分量CP和CM被平衡,并且以高到足以穿过耦合的电容器111的频率来表示用信号分量CP和CM传送的字符。
从差分接收机107的角度来看,共模反向信号是噪声,并且噪声一般会限制速度性能。因此,根据所示出的实施例,将共模发射机127和共模接收机129设计为使共模反向信道信号对前向传输速度的影响最小化。出于说明的目的,假定接收机107完全抑制合成信号分量TXP和TXM的共模,接收机107提取如图2B所示那样的发射的数据TXD。下面详细地描述在各种实施例中被用来限制反向信道信号对前向信道性能的影响的装置。
所示出的实施例中的发射机和接收机是利用一组电容器进行交流耦合的。也就是说,信道109包括第一信号导体TXP和第二信号导体TXM,每个信号导体经由两个电容器111中的一个电容器耦合到发射机105的相应的差分输出端和接收机107的相应的差分输入端。作为对电容器111的替代或补充,在前向信道的发射侧上可以包括耦合电容器。在其他实施例中,发射机和接收机是直流耦合的,在这种情况下省略了电容器111。
差分发射机105通常包括差分地耦合到输出放大器121的输入端的前向信道传输电路119。接收机107通常包括差分接收放大器123,差分接收放大器123将信道109上的差分信号转换为用于传输到前向信道接收机125的数字数据信号TXD。接收机125将所接收的数据传送到期望的目的地(未示出),并且还形成发射机控制信号TXC以便根据需要控制发射机105,从而使接收的前向信道信号最优化。
共模发射机127包括反向信道发射电路131,反向信道发射电路131将发射机控制信号TXC编码为适当的符号格式,并将所得格式化的控制信号作为一对同样的共模信号分量CM和CP进行传送。由于仅用于复制输入信号的电路可以容易地为本领域普通技术人员所理解,因此为了更简明扼要,省略了对发射机131的详细描述。匹配的缓冲器133将信号分量CM和CP分别传送到通信信道109的第一信号导体TXP和第二信号导体TXP。经由第一共模输入端和第二共模输出端耦合到信号导体TXM和TXP的接收机129提取信号分量CM和CP以恢复发射机控制信号TXC。
包括接收放大器123的差分放大器的特征一部分在于其抑制共模信号的能力。这种能力的测量通常称作“共模信号抑制比”,或CMRR。更具体地说,给定放大器的CMRR是该放大器的输入处的共模干扰电压与输出处的相应的干扰电压的比值。在此描述的这种类型的典型高速差分放大器的CMRR在例如从100∶1到100∶5的范围内是值得称 的。尽管这些比值已经令人满意,但其实任何次于最佳共模抑制的抑制都会使共模噪声干扰接收的差模信号,并因此限制速度性能。
缓冲器133具有常规的缓冲器配置,但是其大小设置为使得差分接收放大器123能够比较容易地抑制信号分量CM和CP。首先,对于给定的制造过程,使缓冲器133紧密地匹配,以产生与实际几乎相同的信号分量。由于接收放大器123会放大两个信号分量之间的任何差值,因此这种匹配对于避免不期望的共模到差模的信号转换来说是很重要的。第二,对插入信道109的信号分量的幅度进行限制以使两个信号分量之间的任何差值的绝对值最小。在一个实施例中,其中发射机105发射大小大约为1伏的差分信号(例如两个互补的0.5伏信号),每个共模信号分量的幅度大约为50毫伏,或大约为差分信号大小的10%。第三,放大器123提供相对于放大器121来说很低的转换率,并且以一个比前向信道数据的频率低得多的频率发射共模信号分量CM和CP,以上两点都有助于共模信号的抑制。例如,在一个实施例中,共模信号分量的转换率足够缓慢,以便上升时间或下降时间在较快的前向信道中的多个符号上延伸。使缓冲器133较小并较慢具有另外的好处,即可以使缓冲器133所呈现的电容性负载最小,并因此使缓冲器133对信号完整性以及因而对前向差分信号的数据率的影响最小。
所幸,反向信道通信相较于前向信道通信通常要求低得多的带宽,并且因此可以以相对较低的频率、转换率和电压来实现。某些实施例牺牲了共模信号的完整性以使前向信道速度性能最大化。使用各种共模通信协议和相应的共模接收机以便有益于在这些实施例中恢复相对微弱的共模信号。
共模接收机129包括共模提取电路135,在本实施例中为简单的平均器,该平均器对来自信道109的合成信号分量TXP和TXM进行求平均以产生共模信号CMS。在没有相应的参考信号的情况下传送共模信号分量CP和CM,因此本实施例中的接收机129包括参考电路140,参考电路140从信号CMS中提取适当的参考信号。在本实施例中,参考电路140是低通滤波器,并且参考信号CR是信号CMS的平均电平。比较器142将共模求和信号CMS与导出的参考信号CR相比较以产生恢复的共模信号RCMS,图2B中示出了恢复的共模信号RCMS的例子。然后将恢复的共模信号RCMS传送给反向信道接收机144,反向信道接收机144从恢复的共模信号RCMS中恢复定时和数据,并向发射机105提供相应的恢复的发射机控制信号TXC。
差分发射机105交流耦合到接收机107,接收机107设定反向信道通信频率的下限。有关使前向信道中的噪声最小化的期望设定用于表示经由信号分量CP和CM传送的符号的幅度和频率的上限。某些实施例采用反向信道信令协议,该反向信道信令协议用于对频率高到足以穿越电容器111的信号进行传送,并另外提供允许利用极低幅度的反向信道信号的容噪测量。
图3是示出了根据一个实施例的用于传送共模数据的三个直流平衡信号的波形图300。图3的方案将逻辑0字符(ZERO)表示为具有50%的占空比并具有第一频率的信号,“空”字符(没有数据,或NULL)表示为具有50%的占空比并具有等于第一频率的一半的第二频率的信号,并将逻辑1字符(ONE)表示为具有50%的占空比并具有等于第二频率的一半的频率的信号。代表三个字符类型(0、空和1)的波形图是相互正交的,这使得不正确解释的可能性最小。所示出的编码方案是频率相移键控(FSK)的一种形式,FSK是一种用于在模拟信道上发送数字信号的常规方案。关于FSK的简要教导,请参见Matthew Berry 2002年发表的“数字发射机:频率相移键控的介绍”(Digital Transmitter:Introduction to Frequency Shift Keying)(版本2.2)。其他的实施例可以使用其他的编码方案,诸如相移键控,并且可以使用更多或更少的字符。
图4是示出了说明性共模信号CMS和相应的恢复的共模信号RCMS的波形图400,其使用图3的相应字符来表示“0-空-1”数据模式,并且图4用于结合下面的图5A和图5B来说明根据那些基于FSK来传送反向信道信号的实施例的反向信道接收机的 作。
图5A是在一个实施例中用作图1的反向信道接收机144的接收机500的框图。接收机500包括限制器510,限制器510以采样频率Fs对恢复的共模信号RCMS进行过采样,该采样频率Fs大于用来表示被作为信号分量CP和CM传送的字符的最大频率。过采样不要求复杂的、高速的电路,原因是恢复的共模信号的数据率通常远远低于集成电路所支持的其他数据率,其中针对该集成电路例示了接收机129。本实施例排除了对复杂的时钟和数据恢复电路的需要,并因此节省了面积和电量。各种形式的限制器510对本领域普通技术人员来说是公知的。例如,在美国专利No.5,412,692中描述了若干种形式。
先进先出(FIFO)窗口电路515捕获来自限制器510的过采样信号OSS,并周期性地将信号OSS的部分与三个数据相关器520、525和530中的每个相关器相比较。如果窗口电路515的内容在预定的精确程度(例如>70%)上与“0”模式相关,则数据相关器520产生表示接收到0字符的输出信号。同样,相关器525和530基于窗口电路515的内容,分别输出表示“空”字符和逻辑1字符的信号。
返回图4,通过一组四个波形括号模拟了窗口电路515和三个相关器520、525和530的操作,其中在四个波形括号下方示出的相应脉冲序列的相对概率,。在最左边的例子中,脉冲序列是表示0字符为100%,并且提供了0%概率的“空”或逻辑1。在这种情况下,“0”相关器520产生发送给字符累加器535的表示逻辑0的输出。图4中从左边数第二个例子示出的时间窗中没有一个概率超过必需的70%,因此没有一个相关器表示字符。最后两个突出的脉冲序列分别示出了有100%的概率接收到“空”字符和逻辑1字符。
字符累加器535是可选的,但是可以包括字符累加器来滤除某些错误。累加器535可以配置为抑制不遵从预定通信协议的字符串。例如,累加器535可以丢弃包括太多或太少字符的字符集、或包括不允许的数据模式的字符集。将通过累加器535要求的字符集540作为发射机控制信号TXC来发送。
图5B示出了在另一个实施例中用作图1的反向信道接收机144的接收机550。N位窗口电路552(在本例中其为FIFO缓冲器)接收输入信号OSS的每个输入位,过采样信号OSS来自图5A中的限制器510。在时钟信号Fs的指示下,窗口电路552周期性地提供N个连续的数据采样到数据相关电路553的相应输入端,数据相关电路553将窗口数据解码为字符串CHAR。相关电路553包括“1”相关器555,“空”相关器557和“0”相关器559。以下比较详细地描述并说明了“1”相关器555,其余的相关器是类似的,因此为了简便省略了详细的说明。
“1”相关器555包括模式匹配寄存器560、屏蔽寄存器562以及求和电路564。对载入到模式匹配寄存器560中的数据进行处理(tailor),以检查与逻辑1字符(例如图3中“1”波形)相关联的模式。逐位地将窗口电路552中的输入数据与模式匹配寄存器560中的相应位进行比较。寄存器560包括逻辑(未示出),该逻辑针对寄存器560内每个与寄存器552中相应数据位相匹配的位产生发送给屏蔽寄存器562的“数字1”信号。屏蔽寄存器562将这些位传送给求和电路564,但是可以将屏蔽寄存器562内的选择位设置为阻止来自求和电路564的那些位。随后,求和电路564将来自屏蔽寄存器562的位相加,并向字符解释器565提供所得的相关结果CR_1。对存储在模式匹配寄存器560中的模式进行处理以检查逻辑1数据字符,因此相关结果CR_1的量值表示窗口电路552中的数据模式代表逻辑1的概率:相关结果CR_1所表示的数目越大,寄存器552的内容代表逻辑1的概率就越大。寄存器560和562的引入使得匹配模式和屏蔽可以改变。在其他的实施例中,匹配模式、屏蔽或者两者都是硬线连接的。
“空”相关器557与“1”相关器555类似,只不过匹配模式变为检查“空”字符(例如,图3中的“空”波形)。因此,相关结果CR_N的量值表示窗口电路552中的数据模式表示“空”字符的概率。同样,“0”相关器559与“1”相关器555类似,只不过匹配模式变为检查0字符(例如,图3中的0波形)。因此,相关结果CR_0的量值表示窗口电路552中的数据模式表示0字符的概率。
字符解释器565考虑每个相关结果CR_1、CR_N和CR_0的值以识别所接收到的数据字符属于以上结合图4讨论过的哪种类型。当相应的相关结果超过阈值时,解释器565检查字符。每当检查到字符时解释器565将时钟Fs延迟(stall)N个时钟周期,以使早先考虑的数据采样从窗口电路552中排出。在一个实施例中,解释器565在检查到1字符后面跟着“空”字符时发出表示逻辑1的电压,并且在检查到0字符后面跟着“空”字符时,发送表示逻辑0的电压。因此字符信号CHAR是在1和0之间交替的数字信号。在其他的实施例中,解释器565表示附加的字符(例如“空”),使用不同的字符表示方法,或者同时表示附加的字符(例如“空”)以及使用不同的字符表示法。在窗口电路552中捕获的数据通常大于或等于字符长度。
通过扩展由窗口电路552所捕获且由相关器555、557和559所考虑的位的数目N,可以改善解释器565识别字符的精确度。然而,字符识别的改善并不随着位数目线性扩展,因此抗噪声能力的增量提高必需要求不成比例地扩展接收机550的大小。接收机550利用第二级相关电路566来解决这一问题,相关电路566对字符解释器565的输出CHAR进行过滤,以便进一步提高在不显著增加电路复杂性的情况下完成正确的信号解释的概率。
为了利用接收机550中的第二级相关电路,相应的发射机利用特定的字符模式对发射数据进行格式化以表示数据符号。在一个简单的例子中,发射机可以将逻辑0作为一个包括10个0字符的字符串来传送,将逻辑“空”作为交替的1字符和0字符来传送,将逻辑1作为10个1字符来传送(在本例中每个发送的1字符或0字符都受“空”字符限定)。于是,对字符模式CHAR进行第二级相关,以便进一步改善相关电路553所提供的解释。
相关电路566包括窗口电路575、相关器580以及第二解释器582。窗口电路575(在本实施例中为以字符速率Fs2计时的10位的FIFO寄存器)向相关器580提供10个连续字符的值。在本实施例中,相关器580是简单的求和电路,其对逻辑1的采样数目进行计数,并向解释器582提供所得的和。随后,当来自相关器580的和为8或更大时,解释器582中的概率发生器585发出信号PRX1,表示可能接收到逻辑1;并且当该和为3或更小时,发出信号PRX0,表示可能接收到逻辑0。同样位于解释器582中的状态机590响应于信号PRX0和PRX1在线TXC上发出逻辑1和逻辑0的数据符号。(下面以图6中的组合的状态机635和计数器636来详述状态机590的一个实施例,结合图10对其功能进行描述)。
可以对接收机550进行调谐以实现抗噪声能力、符号速率以及电路复杂性之间的期望的平衡。例如,为了提高抗噪声能力,可以增大采样频率,可以将窗口电路552和575中的一个或两个扩展为存储更多的数据采样或字符,可以使相关器适用来应用不同的模式和屏蔽,并且可以将字符解释器565和582调整为在指示接收到字符或符号之前需要更大的概率。同样可以将接收机550扩展为包括一个或多个附加的相关级,并识别附加的接收字符。这些类型的修改可以以硬件形式完成,或者可以提供诸如寄存器之类的可配置资源来实现系统调谐。
图6示出了根据另一个实施例的通信系统600的一部分。系统600在很多方面与图1中的系统100类似,相同标识的元件是相同的或相似的。系统600包括类似于结合图1所描述的内容的差分接收电路和共模发射电路,但是为了简化说明将其省略。
系统600包括结合了多个差分发射机105的多信道发射机605,每个差分接收机105具有相应的共模反向信道接收机615。在一个实施例中,共模接收机615同时控制所有的差分发射机105,但在后面的例子中假定接收机615依次控制每个发射机105。在某些实施例中,接收机615具有从每个信道109中接收共模信号分量的接收输入端,但是后面的描述限于对最下面的信道的控制。
接收机615包括解码器620和反向信道接收机625。解码器620从合成信号分量TXP和TXM中提取共模反向信道信号,并随后对提取的共模信号进行解码以产生共模数据CMD。反向信道接收机625将接收到的共模数据转换为用于控制各个发射机105的发射机控制信号TXC。在某些实施例中,接收机615向所有的发射机105发送相同的控制信号;在其他的实施例中,反向信道控制信号独立地控制每个前向信道。
在所示出的实施例中,解码器620包括数据解释器630、状态机635和计数器636。数据解释器630解释接收到的共模信号,在接收到可能代表逻辑1的信号模式时产生“可能为1”的信号PRX1,或者在接收到可能代表逻辑0的信号模式时产生“可能为0”的信号PRX0。状态机635根据计数器636提供的定时信息解释这些信号以形成共模数据CMD。反向信道接收机625解释数据CMD并发出适当的发射机控制信号TXC。
图7是一个波形图700,其示出了在图6的系统600的实施例所采用的三电平编码方案中表示的“1-空-0”数据模式,以经由一个或多个信道109向接收机615传送共模数据。根据这一实施例,将逻辑1字符和逻辑0字符表示为信号边缘的组合,即一种使得接收机615能够从恢复的共模信号中提取定时和数据两者的协议。
图8详细描述了图6的数据解释器630的实施例,该数据解释器包括共模恢复电路800、窗口电路805、相关器810和数据概率发生器815。恢复电路800从一对合成信号分量TXP和TXM中提取共模数据和定时信息,产生数字形式的恢复的共模信号RCMS。窗口电路805(在本实施例中是10位FIFO寄存器)向相关器810提供10个连续RCMS数据采样值。在本实施例中,相关器810是简单的求和电路,其对逻辑1的采样数目进行计数,并向概率发生器815提供所得的和。然后,在可能接收到逻辑1时概率发生器815产生信号PRX1,并在可能接收到逻辑0时产生信号PRX0。例如,在一个实施例中,如果窗口电路805在给定的10个采样的窗口中提供了8个或更多的逻辑1的采样,则概率发生器815产生信号PRX1,如果窗口电路805在给定的10个采样的窗口中提供了少于3个逻辑1的采样,则概率发生器产生信号PRX0。
可以对数据解释器630进行修改以实现字符识别与电路复杂性之间的期望的平衡。例如,为了改善字符识别,可以增大采样频率,可以将窗口805扩展为存储更多的采样RCMS位,可以使相关器810适用于来应用不同的模式和模板,并且可以将概率发生器815调整为在指示接收字符之前要求增加的概率。如以上结合图5B所述的,还可以将相关器810扩展为包括一个或多个附加的相关级。这些类型的修改可以以硬件形式完成;作为替代,可以提供诸如寄存器之类的可配置资源来实现系统调谐。可以降低发射机传送数据的速率以进一步改善字符识别。
恢复电路800包括共模提取电路819、比较器820、工作于接收时钟RCK的采样周期Ts的过采样器(限制器)825、以及连接在限制器825的输出与比较器820的输入之间的积分器830。图9是示出恢复电路800的功能的波形图900。
共模提取电路819(在本实施例中为平均器)对信号分量TXP和TXM求平均以产生无参考的共模信号CMS。在图9的例子中,说明性的共模信号CMS表示(从左至右)“空”信号之后的0-0-0-1字符序列。比较器820将信号CMS与由积分器830从限制器825的输出中导出的积分参考信号IR相比较。限制器825对来自比较器820的信号进行过采样,以产生与接收机同步的恢复的共模信号RCMS。
恢复的信号RCMS分别用相对较高和较低的电压电平来表示逻辑1和逻辑0。期望恢复的信号RCMS响应于“空”信号而近似地在1和0之间交替。因此,窗口电路805将存储大致相同的数目的0和1。然而,在接收到0字符时,限制器825在一组时钟周期上保持表示逻辑0的值,使得窗口电路805主要向相关器810传送“0”。在图9中将这种情况示出为接收到最左边的0字符。当窗口电路包含少于3个逻辑1,并且相关器810将这一较低“1”计数传送给概率发生器815时,概率发生器815将“1”的缺乏解释为可能接收到逻辑0字符,并且因此认定“可能为0”的信号PRX0。以类似的方式解释逻辑1字符,除了限制器825在一组时钟周期上保持表示逻辑1的值,使得相关器向概率发生器815传送相对较高的数目。概率发生器815将这一相对充足的“1”(例如,8或更多)解释为可能接收到逻辑1字符,并因此认定“可能为1”的信号PRX1。
图10包括两个状态图:示出了图6中的状态机635的操作的状态图1000以及示出了同样在图6中的计数器636的操作的状态图1010。这个例子假设了一种通信协议,在该协议中将数据呈现在4位的窗口中:数据具有多于或少于4位就认为是错误的,并因此被忽略掉。选择4位的例子是为了便于说明,但是实际的系统也可以支持具有更多或更少位的窗口。在一个实施例中状态图1000和1010都是利用接收时钟RCK来定时的。
如状态图1010所示,计数器636开始于状态000,并对接收时钟的周期进行计数。计数器636转变到状态001,并且如果计数达到最大数目Max就认定饱和信号(Sat=1)。通信协议将数目Max定义为接收机时钟周期的数目,在这些时钟周期内必须接收后来的数据字符。状态机利用来自计数器636的输出Sat来抑制比协议所允许的间距更宽的接收字符。
现在转向状态图1000以及状态机635的操作,状态机635在启动、在接收到系统重置之后或在来自计数器636的饱和信号Sat认定之后转变到状态000。然后,状态机635向计数器636认定计数器重置信号Rst为0。重置信号Rst还可以用于将窗口电路预设为存储代表“空”信号(例如,交替的1和0)的数据。状态机635随后进入空闲状态001,解除重置信号Rst以使得计数器636开始递增,并且监测来自数据解释器630的“可能为1”的输出PRX1和“可能为0”的输出PR0。在不存在接收的数据字符或解释为数据字符的噪声时,每当计数器636如状态图1010所表示的那样认定饱和信号Sat时,状态机635就在状态000和状态001之间来回地转变。
参考图9的例子,其中第一个接收的数据字符(从左向右看)表示逻辑0,解释器630认定信号PRX0,使得状态机635从状态001转变到状态010。状态机635随后将逻辑0排队,重置计数器636,并转变到状态011。这一例子假设了一个4位的窗口,并且到此刻为止只接收到了一个数据采样。窗口还没满,因此状态机635转变到状态100,在返回空闲状态001之前保持R个时钟周期。选择跳过的时钟周期的数目R,以使状态机635忽略信号PRX1的随后认定,这是由于接收到的信号返回到“空”状态。例如,参考图9,信号PRX1中最左边的脉冲不是由于接收到了逻辑1数据字符,而是由于从逻辑0状态返回到了“空”状态的信号CMS的信号的制品(artifact)。状态机635在检查到逻辑0的认定之后就保持在状态100,直到随后的信号的制品影响随时间而去。对于给定的系统数目R是预先就已知的,并且相应地对状态机635进行设置。
再次进入空闲状态001,状态机635等待指示接收到第二个字符的信号PRX1和PRX0中的一个信号的认定。如果在计数器636认定饱和信号Sat(Sat=1)之前都没有信号被认定,则状态机635返回到状态000并重新开始。在认定了信号PRX0时,状态机635重复上面描述的过程。当响应于发现了逻辑1字符而认定信号PRX1时,状态机以相同的方法进行操作,只是经由状态111而非经由状态010转变到状态011。
一旦状态机635接收到间距足够靠近以免计数器636重置的4个连续的数据字符时,状态011就转到状态101,并将排列好的4位数字作为共模数据CMD发送给反向信道接收机,并经由状态000再次返回状态001以等待后面的字符。如同以上结合图6所描述的,反向信道接收机625对共模数据CMD进行解释,并发出适当的发射控制信号TXC。
与图1中的系统100相同,图6中的通信系统600采用特别容噪的反向信道通信方案来支持可以比较容易地与高速差分信号区分开的低幅共模信号。因此这些通信方案容许很高的前向信道数据速率。同样重要的是,即使在前向信道发射机失调以至于所接收到的前向信道信号不能识别的情况下,用于使发射机特性最优化的反向信道信号也能有效地进行传送。这种对差分信道的信号质量的不敏感性是对采用高速差分信令的反向信道通信系统的重大改进。根据上述实施例的系统在不增加引线或通信信道的情况下获得了这些优点,并可以与交流耦合以及直流耦合的通信信道兼容。同样重要的是,解码器620以与相应发射机产生命令CMD相同的平均速率发出命令CMD,只是命令CMD的定时由接收时钟RCK来确定,该接收时钟与用于对反向信道数据进行定时的发射时钟TCK(图1)同步。因此,系统600不需要从到达的反向信道数据中恢复发射时钟TCK,这一特性使得不再需要复杂的很占用面积的时钟恢复电路。在某些实施例中接收时钟RCK与发射时钟TCK是均步的。
图11示出了根据一个实施例的简单共模提取电路1100。提取电路1100(两个串联电阻器的组合)在一个实施例中是图1中的平均器。
图12示出了信号发射系统1200,其包括差分发射机105、通信信道109以及共模接收机1205。系统1200在很多方面与图1中的系统100类似,相同标识的元件是相同或相似的。与图1中的共模接收机129不同,接收机1205只从信号分量TXP和TXM之一(在所示出的例子中是分量TXM)中提取共模信号。
图12的例子假设了反向信道通信频率相对前向信道频率较低。共模提取电路1210(在本例中为低通滤波器)抑制信号TXM的高频前向信道分量以恢复共模信号分量CM。具有比提取电路1210更低的截止频率的第二低通滤波器1215导出参考信号CR。接收机1205的其余部分按照与图1中的接收机129相同的方式工作。
除非特别限定,携带给定信号的终端、线、导体以及迹线都在涵盖性术语“节点”的范围之内。一般而言,对电路节点的给出描述的选择是风格问题,而不是限制性的。同样,除非特别限定,术语“连接”并非限制性的。此外,某些组件示出为彼此直接连接,而其他的组件示出为经由中间组件而连接。在每种例子中,互连或“耦合”的方法都在两个或更多的节点之间建立了某种期望的电通信。这种耦合通常可以利用多种电路配置来完成,这是本领域普通技术人员能够理解的。
虽然已经结合特定实施例描述了本发明,但是这些实施例的变型对本领域普通技术人员来说是很清楚明白的。例如,上述通信方案的应用并不限于反向信道通信,其也可以用于在沿差分信道的任一方向或两个方向上传送数据。因此,不应将所附权利要求的精神和范围限定于前面的描述。仅仅应当按照35U.S.C.部分112的第六段所要求的方式来解释具体描述“用于…….的装置”或者“用于…….的步骤”的那些权利要求。
Claims (62)
1、一种集成电路,包括:
a、差分发射机,其具有发射差分信号的第一差分输出端和第二差分输出端;以及
b、共模接收机,其具有:
i、共模提取电路,其具有提取电路输入端以及提取电路输出端,所述提取电路输入端耦合到所述第一差分输出端,所述提取电路从所述第一差分输出端和所述第二差分输出端中的至少一个中提取共模信号;以及
ii、参考电路,其具有参考电路输入端和参考电路输出端,所述参考电路输入端耦合到所述提取电路输出端,所述参考电路从所述共模信号中导出共模基准信号,并在所述参考电路输出端上提供所述共模基准信号。
2、根据权利要求1所述的集成电路,其中,所述提取电路包括耦合到第二信号导体的第二提取电路输入端。
3、根据权利要求2所述的集成电路,其中,所述提取电路包括在第一信号导体与第二信号导体之间延伸的分压器。
4、根据权利要求1所述的集成电路,其中,所述提取电路包括具有转角频率的滤波器。
5.根据权利要求4所述的集成电路,其中,所述滤波器是低通滤波器。
6、根据权利要求4所述的集成电路,其中,所述参考电路包括第二滤波器,其具有低于所述第一转角频率的第二转角频率。
7、根据权利要求4所述的集成电路,其中,所述第二滤波器是低通滤波器。
8、根据权利要求1所述的集成电路,所述共模接收机还包括比较器,其具有耦合到所述提取电路输出端的第一比较器输入端和耦合到所述参考电路输出端的第二比较器输入端。
9、根据权利要求1所述的集成电路,其中,所述共模信号使用具有第一周期的第一数据模式表示第一逻辑字符,并且使用具有第二周期的第二数据模式表示第二逻辑字符。
10、根据权利要求1所述的集成电路,其中,所述共模接收机向所述差分发射机发出发射机控制信号。
11、根据权利要求10所述的集成电路,其中,所述共模接收机包括接收所述共模信号和接收时钟的限制器,所述限制器利用所述接收时钟对所述共模信号进行采样,以产生采样的共模数据。
12、根据权利要求1所述的集成电路,其中,所述差分发射机是多个发射机中的一个,每个发射机具有第一差分输出端和第二差分输出端。
13、根据权利要求12所述的集成电路,其中,所述共模接收机耦合到每个所述多个发射机的差分输出端。
14、一种集成电路,包括:
a、差分发射机,其具有发射差分信号的第一差分输出端和第二差分输出端;以及
B、共模信号解码器,其具有:
i、第一共模输入端,其耦合到所述第一差分输出端并接收第一共模信号分量;
ii、第二共模输入端,其耦合到所述第二差分输出端并接收第二共模信号分量;以及
iii、数据解释器,其具有耦合到所述第一共模输入端的第一解释器输入端、耦合到所述第二共模输入端的第二解释器输入端以及解释器输出端口;
iv、其中如果所述第一共模信号分量和所述第二共模信号分量一起表示代表表示逻辑1的概率的数据字符,则所述数据解释器在所述解释器输出端口上发出“可能为逻辑1”的数据解释,其中所述概率在50%到100%之间。
15、根据权利要求14所述的集成电路,其中,所述数据解释器产生表示所述概率的概率数据。
16、根据权利要求14所述的集成电路,其中,所述数据解释器包括接收所述共模信号分量和采样时钟信号的过采样器。
17、根据权利要求14所述的集成电路,还包括状态机,所述状态机具有耦合到所述解释器输出端口的状态机输入端口,其中,所述状态机响应于一组数据解释而发出共模数据,所述数据解释组包括“可能为逻辑1”的数据解释和“可能为逻辑0”的数据解释中的至少一个。
18、根据权利要求14所述的集成电路,其中,所述第一共模信号分量和所述第二共模信号分量使用具有第一周期的第一数据模式表示第一逻辑字符并使用具有第二周期的第二数据模式表示第二逻辑字符。
19、根据权利要求18所述的集成电路,其中,所述第一数据模式和所述第二数据模式具有大约50%的占空比。
20、根据权利要求14所述的集成电路,其中,所述共模接收机包括反向信道接收机,其耦合到所述共模解码器并接收从所述第一共模信号分量和所述第二共模信号分量中导出的共模信号。
21、根据权利要求14所述的集成电路,其中,所述差分发射机是多个发射机中的一个,每个发射机具有第一差分输出端和第二差分输出端。
22、根据权利要求21所述的集成电路,其中,所述共模接收机耦合到每个所述多个发射机的差分输出端。
23、一种用于对经由差分第一导体和差分第二导体从差分发射机发送到差分接收机的差分信号进行控制的方法,所述方法包括:
a、在所述差分接收机中产生发射机控制信号;
b、将所述发射机控制信号转换成第一共模信号分量和第二共模信号分量,每个信号分量将所述发射机控制信号表示为一组字符,每个字符表示逻辑值并且具有大约为50%的占空比;
c、将所述第一共模信号分量插入到所述第一导体,并将所述第二共模信号分量插入到所述第二导体,由此将所述第一共模信号分量和所述第二信号分量传送到所述差分发射机;
d、在所述发射机处对所述第一共模信号分量和所述第二信号分量进行组合,以产生代表所述发射机控制信号的共模信号;
e、对所述共模信号进行过滤,以获得参考信号;
f、将所述参考信号与所述共模信号相比较,以获得恢复的共模信号;以及
g、响应于所述恢复的共模信号,改变所述差分信号的特性。
24、根据权利要求23所述的方法,其中,对所述共模信号进行过滤包括使所述共模信号通过低通滤波器。
25、根据权利要求23所述的方法,其中,对所述共模信号进行过滤包括对所述共模信号进行过采样。
26、根据权利要求25所述的方法,其中,对所述共模信号进行过滤还包括对所述过采样的共模信号进行积分。
27、根据权利要求23所述的方法,其中,对所述共模信号进行过滤还包括从所述共模信号中恢复第二组字符,并对于所述第二组字符中的字符,计算所述第二组字符中的该字符代表逻辑1或逻辑0的概率。
28、一种系统,包括:
a、共模信号编码器,其具有传送相应的第一共模信号分量和第二共模信号分量的第一编码器输出节点和第二编码器输出节点;
b、第一信号线,其耦合到所述第一编码器输出节点并传输所述第一共模信号分量;
c、第二信号线,其耦合到所述第二编码器输出节点并传输所述第二共模信号分量;
d、共模信号解码器,其具有:
i、提取电路,其具有耦合到所述第一信号线并接收所述第一共模信号分量的提取电路输入节点以及提供从所述第一共模信号分量和所述第二共模信号分量中的至少一个中提取的共模信号的提取电路输出节点;
ii、滤波器,其具有滤波器输入节点以及滤波器输出节点,所述滤波器输入节点耦合到所述提取电路输出节点;以及
iii、数据采样器,其具有耦合到所述提取电路节点的第一采样器输入端以及耦合到所述滤波器输出节点的第二采样器输入端。
29、根据权利要求28所述的系统,所述提取电路还具有第二提取电路输入节点,其耦合到所述第二信号线并接收所述第二共模信号的一半。
30、根据权利要求28所述的系统,其中,所述第一共模信号分量和所述第二共模信号分量是直流平衡信号。
31、根据权利要求28所述的系统,其中,所述第一信号线和所述第二信号线分别电容性地耦合到所述第一输入节点和所述第二输入节点。
32、根据权利要求28所述的系统,还包括差分发射机,其具有分别连接到所述第一输入节点和所述第二输入节点的第一差分输出节点和第二差分输出节点。
33、一种通信系统,包括:
a、差分发射机,其具有发射差分信号的第一差分输出端和第二差分输出端;
b、差分通信信道,其具有:
i、第一信号导体,其耦合到所述第一差分输出端;以及
ii、第二信号导体,其耦合到所述第二差分输出端;
c、差分接收机,其具有耦合到所述第一信号导体的第一差分输入端和耦合到所述第二信号导体的第二差分输入端,所述差分接收机经由所述差分通信信道从所述差分发射机中接收所述差分信号;
d、共模发射机,其具有耦合到所述第一信号导体的第一共模输出端和耦合到所述第二信号导体的第二共模输出端,其中所述共模发射机通过所述第一信号导体发射第一共模信号分量,并通过所述第二信号导体发射第二共模信号分量;以及
e、共模接收机,其具有:
i、第一共模输入端,其耦合到所述第一信号导体并接收所述第一共模信号分量;
ii、第二共模输入端,其耦合到所述第二信号导体并接收所述第二共模信号分量;
iii、用于抑制所述差分信号以产生共模信号的装置;以及
iv、用于从所述共模信号中导出共模基准的装置。
34、根据权利要求33所述的通信系统,其中,所述用于导出共模基准的装置包括低通滤波器。
35、根据权利要求33所述的通信系统,其中,所述用于导出共模基准的装置包括积分器。
36、一种接收机,包括:
a、第一窗口电路,其适用于周期性地输出N个数据采样的窗口;
b、第一相关电路,其适用于将每个所述N个数据采样的窗口与第一模式相比较,并输出对于与所述第一模式相匹配的每个所述N个数据采样的窗口的数据字符;
c、第二窗口电路,其从所述第一相关电路中接收所述数据字符,并适用于周期性地输出M个数据字符的窗口;以及
d、第二相关电路,其适用于将每个所述M个数据字符的窗口与第二模式相比较,并输出对于与所述第二模式相匹配的每个所述M个数据字符的窗口的数据符号。
37、根据权利要求36所述的接收机,还包括限制器,其适用于对输入数据流进行过采样以产生所述数据采样。
38、根据权利要求36所述的接收机,其中,所述第一相关电路包括数据相关器,并且其中,所述数据相关器周期性地将N个数据采样的集合与第一模式相比较,以产生第一组相关结果。
39、根据权利要求38所述的接收机,其中,所述第一相关电路包括第二数据相关器,并且其中,所述第二数据相关器周期性地将数据采样的集合与第二模式相比较,以产生第二组相关结果。
40、根据权利要求39所述的接收机,其中,所述第一相关电路包括第三数据相关器,并且其中,所述第三数据相关器周期性地将数据采样的集合与第三模式相比较,以产生第三组相关结果。
41、根据权利要求40所述的接收机,其中,所述第一模式是逻辑1数据模式并且所述第二模式是逻辑0数据模式。
42、根据权利要求36所述的接收机,其中,所述第一相关电路包括接收所述第一组相关结果的字符解释器,并且其中,所述字符解释器产生所述数据字符。
43、根据权利要求36所述的接收机,其中,所述第一窗口电路和所述第二窗口电路中的至少一个是FIFO缓冲器。
44、根据权利要求36所述的接收机,其中,所述第一窗口电路接收具有第一频率的第一时钟,并且所述第二窗口电路接收具有低于所述第一时钟频率的第二频率的第二时钟。
45、一种用于恢复被编码为数据流的数据的方法,所述方法包括:
a、对所述数据流进行过采样,以产生一组数据采样;
b、周期性地将所述数据采样组的子集与表示字符值的字符模式相比较;
c、产生用于与所述字符模式相关的所述数据采样组的每个子集的字符,以产生一组数据字符;
d、周期性地将所述数据字符组的子集与表示符号值的符号模式相比较;以及
e、产生对于与所述符号模式相关的所述数据字符组的每个子集的符号,以产生一组数据符号。
46、根据权利要求45所述的方法,其中,所述数据采样组的子集交叠。
47、根据权利要求46所述的方法,其中,所述数据采样组的子集的每一个都包括N个数据采样,其中,第一数据采样组包括数据采样零至N-1,并且第二数据采样组包括数据采样一至N。
48、根据权利要求45所述的方法,还包括将所述数据采样组的子集与表示第二字符值的第二字符模式相关。
49、根据权利要求48所述的方法,其中,所述第一字符值和所述第二字符值中的一个值表示逻辑1。
50、根据权利要求45所述的方法,还包括将所述数据采样组的子集与表示第三字符值的第三字符模式相关。
51、根据权利要求50所述的方法,其中,所述第三字符值表示空值。
52、根据权利要求45所述的方法,还包括将所述数据字符组的子集与表示第二符号值的第二符号模式相关。
53、根据权利要求52所述的方法,其中,所述第一符号值和所述第二符号值中的一个值表示逻辑1。
54、根据权利要求45所述的方法,其中,所述数据采样组的子集包括N个数据采样,并且所述数据字符组的子集包括M个数据字符,并且其中,M小于N。
55、一种用于恢复被编码为数据流的数据的接收机,所述接收机包括:
a、用于对所述数据流进行采样以产生一组数据采样的过采样装置;
b、用于周期性地将所述数据采样组的子集与表示字符值的字符模式相关的装置;
c、用于产生对用于与所述字符模式相关的所述数据采样组的每个子集的字符以产生一组数据字符的装置;
d、用于周期性地将所述数据字符组的子集与表示符号值的符号模式相关的装置;以及
e、用于产生对于与所述符号模式相关的所述数据字符组的每个子集的符号以产生一组数据符号的装置。
56、一种通信系统,包括:
a、发射机,其具有接收发射时钟频率的发射时钟信号的发射机时钟端以及发射信号的发射机输出端,其中所述信号包括对于多个发射的数据位中的每个数据位的多个上升信号转变和多个下降信号转变;以及
b、接收机,其具有:
i、接收机时钟端,其接收与所述发射时钟信号异步并具有高于所述发射时钟频率的接收时钟频率的接收时钟信号;
ii、数据恢复电路,其连接到所述发射机输出端,所述数据恢复电路使用所述接收时钟信号对所述信号进行过采样,以提供过采样数据信号;以及
iii、数据相关器,其将所述过采样数据信号与至少一个数据模式相关,所述数据相关器响应于可能接收到至少一个所述数据位而发出一个概率信号。
57、根据权利要求56所述的通信系统,其中,所述发射机发射所述信号作为共模信号。
58、根据权利要求56所述的通信系统,其中,所述过采样数据信号是所述共模信号的接收版本。
59、根据权利要求56所述的通信系统,其中,所述数据相关器响应于第二次可能接收到所述数据位的第二个而发出第二个概率信号。
60、根据权利要求56所述的通信系统,其中,所述接收时钟信号相对于所述发射时钟信号是均步的。
61、根据权利要求56所述的通信系统,其中,所述信号是直流平衡的。
62、根据权利要求56所述的通信系统,其中,所述信号使用至少三个信号电平表示所述数据位。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/739,823 US7292637B2 (en) | 2003-12-17 | 2003-12-17 | Noise-tolerant signaling schemes supporting simplified timing and data recovery |
US10/739,823 | 2003-12-17 | ||
PCT/US2004/040483 WO2005062469A1 (en) | 2003-12-17 | 2004-12-03 | Noise-tolerant signaling schemes supporting simplified timing and data recovery |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1902822A true CN1902822A (zh) | 2007-01-24 |
CN1902822B CN1902822B (zh) | 2010-05-12 |
Family
ID=34677725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2004800377144A Expired - Fee Related CN1902822B (zh) | 2003-12-17 | 2004-12-03 | 集成电路、控制差分信号的方法以及通信系统 |
Country Status (8)
Country | Link |
---|---|
US (2) | US7292637B2 (zh) |
EP (2) | EP1702410B1 (zh) |
JP (1) | JP4755110B2 (zh) |
KR (1) | KR20060132648A (zh) |
CN (1) | CN1902822B (zh) |
AT (1) | ATE422276T1 (zh) |
DE (1) | DE602004019348D1 (zh) |
WO (1) | WO2005062469A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101997572A (zh) * | 2009-08-17 | 2011-03-30 | 索尼公司 | 信息处理装置和信号传输方法 |
CN103164374A (zh) * | 2011-12-14 | 2013-06-19 | 德克萨斯仪器股份有限公司 | 基于输入信号频率范围对usb 3.0信号调节器中的去加重水平进行自适应实时控制 |
CN104205680A (zh) * | 2012-01-16 | 2014-12-10 | 马克西姆综合产品公司 | 用于差分通信的方法和装置 |
TWI484345B (zh) * | 2011-12-22 | 2015-05-11 | Intel Corp | 用於通訊之設備與系統及輸入板運算裝置 |
CN111758240A (zh) * | 2018-03-09 | 2020-10-09 | 德克萨斯仪器股份有限公司 | 双向数据链路 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7379517B1 (en) * | 2003-05-23 | 2008-05-27 | Xilinx, Inc | Method and apparatus for signaling characteristics of a transmitted signal |
US7292637B2 (en) * | 2003-12-17 | 2007-11-06 | Rambus Inc. | Noise-tolerant signaling schemes supporting simplified timing and data recovery |
US7295618B2 (en) * | 2004-06-16 | 2007-11-13 | International Business Machines Corporation | Automatic adaptive equalization method and system for high-speed serial transmission link |
DE602005016612D1 (de) * | 2005-06-17 | 2009-10-22 | Freescale Semiconductor Inc | Kommunikationssystem mit verdrillten doppelleitungen, vorrichtung und verfahren dafür |
US7606498B1 (en) | 2005-10-21 | 2009-10-20 | Nortel Networks Limited | Carrier recovery in a coherent optical receiver |
JP4886435B2 (ja) * | 2006-09-05 | 2012-02-29 | 株式会社東芝 | 差動信号振幅の自動調整回路 |
WO2008052117A2 (en) * | 2006-10-25 | 2008-05-02 | Georgia Tech Research Corporation | Analog signal processor in a multi-gigabit receiver system |
US8041227B2 (en) * | 2006-11-16 | 2011-10-18 | Silicon Laboratories Inc. | Apparatus and method for near-field communication |
JP4812645B2 (ja) * | 2007-02-07 | 2011-11-09 | 株式会社オートネットワーク技術研究所 | データ伝送システム及びデータ伝送方法 |
KR100912091B1 (ko) * | 2007-04-30 | 2009-08-13 | 삼성전자주식회사 | 전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치 |
JP4434267B2 (ja) | 2007-11-22 | 2010-03-17 | ソニー株式会社 | インターフェース回路 |
TWI343707B (en) * | 2007-12-26 | 2011-06-11 | Altek Corp | Differential signal modulating apparatus and method thereof |
US8291139B2 (en) * | 2008-01-10 | 2012-10-16 | Micron Technology, Inc. | Asymmetric chip-to-chip interconnect |
US8363707B2 (en) * | 2008-03-21 | 2013-01-29 | Micron Technology, Inc. | Mixed-mode signaling |
JP4752865B2 (ja) * | 2008-05-12 | 2011-08-17 | ソニー株式会社 | インターフェース回路 |
US9912375B1 (en) | 2008-09-25 | 2018-03-06 | Aquantia Corp. | Cancellation of alien interference in communication systems |
US8625704B1 (en) | 2008-09-25 | 2014-01-07 | Aquantia Corporation | Rejecting RF interference in communication systems |
US20100104029A1 (en) * | 2008-10-27 | 2010-04-29 | Inyeol Lee | Independent link(s) over differential pairs using common-mode signaling |
WO2010078384A2 (en) * | 2008-12-31 | 2010-07-08 | Rambus Inc. | Method and apparatus for correcting phase errors during transient events in high-speed signaling systems |
KR20110000016A (ko) * | 2009-06-26 | 2011-01-03 | 삼성전자주식회사 | 인터페이스 장치 및 인터페이스 시스템 |
US8693557B1 (en) * | 2009-07-02 | 2014-04-08 | Integrated Device Technology Inc. | AC coupled clock receiver with common-mode noise rejection |
US8085066B2 (en) * | 2009-10-21 | 2011-12-27 | Renesas Electronics America Inc. | xCP on 2 CSI |
US8406621B2 (en) * | 2009-10-29 | 2013-03-26 | Teraxion Inc. | Method and apparatus for measuring a factor characterizing a balanced detection device |
JP4596085B2 (ja) * | 2010-01-07 | 2010-12-08 | ソニー株式会社 | インターフェース回路 |
JP4596087B2 (ja) * | 2010-03-10 | 2010-12-08 | ソニー株式会社 | インターフェース回路 |
US8891595B1 (en) | 2010-05-28 | 2014-11-18 | Aquantia Corp. | Electromagnetic interference reduction in wireline applications using differential signal compensation |
US9118469B2 (en) | 2010-05-28 | 2015-08-25 | Aquantia Corp. | Reducing electromagnetic interference in a received signal |
US8724678B2 (en) * | 2010-05-28 | 2014-05-13 | Aquantia Corporation | Electromagnetic interference reduction in wireline applications using differential signal compensation |
US8792597B2 (en) | 2010-06-18 | 2014-07-29 | Aquantia Corporation | Reducing electromagnetic interference in a receive signal with an analog correction signal |
US20120210384A1 (en) * | 2011-02-15 | 2012-08-16 | Madalin Cirstea | High definition video extender and method |
US8776163B2 (en) * | 2011-02-15 | 2014-07-08 | Video Products, Inc. | High definition video extender and method |
US8736306B2 (en) | 2011-08-04 | 2014-05-27 | Micron Technology, Inc. | Apparatuses and methods of communicating differential serial signals including charge injection |
US8861663B1 (en) | 2011-12-01 | 2014-10-14 | Aquantia Corporation | Correlated noise canceller for high-speed ethernet receivers |
US8929468B1 (en) | 2012-06-14 | 2015-01-06 | Aquantia Corp. | Common-mode detection with magnetic bypass |
US20140298008A1 (en) * | 2013-03-27 | 2014-10-02 | National Oilwell Varco, L.P. | Control System Security Appliance |
DE102013209224A1 (de) * | 2013-05-17 | 2014-11-20 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung mit einer differenzverstärkerschaltung und einer extraktionsschaltung |
JP2015065598A (ja) * | 2013-09-25 | 2015-04-09 | 日本電気株式会社 | ケーブル接続送受信機、送信機、受信機、ケーブル接続支援方法およびケーブル接続支援プログラム |
US9106467B2 (en) * | 2013-11-08 | 2015-08-11 | Intel Corporation | Backchannel communications for initialization of high-speed networks |
FR3022712A1 (fr) * | 2014-06-20 | 2015-12-25 | Commissariat Energie Atomique | Procede de demodulation auto-adaptative de signaux quasi-orthogonaux, unite de demodulation et recepteur de signaux radio |
US9577854B1 (en) * | 2015-08-20 | 2017-02-21 | Micron Technology, Inc. | Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding |
WO2018063381A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Semiconductor package having an impedance-boosting channel |
US10164817B2 (en) | 2017-03-21 | 2018-12-25 | Micron Technology, Inc. | Methods and apparatuses for signal translation in a buffered memory |
US10484044B1 (en) * | 2018-05-01 | 2019-11-19 | Huawei Technologies Co., Ltd. | Differential termination modulation for back-channel communication |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3773975A (en) * | 1971-12-17 | 1973-11-20 | Burroughs Corp | Fsk digital transmitter |
US4596022A (en) * | 1983-08-25 | 1986-06-17 | The Microperipheral Corporation | FSK data communication system |
US4785255A (en) * | 1987-11-23 | 1988-11-15 | Allen-Bradley Company, Inc. | Digital FSK signal demodulator |
US5311556A (en) * | 1991-08-30 | 1994-05-10 | Elsag International B.V. | Digital FSK transmitter receiver and method of operating same |
JP2598913Y2 (ja) * | 1992-07-27 | 1999-08-23 | ミツミ電機株式会社 | データスライサ |
US5509126A (en) * | 1993-03-16 | 1996-04-16 | Apple Computer, Inc. | Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface |
US5559967A (en) * | 1993-03-18 | 1996-09-24 | Apple Computer, Inc. | Method and apparatus for a dynamic, multi-speed bus architecture in which an exchange of speed messages occurs independent of the data signal transfers |
US5719856A (en) * | 1995-04-07 | 1998-02-17 | Motorola, Inc. | Transmitter/receiver interface apparatus and method for a bi-directional transmission path |
JPH1084590A (ja) * | 1996-09-10 | 1998-03-31 | Yamaha Ribingutetsuku Kk | 双方向2線式遠隔制御方式 |
JP3596196B2 (ja) * | 1996-11-15 | 2004-12-02 | ソニー株式会社 | データ伝送装置 |
US6295272B1 (en) * | 1998-04-20 | 2001-09-25 | Gadzoox Networks, Inc. | Subchannel modulation scheme for carrying management and control data outside the regular data channel |
US6295323B1 (en) * | 1998-12-28 | 2001-09-25 | Agere Systems Guardian Corp. | Method and system of data transmission using differential and common mode data signaling |
US6573760B1 (en) * | 1998-12-28 | 2003-06-03 | Agere Systems Inc. | Receiver for common mode data signals carried on a differential interface |
US6396953B1 (en) * | 1999-02-23 | 2002-05-28 | Rockwell Collins, Inc. | Data pattern correlator |
JP2000278775A (ja) * | 1999-03-26 | 2000-10-06 | Yamaha Livingtec Corp | 双方向2線式遠隔制御方式 |
US6826390B1 (en) * | 1999-07-14 | 2004-11-30 | Fujitsu Limited | Receiver, transceiver circuit, signal transmission method, and signal transmission system |
DE10142707A1 (de) * | 2001-08-31 | 2003-04-03 | Infineon Technologies Ag | Mehrstufiger Differenzverstärker mit CMFB-Schaltkreis |
JP2003110470A (ja) * | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 2線式データ通信装置 |
US6545507B1 (en) * | 2001-10-26 | 2003-04-08 | Texas Instruments Incorporated | Fast locking CDR (clock and data recovery circuit) with high jitter tolerance and elimination of effects caused by metastability |
US6813483B1 (en) * | 2002-02-27 | 2004-11-02 | Lsi Logic Corporation | Method and system for improving noise margin in a receiver circuit |
US20030201802A1 (en) * | 2002-04-26 | 2003-10-30 | Young Brian D. | Driver and amplifier circuitry |
US20040179623A1 (en) * | 2003-03-14 | 2004-09-16 | Huckeba William Harrell | Differential error detector |
US7126378B2 (en) * | 2003-12-17 | 2006-10-24 | Rambus, Inc. | High speed signaling system with adaptive transmit pre-emphasis |
US7379517B1 (en) * | 2003-05-23 | 2008-05-27 | Xilinx, Inc | Method and apparatus for signaling characteristics of a transmitted signal |
US7292637B2 (en) * | 2003-12-17 | 2007-11-06 | Rambus Inc. | Noise-tolerant signaling schemes supporting simplified timing and data recovery |
-
2003
- 2003-12-17 US US10/739,823 patent/US7292637B2/en active Active
-
2004
- 2004-12-03 EP EP04812906A patent/EP1702410B1/en not_active Not-in-force
- 2004-12-03 EP EP09151863A patent/EP2073388A1/en not_active Withdrawn
- 2004-12-03 WO PCT/US2004/040483 patent/WO2005062469A1/en active Application Filing
- 2004-12-03 JP JP2006545711A patent/JP4755110B2/ja not_active Expired - Fee Related
- 2004-12-03 DE DE602004019348T patent/DE602004019348D1/de active Active
- 2004-12-03 KR KR1020067014290A patent/KR20060132648A/ko not_active Application Discontinuation
- 2004-12-03 AT AT04812906T patent/ATE422276T1/de not_active IP Right Cessation
- 2004-12-03 CN CN2004800377144A patent/CN1902822B/zh not_active Expired - Fee Related
-
2007
- 2007-08-23 US US11/895,415 patent/US7672380B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101997572A (zh) * | 2009-08-17 | 2011-03-30 | 索尼公司 | 信息处理装置和信号传输方法 |
CN103164374A (zh) * | 2011-12-14 | 2013-06-19 | 德克萨斯仪器股份有限公司 | 基于输入信号频率范围对usb 3.0信号调节器中的去加重水平进行自适应实时控制 |
CN103164374B (zh) * | 2011-12-14 | 2017-10-13 | 德克萨斯仪器股份有限公司 | 基于输入信号频率范围对usb 3.0信号调节器中的去加重水平进行自适应实时控制的装置和方法 |
TWI484345B (zh) * | 2011-12-22 | 2015-05-11 | Intel Corp | 用於通訊之設備與系統及輸入板運算裝置 |
US9536863B2 (en) | 2011-12-22 | 2017-01-03 | Intel Corporation | Interconnection of a packaged chip to a die in a package utilizing on-package input/output interfaces |
CN104205680A (zh) * | 2012-01-16 | 2014-12-10 | 马克西姆综合产品公司 | 用于差分通信的方法和装置 |
US9276621B2 (en) | 2012-01-16 | 2016-03-01 | Maxim Intergrated Products, Inc. | Method and apparatus for differential communications |
CN104205680B (zh) * | 2012-01-16 | 2016-11-09 | 马克西姆综合产品公司 | 用于差分通信的方法和装置 |
CN111758240A (zh) * | 2018-03-09 | 2020-10-09 | 德克萨斯仪器股份有限公司 | 双向数据链路 |
Also Published As
Publication number | Publication date |
---|---|
EP1702410B1 (en) | 2009-02-04 |
KR20060132648A (ko) | 2006-12-21 |
US20070297520A1 (en) | 2007-12-27 |
ATE422276T1 (de) | 2009-02-15 |
WO2005062469A1 (en) | 2005-07-07 |
JP4755110B2 (ja) | 2011-08-24 |
DE602004019348D1 (de) | 2009-03-19 |
US7672380B2 (en) | 2010-03-02 |
US20050135489A1 (en) | 2005-06-23 |
EP2073388A1 (en) | 2009-06-24 |
CN1902822B (zh) | 2010-05-12 |
JP2007515140A (ja) | 2007-06-07 |
EP1702410A1 (en) | 2006-09-20 |
US7292637B2 (en) | 2007-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1902822B (zh) | 集成电路、控制差分信号的方法以及通信系统 | |
CN1201537C (zh) | 在数字通信通路上进行自适应信道均衡的训练阶段的方法和装置 | |
US9451057B1 (en) | Communication system and encoding method having low overhead | |
US11477055B2 (en) | Low power chip-to-chip bidirectional communications | |
US5727006A (en) | Apparatus and method for detecting and correcting reverse polarity, in a packet-based data communications system | |
CN1021396C (zh) | 局部连网通信系统 | |
US7835401B2 (en) | System and method for inverse multiplexing using transcoding and frame alignment markers | |
CN111641090B (zh) | 有源1:n分支电缆 | |
US7522641B2 (en) | Ten gigabit copper physical layer system | |
US7065167B2 (en) | Method and apparatus for constellation shaping | |
CN101171790B (zh) | 具有适应性选通偏移调整功能的接收机 | |
KR101982911B1 (ko) | C-ook 광학 무선 통신 방법 및 장치 | |
DE60304857T2 (de) | Ausrichtungs- und versetzungsentfernungseinrichtung, -system und verfahren | |
CN112217755B (zh) | 用于增强的纠错的并行信道偏斜 | |
KR20240011176A (ko) | 두 가지 tdd스위치 신호 전송이 호환되는 방법, 원격 장비 및 시스템 | |
CN116318412A (zh) | 一种基于国产化FPGA的SerDes高速通信系统 | |
US6839006B1 (en) | Communication device | |
AU564314B2 (en) | Apparatus for receiving high-spedd data in packet form | |
CN1299522C (zh) | 无线通讯系统基带与射频之间实现精确定时的装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100512 |