CN101171790B - 具有适应性选通偏移调整功能的接收机 - Google Patents
具有适应性选通偏移调整功能的接收机 Download PDFInfo
- Publication number
- CN101171790B CN101171790B CN2006800148271A CN200680014827A CN101171790B CN 101171790 B CN101171790 B CN 101171790B CN 2006800148271 A CN2006800148271 A CN 2006800148271A CN 200680014827 A CN200680014827 A CN 200680014827A CN 101171790 B CN101171790 B CN 101171790B
- Authority
- CN
- China
- Prior art keywords
- bit
- data acquisition
- gating
- acquisition system
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Abstract
一种经由数据总线接收数据流的接收机,在过采样过程中,接收机对数据流的比特进行采样,其中使用了n个比特选通偏移,并对具有i个比特的n个数据集合进行采样,所述接收机应用了用于识别具有正确的比特值的那些数据集合的判决准则,选择所识别的具有正确比特值的数据集合之一,并使用用于接收所选数据流的比特选通偏移以接收数据流。
Description
技术领域
本发明涉及一种经由数据总线接收数据流的接收机。利用特定比特选通(这也可以被视为采样的相位偏移)对所接收到的比特进行采样。该选通偏移极大地影响了所接收的数据比特的正确性。
背景技术
机动车领域中的大多数通信系统使用基带传输技术。类似于CAN或FlexRay之类的通信协议(从EP133258A1中获知)使用基于NRZ的编码方案,在接收机侧添加用于时钟恢复的一些信息。尤其在机动车环境条件下,这种信号传输受到了由严格的信道特性所给的极大干扰和比特流失真。
在这种系统中使用的比特流解码电路包括以下基本元件:比特流过采样、(可选)假信号(glitch)过滤、对所采样和过滤的比特流的初始同步、比特值选通、整个接收过程中的重复比特同步。这些功能的组合将会导致在接收机处原始传输的比特序列的鲁棒比特值重构。在出现比特失真(例如,通过延时后的信号边沿的延长的比特电平)时,整个解码性能(即比特流重构)必须与所给出的最坏情况的信道特性相匹配。
现有的机动车通信协议(像CAN、FlexRay)并不使用纠错码,因而单个比特的错误比特值(比特差错)的任何接收将使整个帧传输无效。为了保护帧传输免受未检测到的比特差错影响,通常使用CRC技术。通过发射机添加CRC校验和,然后在帧比特的重构之后使用该校验和,以在接收机侧使所接收到的数据生效。
典型地,信道特性所引起的比特失真包括(例如,由用于上升和下降信号边沿的不对称延时所引起的)静态部分和(由EMI所引起的)可变动态部分。现有的解码方案使用与所检测到的比特边沿相关的固定选通偏移,以选择确定了相应比特值的采样。这种固定选通偏移很好地适合于具有同源失真特性的通信信道,对于任何点对点连接来说,仅有小范围的变化。该假设并不支持结合了有源组件(如星型耦合器)或显示了非常不对称的拓扑属性的通信信道。
因此本发明的目的是指示对于所接收信号的失真不太敏感的接收机。
发明内容
通过根据权利要求1所述的接收机实现本发明的目的:
一种通过数据总线接收数据流的接收机,所述接收机
-在过采样过程中对数据流的比特进行采样,其中,使用m个比特选通偏移,并对具有i个比特的n个数据集合进行采样,
-应用用于识别具有正确比特值的那些数据集合的判决规则,
-选择所识别的具有正确比特值的数据集合之一,
-使用用于接收所选数据流的比特选通偏移以接收数据流。
本发明主要基于以下思想:在对数据流比特进行采样时不使用固定的选通偏移,而是使用适于最佳接收行为的可变偏移。利用多个选通偏移对所接收的比特进行采样。如果数据集合具有i个比特并且接收到了m个数据集合,则利用n个不同的选通偏移对m×i个比特进行采样。由于数据集合中的至少一些的数据比特是已知的、或者可以关于它们的正确值而被校验(例如通过使用检错技术,CRC),所以可以识别用于接收具有正确比特值的数据集合的那些选通偏移。在这些选通偏移中,选择一个选通偏移用于接收数据流。
有利地,用于从导致了数据值的正确接收的那些选通偏移中选择一个选通偏移的选择过程可以是根据权利要求3、4、5或6之一的过程。
用于识别正确接收了其比特的数据集合的有利的准则是使用根据权利要求2的数据比特的校验和。
附图说明
以下将通过参照作为示例的优选实施例和附图来更加详细地解释本发明的其它改进、优点和特征,其中:
图1示出了部分地经由星型耦合器的在三个节点之间的数据总线连接的图示;
图2是指示了在根据本发明的接收机中选择选通偏移的方案;
图3是根据本发明的接收机的框图;以及
图4是示出了多个数据集合的接收和指示所使用的选通偏移的时序图。
具体实施方式
图1指示了可以通过数据总线交换数据的三个节点A、B和C。节点C和A之间的连接是直接连接,并不结合可能导致在这两个节点之间交换的数据流的比特的抖动的任何其它元件。
相反地,节点A和B之间的连接具有两个星型耦合器,这些星型耦合器是会引入抖动或不对称行为的有源元件。经由一个或两个星型耦合器进行路由选择的连接受到了特定特性的失真的影响,该特定特性的失真与经由无源链路(图1:连接C-A)影响了直接连接的失真不同。例如,对这种网络配置和拓扑变体的支持是为FlexRay通信系统所特定的。
对于那些系统,有效的比特失真的静态部分在针对任何连接(即,从一个帧连接而至下一个帧连接)的最大正(=加长)和负(=缩短)比特失真之间是不同的。不能针对任何连接而理想地选择基于解码方案的固定选通偏移,从而确保了总是最大边沿抖动容限。
通过根据本发明的接收机来克服这些问题,根据本发明的接收机使用了可变比特偏移,因而适于困难的条件。
为了为每个连接(=帧传输)确定最佳选通偏移值,本发明提出了智能选通偏移调整方案(主要针对FlexRay通信系统)。该选通调整也可以被视为采样过程的相位调整,即在比特范围内采用采样的时刻。例如,如果使用八倍过采样来对所接收到的数据流进行采样,则对每个比特采样八次,或者换言之:使用八个不同的选通偏移对每个比特进行采样。本发明的主要思想是:对于整个网络(即对于各种发射机和接收机之间的连接),不使用固定选通偏移(即不是固定采样点的值),而是使用适于针对特定连接的接收数据流的可变选通偏移。
FlexRay标准规定了用于数据传输的帧格式和编码方案。因此,确定了当前(正在进行的)帧传输的失真特性的任何可接受的解决方案必须依据所给出的帧格式。
不能引入附加比特序列或样式而不违反FlexRay标准规范。
因此,本发明提出了利用现有的帧段和元件,以确定要用于当前接收的最佳选通偏移设置。FlexRay帧格式具有引导报头段(5字节),之后是特定报头CRC(=HCRC)、帧有效载荷数据段(达到254字节)和结束帧CRC(=FCRC)。
对输入信号进行采样(例如,每个比特时间n倍),根据现有技术状态的原理(→参照FlexRay标准)来执行假信号过滤和比特单元对准(=比特流重新同步)。本发明提出了在每比特的每个可用采样偏移(例如1到n)处选通所假设的比特单元。将这些采样存储在每个选通偏移的不同队列中,即针对n倍过采样,存在n个队列。这样处理整个报头段,即报头比特的个数确定了这些队列的深度。这些队列表示确定实际静态比特失真(即影响了当前帧传输的边沿延时)所需的‘数据库’。将HCRC校验应用于每个队列,并用于使包含在报头队列中的所选通(即,所感测)的比特序列生效。典型地,对于多于一个的选通偏移值,HCRC是正确的,并通过相关队列及其比特序列来表示。
为了确定要应用于输入帧的剩余部分的最佳选通偏移值,应用判决功能。该判决功能根据HCRC校验结果来选择单个选通偏移值。使用所选择的选通偏移值来确定(并保持)用于表示帧接收的剩余部分的实际比特值的单个值。从与所选选通偏移值相关联的队列获取报头比特。
在每个节点处为每个连接存储这种先验知识的成本极高(存储器、要为每个节点测量和配置的每个建立的网络表征),因而不可接受。
基本解决方案的元件为:
·假信号过滤和比特对准策略(例如,在FlexRay PS v2.0中所规定的)
·应用n倍过采样(例如n=8)
·将每比特n个采样中的每个馈入自身队列(→n个队列)
○queue_1容纳利用选通偏移1进行采样的,选通‘值,
○queue_2容纳利用选通偏移2进行采样的,选通‘值,
○queue_n容纳利用选通偏移n进行采样的,选通‘值
·这样处理所有帧比特,直至报头CRC的最后比特
○例如,对于FlexRay 40比特→n*40个值,在n个队列中缓冲40个值
(在该阶段(或在HCRC计算;s.next步骤期间)可能已经忽略BSS比特)
·为n个队列中的每个计算报头CRC
○构成了包含n个HCRC结果的向量(真/假;与选通偏移队列相对应)→HCRC_strobe_vector
·针对选通偏移设置的判决被确定并应用于输入帧比特,直至帧接收的结束
·判决基于HCRC_strobe_vector;可能的评估算法:
○从顶部和底部来消除所有连续的<假>值
○选择剩余值中部的条目;相应的选通偏移是用于当前连接的理想设置(即,发射机与接收机之间的信道)
○特定情况:
■所有值<假>;报头CRC对于所有可能的选通偏移设置都是失败的→忽略帧接收
■在删除外部值之后的剩余向量条目不是所有都<真>→忽略,即根据前述的中间项算法选择选通偏移
■所选值为<假>→不同的反应是可预见的:
可选项(a):
无论如何都采用该选通偏移(只要至少在向量中的条目上的为真);从已经通过了HCRC的队列中获取报头比特
可选项(b):
选择相邻的选通偏移值(如果<真>)
可选项(c):
判断HCRC对于该帧失败
·保存用于利用所选选通偏移值进行选通的帧报头的比特值;可以不考虑来自其它队列的值
可选判决策略是:
判决策略A:
·向特定选通偏移索引(index)赋予权重
为了获得鲁棒的解码,典型地,使选通偏移靠近比特单元的理想中部放置。报头比特的接收周期内偶发的边沿抖动和干扰会导致将在所产生的HCRC_strobe_vector中的一些条目设置为<假>,即用于相应的队列中的CRC校验失败。由于与用于当前帧接收的真实静态失真情况不相对应的未加权的中间项算法,这会导致选通偏移的移动。通过使权重分配到HCRC_strobe_vector的n个条目中,可以使所选选通偏移值接近理想采样点。
优点:减小了由于偶发/动态的边沿抖动而导致不考虑的选通偏移值的影响
判决策略B:
·校验哪个失真,趋势‘更强(在哪一侧的HCRC_strobe_vector中有更多的<假>值)
·仅在,更强‘侧上消除,并基于剩余索引进行中间项选择
优点:减小了由于偶发/动态的边沿抖动而导致不考虑的选通偏移值的影响
判决策略C:
·校验缺省选通偏移索引(例如,5)处的HCRC_strobe_vector
·如果HCRC对于缺省选通偏移是失败的,则选择工作的最靠近的索引
优点:与现有技术状态的方法(利用所有连接的唯一偏移;参照FlexRay标准)相比具有明确的更好或同等的性能
图2示出了根据本发明的接收机如何工作用于n=8的过采样速率和一些数据比特的示例。示出了如何利用不同的选通偏移对特定比特进行八倍采样。图中左半部分中的第一行示出了对第一比特采样八次,从而集合了八个采样结果,在本例中是00111111。以其它比特继续该过程;在图中,下四行示出了下四个比特的采样结果。
具有了这些保存的采样结果,使用判决准则来选择传递了正确比特值的选通偏移。例如,有利的准则可以是校验和的校验。在图2中的示例中,利用前三个比特偏移进行采样的前五个比特具有不同的值,与之不同的其它值利用最后五个选通偏移进行采样,它们传递了相同的结果10110。在本例中,校验和将显示:仅利用最后五个选通偏移进行采样的数据比特具有正确的值,从而最后五个选通偏移是要选择的选通偏移的备选。现在,使用了用于从那些所标识的具有正确比特值的数据集合中选择数据集合的判决算法的接收机,可以使用选择位于所标识的数据集合中部的数据集合的算法。然后,选择用于对该数据集合进行采样的选通脉冲(strobe)作为选通偏移,并用于对随后的比特进行采样。这在图2的右半部分中指示。
图3示出了根据本发明的接收机的框图,该接收机具有输入过采样电路3、比特序列控制5、报头校验单元8和比特选通选择单元10.以下将详细描述该接收机如何工作,尤其以何种方式选择最佳比特选通偏移。
输入过采样单元3的输入是输入信号BITDECIN,该信号正在进入比特解码单元。输入过采样单元3负责创建比特选通向量BSTRB4,作为比特序列控制单元5的输出信号。比特解码单元CLK2的过采样时钟用于每比特单元采用n个采样。对于每个比特单元,传递包含n个采样的向量,这些采样潜在地确定了用于该比特单元的比特值。
比特序列控制单元5负责在相应的队列中存储这些向量。这些队列用于以下目的:
·必须对输入帧信息进行缓冲,由于基于校验和选择结果,所以与所选采样偏移索引SSEL11相关的队列之一必须被设置为后来的比特解码单元的输出的一部分
·为校验算法准备输入帧的第一部分,例如为其存在校验准则(报头校验和CHECKSUM7,例如CRC)的报头;在发射机插入了附加填充信息(例如,用于比特流同步,不属于用于校验算法的源信息),的情况下,删除这些比特
·将所接收到的报头校验和CHECKSUM7以正确的时间传递至报头校验单元,从而报头校验和单元可以将为报头比特所计算的校验和结果与所接收到的向量进行比较。
将这些准备好的报头比特经由信号端口HBIT6提供给报头校验单元(7)。利用每次HBIT向量传递,将为相应报头比特所采用的所有采样提供给校验单元。
此外,比特序列控制单元负责将最终的解码后的比特序列传递给输出信号端口BITDECOUT12。依据SSEL信号11,将相应的队列转发至输出端口。对于输入数据流的剩余部分,根据SSEL信号所给出的比特选通偏移索引来选择每个比特值,并将它用作用于整个帧接收的固定值。必须确保包括用于偏移索引调整报头序列和所接收帧的剩余部分的连续和正确的比特序列传递。这可以通过缓冲帧的剩余部分直至报头比特序列流出至BITDECOUT端口来实现。这将导致报头长度所确定的接收延时。可选方法可以依据所同意的对与比特解码单元连接的帧处理单元的存储器映射的访问。比特解码单元将简单地指向具有报头比特的有效队列,以及可以在存储器中的不同位置访问帧的剩余部分。
通过HBIT端口,报头校验单元8对针对所有报头比特的缓冲后的采样进行访问。对于包括针对所有报头比特的采样值的每个队列(1...n),计算校验和(例如,CRC)。此外,针对每个队列计算,报头校验单元再次接收所接收到的报头校验和(例如,用于FlexRay协议的报头CRC字段),对于每个采样数字(1...n)对应专用向量。对于所有队列,报头校验单元将针对采样后的报头比特的所计算的校验和与所接收到的报头校验和(利用相同的采样偏移进行采样)进行比较。将输出存储在报头有效向量HVAL 9中,该报头有效向量HVAL 9为每个采样队列提供了指示是(例如,将条目编码为‘1’)否(‘0’)通过了报头校验的条目。如果通过所接收到的比特采样所计算的报头校验和与相应的接收到的报头校验和相匹配,则通过报头校验。
基于报头有效向量,比特选通选择单元10确定用于当前帧接收的选通偏移索引,经由SSEL端口发信号通知比特序列控制单元。选通偏移索引确定每比特单元所采用的n个采样中的哪个采样应当确定用于接收机中的进一步帧处理的逻辑比特值。例如,如果将选通偏移索引设置为5(SSEL=5),则比特序列控制单元将会将所缓冲的报头比特采样作为每比特单元中的(1...n中的)第5采样来转发给比特解码单元(BITDECOUT端口(12))。此外,选择相应的接收报头校验和,以及同时向BITDECOUT端口给予连续接收的帧的剩余部分(通过现在固定的偏移索引(例如5)来确定的每个比特值)。
为了确定最适合的选通偏移索引,即甚至在高比特流失真条件下选择表示具有最高可能性的原始传输的比特值的每比特单元的采样,提出了以下选择算法:
-接收机使用用于从那些具有正确比特值的所识别的数据集合中选择数据集合的判决算法,该算法选择了位于所识别数据集合中部的数据集合。
-接收机使用用于从那些具有正确比特值的所识别的数据集合中选择数据集合的判决算法,该算法选择了通过在与所识别的数据集合相对应的加权比特选通偏移上取平均来确定的数据集合。
-接收机使用用于从那些具有正确比特值的所识别的数据集合中选择数据集合的判决算法,该算法删去了在采样过程的偏移变化的那端进行了采样的所识别的数据集合中的那些数据集合(在那端出现了比另一端更多的错误数据集合),并选择位于剩余数据集合的中间位置处的数据集合。
-接收机使用用于从那些具有正确比特值的所识别的数据集合中选择数据集合的判决算法,如果比特值正确,则该算法选择以预定选通值采样的所识别的数据集合中的数据集合p,否则选择具有以与数据集合p的选通值最接近的选通值进行采样的正确比特值的数据集合。
可以预想更加复杂的选择策略,该选择策略将实现多于一个判决算法,例如所呈现集合中的3个,并检查一致性或针对结果执行投票以确定选择哪个选通偏移索引。此外,如果不可以找到大多数,则这些算法之一可以具有优于其它的优先级。
图4示出了显示以上所描述的过程的时序图。
从现有技术中已知的比特流同步电量确定了由图4中的比特单元窗13所指示的比特单元对准。例如,FlexRay提出了具有从逻辑1到逻辑0的预定电平改变的、由特定字节开始样式所确保的数据流内的规则同步边沿。根据该信息,推导出下一字节的开始,并稳定地应用比特单元窗,直至字节的下一重新同步开始。重新同步会导致采样计数中的一些中断、以及对用于比特流重新同步的输入比特流(例如,FlexRay中的字节起始序列比特)中的那些部分的比特选通向量BSTRB 4的构造。由于在其它信息处理之前无论如何都从帧内容中删除该‘填充’信息(例如,通过报头校验单元(8)),所以对于本例并不进一步考虑该影响。必须相应地通过输入采样单元(3)或比特序列控制单元(5)来处理重新同步对于比特采样处理的影响。
本例并不包括用于过滤噪声的输入信号的装置。这可以通过与比特解码单元预先连接的模拟装置来实现(即影响了输入信号BITDECIN1),或者通过对比特解码单元内的过采样信号进行处理的算法来实现。可以在不影响本发明的一般主题的情况下添加该功能。
参考数字列表
1比特解码单元输入(BITDECIN)
2比特解码单元的采样时钟(CLK),n倍过采样
3输入过采样单元
4比特选通向量(BSTRB[1..n])
5比特序列控制单元
6报头比特向量(HBIT[1..n])
7所接收到的报头校验和(CHECKSUM[1..n])
8报头校验单元
9报头有效向量(HVAL[1..n]);与CRC_strobe_vector相对应
10比特选通选择单元
11选通选择信号(SSEL);与‘所选选通偏移索引’相对应
12比特解码单元输出(BITDECOUT)
13比特单元窗(每比特包含n个采样)
Claims (6)
1.一种通过数据总线接收数据流的接收机,所述数据流包括具有报头和有效载荷的帧,所述接收机包括:
-输入过采样单元(3),用于在过采样过程中对数据流中报头的比特进行采样,用以提供采样过程中的相位调整,其中,使用具有不同采样相位的n个比特选通偏移,以提供具有i比特的采样后的数据集合,通过对数据流的报头比特进行采样来获得每个数据集合,使得每个数据集合的比特数i等于报头比特数,其中每个数据集合中的所有比特具有相同的比特选通偏移,不同的数据集合具有不同的比特选通偏移;
-报头校验单元(8),用于基于报头校验和,应用用于识别具有正确比特值的判决准则:
-比特选通选择单元(10),用于选择由报头校验单元所识别的具有正确比特值的数据集合之一;以及
-比特序列控制单元(5),其使用用于接收所选数据集合的比特选通偏移以接收数据流的有效载荷。
2.如权利要求1所述的接收机,所述接收机使用CRC作为识别具有正确比特值的数据集合的准则。
3.如权利要求1所述的接收机,所述接收机使用判决算法,以用于从那些所识别的具有正确比特值的数据集合中选择数据集合,所述算法选择了位于所识别的数据集合中部的数据集合。
4.如权利要求1所述的接收机,所述接收机使用判决算法,以用于从那些所识别的具有正确比特值的数据集合中选择数据集合,所述算法删去了在采样过程的偏移变化的那端进行了采样的所识别的数据集合中的那些数据集合,并选择位于剩余数据集合的中间位置处的数据集合,其中,在那端出现了比另一端更多的错误数据集合。
5.如权利要求1所述的接收机,所述接收机使用判决算法,以用于从那些所识别的具有正确比特值的数据集合中选择数据集合,如果以预定选通偏移值采样的所识别的数据集合中的数据集合p的比特值正确,则所述算法选择所述数据集合p,否则选择具有以与数据集合p的选通偏移值最接近的选通偏移值进行采样的正确比特值的数据集合。
6.如权利要求1至5之一所述的接收机,用于根据FlexRay标准来接收数据流,所述接收机使用数据流的报头CRC的比特来选择最好的选通偏移值。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05103629 | 2005-05-02 | ||
EP05103629.1 | 2005-05-02 | ||
EP05108019.0 | 2005-09-01 | ||
EP05108019 | 2005-09-01 | ||
PCT/IB2006/051287 WO2006117721A2 (en) | 2005-05-02 | 2006-04-25 | Receiver with adaptive strobe offset adjustment |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101171790A CN101171790A (zh) | 2008-04-30 |
CN101171790B true CN101171790B (zh) | 2011-11-30 |
Family
ID=37093264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800148271A Expired - Fee Related CN101171790B (zh) | 2005-05-02 | 2006-04-25 | 具有适应性选通偏移调整功能的接收机 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7940874B2 (zh) |
EP (1) | EP1880504B1 (zh) |
JP (1) | JP4804533B2 (zh) |
CN (1) | CN101171790B (zh) |
WO (1) | WO2006117721A2 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007010187A1 (de) * | 2007-03-02 | 2008-09-04 | Robert Bosch Gmbh | Vorrichtung zum Anschluss eines externen Gerätes an einen seriellen FlexRay-Datenbus |
JP5153766B2 (ja) * | 2007-03-22 | 2013-02-27 | 株式会社アドバンテスト | データ受信回路それを利用した試験装置 |
JP5907499B2 (ja) * | 2011-05-11 | 2016-04-26 | 矢崎総業株式会社 | 中継装置およびコネクタ |
US10284247B2 (en) * | 2013-06-10 | 2019-05-07 | Nxp B.V. | System and method for bit processing in a central network component |
US10038497B2 (en) | 2013-12-18 | 2018-07-31 | Northrup Grumman Systems Corporation | Optical transceiver with variable data rate and sensitivity control |
CN105959143B (zh) * | 2016-05-18 | 2019-05-24 | 中国电子科技集团公司第四十一研究所 | 一种基于数字荧光示波器的FlexRay总线协议分析系统及方法 |
US10083148B2 (en) * | 2016-07-22 | 2018-09-25 | Northrop Grumman Systems Corporation | Reciprocal quantum logic (RQL) serial data receiver system |
IT202000013222A1 (it) * | 2020-06-04 | 2021-12-04 | St Microelectronics Srl | Procedimento di clock recovery, circuito e sistema corrispondenti |
US11569976B2 (en) | 2021-06-07 | 2023-01-31 | Northrop Grumman Systems Corporation | Superconducting isochronous receiver system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1435037A (zh) * | 1999-12-22 | 2003-08-06 | 汤姆森特许公司 | 在正交频分多路复用系统中采样频率偏移的纠正 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62168442A (ja) | 1986-01-20 | 1987-07-24 | Mitsubishi Electric Corp | デ−タ誤り制御装置 |
JPH0227850A (ja) | 1988-07-18 | 1990-01-30 | Nippon Telegr & Teleph Corp <Ntt> | クロック非同期データ検出装置 |
US4998254A (en) | 1989-07-18 | 1991-03-05 | Coherent, Inc. | Stabilized synchronously pumped dye laser |
US4998264A (en) * | 1989-09-20 | 1991-03-05 | Data Broadcasting Corporation | Method and apparatus for recovering data, such as teletext data encoded into television signals |
JPH10145439A (ja) | 1996-11-05 | 1998-05-29 | Sony Corp | 受信装置およびデコーダ装置 |
JP3391442B2 (ja) * | 1999-11-05 | 2003-03-31 | 日本電気株式会社 | クロック識別再生回路及びクロック識別再生方法 |
JP4387078B2 (ja) | 2000-02-14 | 2009-12-16 | 富士通株式会社 | 光受信器 |
JP2002099340A (ja) | 2000-09-21 | 2002-04-05 | Ec-One Inc | コンポーネント・サービス・ネットワークシステム |
US6715094B2 (en) * | 2000-12-20 | 2004-03-30 | Intel Corporation | Mult-mode I/O interface for synchronizing selected control patterns into control clock domain to obtain interface control signals to be transmitted to I/O buffers |
US6914953B2 (en) * | 2000-12-28 | 2005-07-05 | International Business Machines Corporation | Multiphase clock recovery using D-type phase detector |
DE10156112A1 (de) * | 2001-11-16 | 2003-06-05 | Philips Intellectual Property | Empfangsschaltung zum Empfang von Nachrichtensignalen |
DE10156110A1 (de) | 2001-11-16 | 2003-05-28 | Philips Corp Intellectual Pty | Empfangsschaltung zum Empfang von Nachrichtensignalen |
-
2006
- 2006-04-25 US US11/913,211 patent/US7940874B2/en not_active Expired - Fee Related
- 2006-04-25 EP EP06728041A patent/EP1880504B1/en active Active
- 2006-04-25 JP JP2008507260A patent/JP4804533B2/ja not_active Expired - Fee Related
- 2006-04-25 CN CN2006800148271A patent/CN101171790B/zh not_active Expired - Fee Related
- 2006-04-25 WO PCT/IB2006/051287 patent/WO2006117721A2/en not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1435037A (zh) * | 1999-12-22 | 2003-08-06 | 汤姆森特许公司 | 在正交频分多路复用系统中采样频率偏移的纠正 |
Also Published As
Publication number | Publication date |
---|---|
US20080205565A1 (en) | 2008-08-28 |
JP4804533B2 (ja) | 2011-11-02 |
EP1880504B1 (en) | 2012-12-12 |
US7940874B2 (en) | 2011-05-10 |
CN101171790A (zh) | 2008-04-30 |
EP1880504A2 (en) | 2008-01-23 |
WO2006117721A3 (en) | 2007-02-08 |
WO2006117721A2 (en) | 2006-11-09 |
JP2008537430A (ja) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101171790B (zh) | 具有适应性选通偏移调整功能的接收机 | |
CN1902822B (zh) | 集成电路、控制差分信号的方法以及通信系统 | |
CN111868661B (zh) | 多线路时偏校正方法和系统 | |
US10396921B2 (en) | Multi-lane synchronization method, synchronization apparatus and system, and computer storage medium | |
US7050468B2 (en) | Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method | |
US8446978B2 (en) | Communication system | |
US8560914B2 (en) | Method and device for indicating an uncorrectable data block | |
CN110868228A (zh) | 重定时器数据通信设备 | |
CN114710254A (zh) | 多线路时偏的测量和校正方法及装置 | |
US9071357B1 (en) | Data communications system including an optical fiber data link disposed between serial bidirectional electrical data busses | |
US8145973B2 (en) | Data processing apparatus and method, and program | |
EP1997261B1 (en) | Method, module and apparatus for receiving data packet frames | |
JP7345640B2 (ja) | シリアルバスシステム用の加入者局およびシリアルバスシステムでの通信方法 | |
CN108833321A (zh) | 基于差分相位波形匹配的编码cpm信号码块同步方法 | |
US8127172B2 (en) | Apparatus and method for receiving parallel SFI-5 data interfaced with very high-speed deserializer | |
CA2575724A1 (en) | Master electronics card with adaptive bandwidth circuit | |
CN102111329A (zh) | 基于嵌入式高速收发器的校准逻辑系统 | |
US7401134B2 (en) | Packet processing architecture | |
US6889272B1 (en) | Parallel data bus with bit position encoded on the clock wire | |
EP3139545B1 (en) | Communication interface apparatus | |
JP4729625B2 (ja) | 通信端末装置、通信装置および信号受信方法 | |
CN113055151A (zh) | 一种信号处理方法及装置 | |
JPH05336099A (ja) | Atmセル先頭同期方法 | |
JP2004242282A (ja) | 端末側接続装置及び網終端装置側接続装置 | |
JP2000138675A (ja) | Dsu内蔵isdn端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111130 Termination date: 20150425 |
|
EXPY | Termination of patent right or utility model |