JP4804533B2 - アダプティブストローブオフセット調整付き受信機及び受信方法 - Google Patents

アダプティブストローブオフセット調整付き受信機及び受信方法 Download PDF

Info

Publication number
JP4804533B2
JP4804533B2 JP2008507260A JP2008507260A JP4804533B2 JP 4804533 B2 JP4804533 B2 JP 4804533B2 JP 2008507260 A JP2008507260 A JP 2008507260A JP 2008507260 A JP2008507260 A JP 2008507260A JP 4804533 B2 JP4804533 B2 JP 4804533B2
Authority
JP
Japan
Prior art keywords
bit
strobe
data set
data
header
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008507260A
Other languages
English (en)
Other versions
JP2008537430A (ja
Inventor
フーアマン ペーター
アンガマン ヨウン
ジンケ マンフレッド
ペーター メイ クラウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2008537430A publication Critical patent/JP2008537430A/ja
Application granted granted Critical
Publication of JP4804533B2 publication Critical patent/JP4804533B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/048Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、データバスを介してデータストリームを受信する受信機に関する。受信されるビットは所定のビットストローブオフセットでサンプルされ、このオフセットはサンプリングの位相オフセットとみなすこともできる。このストローブオフセットは受信データビットの正確さに大きく影響する。
自動車分野の殆どの有線通信システムはベースバンド伝送技術を使用している。EP133258A1から既知である、CANやFlexRay等の通信プロトコルは、NRZベースの符号化方式を使用し、受信側でクロック回復のための情報を付加する。特に自動車の環境状態下では、このような信号伝送は強い妨害にさらされ、ビットストリーム歪みを受ける。
このようなシステムに使用されるビットストリームデコーダ回路は次の基本機能、即ちビットストリームオーバサンプリング、(オプションの)グリッチフィルタリング、サンプリングされフィルタリングされたビットストリームに対する初期同期、ビット値ストロービング、受信プロセス中の反復ビット同期、を具える。これらの機能の組合せは受信側における原伝送ビットシーケンスの安定なビット値再構成をもたらす。ビット歪み(例えば信号エッジの遅延による延長されたビットレベル)の存在下における総合デコーディング性能、即ちビットストリーム再構成は、所定の最悪の場合のチャネル特性に対抗しなければならない。
既存の自動車通信プロトコル(CanFlexRay等)は誤り訂正符合を使用しないので、単ビットに対する誤ビット値(ビットエラー)の受信によって全フレーム伝送が無効になる。検出されないビットエラーに対してフレーム伝送を保護するために、CRC技術が一般に使用されている。CRCチェックサムが送信機により付加され、受信側でフレームビットの再構成後に受信データを検証するために使用される。
一般に、チャネル特性により生じるビット歪みは、静的部分(例えば立上り及び立下り信号エッジの非対称遅延により生じる)と、可変動的部分(例えばEMIにより生じる)とから成る。既存のデコーディング方法は、検出されたビットエッジに関連する固定のストローブオフセットを用いて各ビット値を決定するサンプルを選択する。このような固定のストローブオフセットは、二地点間接続に対してほんのわずかにしか相違しない均一な歪み特性を有する通信チャネルに適している。この前提はアクティブ素子(スターカプラ等)を含む又は全く非対称のトポロジー属性を示す通信チャネルには成り立たない。
従って、本発明の目的は、受信信号の歪みに敏感でない受信機を提供することにある。
本発明に係る受信機はデータバスを介してヘッダ及びペイロードを有するフレームを含むデータストリームを受信する受信機であって
前記データストリームのヘッダのビットをオーバサンプリングプロセスでサンプリングし、このサンプリングにおいてn個のビットストローブオフセットを使用し、ヘッダのビット数を含むiビットのデータセットをm個サンプリングする入力オーバサンプリングユニットと
正しいビット値を有するこれらのデータセットを識別するための判定基準を適用するヘッダ検査ユニットと
正しいビット値を有する識別されたデータセットの一つを選択するビットストローブ選択ユニットと
選択されたデータストリームを受信するために使用した前記ビットストローブオフセットを用いて前記データストリームのペイロードを受信するビットシーケンス制御ユニットと、を備える
本発明は、データストリームのビットをサンプリングする際に、固定のストローブオフセットを使用しないで、最適受信動作に適応する可変オフセットを使用するという着想に主として基づくものである。受信されたビットは種々のストローブオフセットでサンプリングされる。iビットを有するデータセットがm個受信されると、これらのm×iビットがn個の異なるストローブでサンプリングされる。これらのデータセットのうちの少なくともいくつかのデータセットのデータビットは既知であるか、それらの正しい値について(例えば誤り検出技術CRCにより)検査できるので、正しいビット値を有するデータセットの受信のために使用されたストローブオフセットを識別できる。これらのストローブオフセットから一つのストローブオフセットをデータストリームの受信のために選択する。
データ値の正しい受信をもたらしたストローブオフセットから一つのストローブオフセットを選択する選択プロセスは請求項3,4,5又は6に記載のプロセスとするのが有利である。
正しく受信されたビットを有するデータセットを識別する基準は請求項2に記載のデータビットのチェックサムを使用するのが有利である。
本発明の更なる改善、利点及び特徴は図面を参照して一例として好適実施例につき以下に詳細に説明される。
図1は、データバスを経てデータを交換し得る3つのノードA,B及びCを示す。ノードC及びA間の接続は一方向であり、これらの2つのノード間で交換されるデータストリームのビットのジッターを引き起こすかもしれない他の素子を含まない。
対照的に、ノードA及びB間の接続は2つのスターカプラを有し、これらはジッターや非対称挙動を導入するアクティブ要素である。1つ又は2つのスターカプラを経由する接続は、パッシブリンク(図1の接続C−A)を経由するダイレクト接続に影響するひずみと異なる特定の特性の歪みにさらされる、このようなネットワーク構成及びトポロジー変化のサポートは、例えばFlexRay通信システムに対して規定されている。
これらのシステムに対する実効ビット歪みの静的部分は、任意の接続に対して、即ち一つのフレーム受信から次のフレーム受信まで、最大の正ビット歪み(伸長)と最大の負ビット歪み(短縮)との間で相違する。固定のストローブオフセットに基づくデコーディング方法は、常に最大のエッジジッタートレランスが保証されるように任意の接続に対して理想的に選択することはできない。
これらの問題は、可変ビットオフセットを使用し種々の状態に適応する本発明による受信機により解消される。
各接続(=フレーム伝送)に対して最適ストローブオフセットを決定するために、本発明はインテリジェントなストローブオフセット調整メカニズム(主としてFlexRayシステム向け)を提案する。このストローブ調整は、サンプリングプロセスの位相調整、即ちビット範囲内でサンプルが取られる瞬時の調整、とみなせる。例えば、受信データストリームを8回のオーバサンプリングでサンプリングする場合には、各ビットが8回サンプリングされ、換言すれば8つの異なるストローブオフセットでサンプリングされる。本発明の主旨は全ネットワーク、即ち種々の送信機と受信機との間の接続に対して、固定のストローブオフセット(即ち固定のサンプリング点の値)を使用しないで、特定の接続について受信データストリームに適応化された可変ストローブオフセットを使用することにある。
FlexRay標準はデータ伝送のためのフレームフォーマット及びコーディング方法を規定している。従って、現在(=進行中)のフレーム伝送の歪み特性を決定する受け入れ可能な解決策は所定のフレームフォーマットによらなければならない。
追加のビットシーケンス又はパターンはFlexRay標準仕様に違反することなく導入することはできない。
そのため、本発明は、現在の受信に対して適用すべき最適ストローブオフセットを決定するために、既存のフレームセグメント及びエレメントを利用することを提案する。FlexRayフレームフォーマットは先頭ヘッダセグメント(5バイト)、これに続いてスペシフィックヘッダCRC(=HCRC)、フレームペイロードデータセグメント(254バイトまで)及び最終フレームCRC(=FCRC)を有する。
入来信号はサンプリング(1ビットタイムにつきn回)され、グリッチフィルタリング及びビットセルアライメントが最新技術の原理(FlexRay参照)に従って実行される。本発明は、推定されたビットセルを1ビットにつき使用可能なサンプルオフセット(例えば1〜n)の各々でストローブすることを提案する。これらのサンプルは各ストローブオフセット毎に個別のキューに格納される。全ヘッダセグメントがこのように処理され、ヘッダビットの数によりこれらのキューの深さが決まる。これらのキューは、実際の静的ビット歪み、即ち現在のフレーム伝送に影響するエッジ遅延を決定するのに必要とされる「データベース」を表す。HCRCチェックが各キューに適用され、ヘッダキューに含まれるストローブされた(検出された)ビットシーケンスを妥当性検査する。代表的には、HCRCは2つ以上のオフセット値に対して正しく、これらのオフセット値は関連するキューとそのビットシーケンスにより表される。
入来フレームの残部に適用すべき最適オフセット値を決定するために、判定関数を適用する。この判定関数はHCRCチェック結果に従って単一のストローブオフセット値を選択する。選択されたオフセット値はフレーム受信の残部の実際のビット値を表す単一の値を決定(及び保存)するのに使用される。ヘッダビットは選択されたストローブオフセット値に関連するキューから取られる。
このような各ノードにおける各接続に対するアプリオリナレッジを記憶することは極めてコストがかかり(メモリ、各ノードに対して測定及び設定すべき各セットアップのネットワーク特性)、受け入れられない。
基本的な解決要素は、
・ 例えばFlexRay PSv2.0に規定されている、グリッチフィルタリング及びビットアライメントストラテジーを用いる;
・ n回のオーバサンプリングを適用する(例えばn=8);
・ 1ビットあたりn個のサンプルの各々を自分のキューに供給する(→nキュー);
−キュー1はストローブオフセット1でサンプルされたストローブ値を保持する、
−キュー2はストローブオフセット2でサンプルされたストローブ値を保持する、....
−キューnはストローブオフセットnでサンプルされたストローブ値を保持する、
・ ヘッダCRCの最終ビットまで全てのフレームビットをこのように処理する;
−例えば、FlexRayの場合には、40ビット→n*40の値がn個のキューにバッファされる、
(BSSビットはこの段階(又はHCRC計算中;次のステップ)で予め無視できる);
・ ヘッダCRCをn個のキューの各々について(同時に)計算する;
−n個のHCRC結果(ストローブオフセットキューに対応する真/偽)を含むベクトルを構成する(→HCRCストローブベクトル);
・ ストローブオフセット設定に関する判定を決定し、フレーム受信の終了まで入来フレームビットに適用する;
・ 判定をHCRCストローブベクトルに基づいて行う;可能な評価アルゴリズムは、
−上及び下から連続する全ての<偽>値を除去する;
−残りの値の中央のエントリを選択する;その対応するストローブオフセットが現在の接続(即ち送信機と受信機との間のチャネル)に対して理想的な設定である;
−特別の場合:
・全値<偽>;全ての可能なストローブオフセット設定に対してヘッダCRC失敗→フレーム受信を中止
・全て<真>ではない外端値を除去した後の残存ベクトルエントリ→無視、即ち上述の中央アルゴリズムに従ってストローブオフセットを選択;
・選択された値が<偽>である→種々のリアクションが考えられる:
選択肢(a):
とにかく(ベクトル内の少なくとも一つのントリが真である限り)このストローブオフセットを取る;ヘッダビットはHCRCが合格したキューから取る;
選択肢(b):
隣のストローブオフセット値を選択する(<真>の場合);
選択肢(c):
HCRCはこのフレームに対して失敗であると判定する;
・選択されたストローブオフセット値でストローブされたフレームヘッダに対するビット値を保存する;他のキューからの値は破棄できる。
代替判定ストラテジー:
判定アルゴリズムA:
・ 特定のストローブオフセットインデックスに重みを与える。
ロバストなデコーディングを達成するためには、ストローブオフセットは一般にビットセルの理想的な中央に近接して位置する。ヘッダビットの受信期間内の散発的なエッジジッター及び妨害は得られるHCRCストローブベクトル内のいくつかのエントリを<偽>にセットする、即ち対応するギューに対するCRCチェックを失敗とするかもしれない。これは、重み付けされない中央アルゴリズムの結果として、現在のフレーム受信に対する実際の静的歪み状態に対応しないストローブオフセットのシフトをもたらすかもしれない。HCRCストローブベクトルのn個のエントリに重み分布を付与することにより、選択されるストローブオフセット値を理想的なサンプル点に近づけることができる。
利点:散発的/動的エッジジッタのために破棄されたストローブオフセットの影響を緩和する。
判定アルゴリズムB:
・ どちらの歪み(傾向)が強いか(HCRCストローブベクトル内のどちら側に<偽>値が多いか)検査する;
・ 強い側のみを除去し、残りのインデックスに基づいて中央選択を行う;
利点:散発的/動的エッジジッタのために破棄されたストローブオフセット値の影響を緩和する。
判定アルゴリズムC:
・ HCRCストローブベクトルをデフォルトストローブオフセットインデックス、例えば5にて検査する;
・ HCRCがデフォルトストローブオフセットに対して失敗である場合、正常に機能する最も近いインデックスを選択する;
利点:従来のアプローチ(全ての接続に対して唯一のオフセットを用いる;FlexRay参照)より明確に良好もしくは同等の性能をもたらす。
図2は、本発明による受信機がn=8のオーバサンプリングレート及びいくつかのデコーディングビットに対してどのように機能するかを示す。この図はどのように所定のビットが種々のストローブオフセットで8回サンプリングされるかを示している。図の左側部分の第1列は、第1ビットが8回サンプリングされ、その結果として8個のサンプリング結果、本例では00111111、が収集されることを示している。この処理は後続のビットに対しても続けられ、図では次の4列は次の4ビットに対するサンプリング結果を示す。
これらのサンプリング結果を保存し、判定基準を用いて正しいビット値を与えるストローブオフセットを選択する。有利な基準は、例えばチェックサムの検査とし得る。図2の例では、最初の3つのストローブオフセットでサンプリングされた最初の5ビットはそれぞれ異なる値を有し、最後の5つのストローブオフセットでサンプリングされたこれらの値は同一の結果10110を生ずる。本例では、チェックサムは、最後の5つのストローブオフセットでサンプリングされたデータビットのみが正しい値を有することを示すため、最後の5つのストローブオフセットが選択すべきストローブオフセットの候補である。ここで、受信機は正しいビット値を有するこれらの識別されたデータセットから一つのデータセットを選択する判定アルゴリズムを用い、例えば識別されたデータセットの中央に位置するデータセットを選択するアルゴリズムを用いる。次いで、このデータセットをサンプリングするのに使用したストローブをストローブオフセットとして選択し、後続ビットのサンプリングに使用する。
図3は本発明による受信機のブロック図を示し、この受信機は入力オーバサンプリング回路3、ビットシーケンス制御ユニット5、ヘッダ検査ユニット8及びビットストローブ選択ユニット10を具える。以下に、この受信機がどのように動作するか、特に最適ビットストローブオフセットをどのように選択するかについて説明する。
入力オーバサンプリングユニット3への入力は入力信号BITDECINであり、ビットデコーディングユニットに入力する。入力オーバサンプリングユニット3は、ビットストローブベクトルBSTRBをビットシーケンス制御ユニット5への出力信号として生成するよう働く。ビットデコーディングユニットのオーバサンプリングクロックCLK2は1ビットセルにつきn個のサンプルを取り出すために使用される。各ビットセルごとに、該ビットセルに対するビット値を決定するn個のサンプルを含むベクトルを発生する。
ビットシーケンス制御ユニット5は、これらのベクトルを対応するキューに記憶するように働く。これらのキューは次の目的のために使用される。
・ 検査及び選択結果に基づいて、選択されたサンプルオフセットインデックスSSEL11に関連するキューのうちの一つをビットデコーディングユニットの出力の一部分として出力しなければならないため、入来フレーム情報をバッファしなければならない;
・ 入来フレームの第1部分、例えばチェック基準(ヘッダチェックサムCHECKSUM7,例えばCRC)が存在するヘッダを、検査アルゴリズムのために用意する。追加のスタッフ情報(例えば、ビットストリーム同期のために付加され、検査アルゴリズムのためのソース情報に属さない)が送信機により挿入されている場合には、これらのビットは除去する;
・ 受信したチェックサムCHECKSUM7をヘッダ検査ユニットに適切なタイミングで転送して、ヘッダ検査ユニットがヘッダビットについて計算したチェックサム結果を受信ベクトルと比較する。
これらの用意されたヘッダビットはヘッダ検査ユニット8に信号ポートHBIT6を経て供給される。対応するヘッダビットに対して得られた全てのサンプルが各HBITベクトル送出でヘッダ検査ユニットに供給される。
更に、ビットシーケンス制御ユニットは、最終ビットシーケンスを出力信号ポートBITDECOUT12へ送出する働きをする。SSEL信号11に依存して、対応するキューが出力ポートに転送される。入来データストリームの残部に対して、各ビット値がSSEL信号により与えられるビットストリームオフセットインデックスに従って選択され、このオフセット値が全フレーム受信に対する固定値として使用される。受信フレームのストローブインデックス調整に使用されたヘッダシーケンスとその残部を含む連続する適正なビットシーケンス送出が補償されなければならない。これは、フレームの残部を、ヘッダビットシーケンスがBITDECOUTポートに出力され終わるまでバッファすることにより達成できる。これはヘッダ長により決まる受信遅延を生じる。これは、ビットデコーディングユニットに接続されたフレーム処理ユニットにメモリマップアクセスを許可して行うこともできる。ビットデコーディングユニットはヘッダビットを有する有効キューを単に指し示し、フレームの残部はメモリの異なる位置にアクセスできるようにする。
ヘッダ検査ユニット8は、HBITポートを経て全てのヘッダビットに関するバッファされたサンプルにアクセスできる。全てのヘッダビットに関するサンプル値を具える各キュー(1...n)について、チェックサム、例えばCRCを計算する。加えて、ヘッダ検査ユニットは、各キューのチェックサム計算に対して、同様に、各サンプル番号(1...n)に対する専用のベクトルに対応する受信ヘッダチェックサム(例えば、FlexRayプロトコルの場合、ヘッダCRC)を受信する。全てのキューについて、ヘッダ検査ユニットはサンプリングされたヘッダビットビットに対して計算されたチェックサムを(同じサンプリングオフセットでサンプリングされた)受信ヘッダチェックサムと比較する。その出力をヘッダ有効ベクトルHVAL9に記憶し、このベクトルはヘッダ検査が合格したか否かを示すエントリを各サンプルキューに与える(例えば、エントリは合格のとき“1”として、不合格のとき“0”として符号化される)。受信ビットサンプルに関し計算されたヘッダチェックサムが対応する受信ヘッダチェックサムと一致する場合、ヘッダ検査は合格となる。
ヘッダ有効ベクトルに基づいて、ビットストローブ選択ユニット10は、現在のフレーム受信に対するストローブオフセットインデックスを決定し、SSELポートを経てビットシーケンス制御ユニットに信号する。ストローブオフセットインデックスは、1ビットセルごとに取り出されるn個のサンプルのうちのどのサンプルが後続のフレーム処理において論理値を決定すべきかを決定する。例えば、オフセットストローブインデックスが5に設定された場合(SSEL=5)、ビットシーケンス制御ユニットは各ビットセルにつき(1〜nから)5番目のサンプルとして取られたバッファされているヘッダビットサンプルをビットデコーディングユニット(BITDECOUTポート12)へ転送する。更に、対応する受信ヘッダチェックサムが選択され、連続的に受信されるフレームの残部(今や固定のストローブオフセット、例えば5により決定される各ビット値)と一緒にBITDECOUTポートに与えられる。
最も適切なストローブオフセットインデックスを決定するために、即ち強いビットストリーム歪み状態下でも最高の確率でもとの伝送ビット値を表すビットセルごとのサンプルを選択するために、以下の選択アルゴリズムを提案する。
受信機は正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムとして、識別されたデータセットの中央に位置するデータセットを選択する。
受信機は、正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムとして、識別されたデータセットに対応するビットストリームオフセットを加重平均することにより決定されるデータセットを選択する。
受信機は、正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムとして、識別されたデータセットのうちの、サンプリングプロセスのオフセット変化の両端のうちより悪いデータセットが現れる端側でサンプリングされたデータセットをキャンセルし、残りのデータセットの中央位置に位置するデータセットを選択する。
受信機は、正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムとして、所定のストローブ値でサンプリングされ識別されたデータセットのうちの一つのデータセットpを、そのビット値が正しい場合に選択し、さもなければこのデータセットpのストローブ値に最も近いストローブ値でサンプリングされた正しい値を有するデータセットを選択する。
2つ以上の判定アルゴリズム、例えば上記の判定アルゴリズムのうちの3つを実行し、合意検査又は結果についての選挙を行ってどのストローブオフセットインデックスを選択すべきか決定するもっと複雑な選択ストラテジーが考えられる。
図4は上述したプロセスを説明するタイミング図である。
ビットストリーム同期回路は、従来から知られているように、ビットセルアライメント(図4にビットセルウインドウ13で示されている)を決定する。例えば、FlexRayは、データストリーム内に規則的な同期エッジを論理1から論理0へ規定のレベル変化を有する特別のバイト開始パターンにより保証することを提案している。この情報から、次のバイトの開始が導出され、ビットセルウインドウが次のバイト開始の再同期まで連続的に供給される。この再同期はサンプルカウント及びビットストリーム再同期に使用される入来ビットストリームの部分(例えばFlexRayのバイト開始シーケンスビット)に対するビットストローブベクトルBSTRB4の構成に若干の不連続を引き起こすかもしれない。この「スタッフ」情報は(例えばヘッダ検査ユニット8による)後続の情報処理前にフレーム内容から除去されるので、その影響はこの例では考慮されていない。ビットサンプル処理に関する再同期のこの影響は入力サンプリングユニット3又はビットシーケンス制御ユニット5により処理する必要がある。
この例は入力信号を雑音からフィルタリングする手段を含んでいない。これは、ビットデコーディングユニットの前に接続され入力信号BITDECIN1に作用するアナログ手段によって、又はビットデコーディングユニット内でオーバサンプリングされた信号を処理するアルゴリズムによって達成することができる。この機能は本発明の一般要旨に影響を及ぼすことなく付加することができる。
3つのノード間の、部分的にスターカプラを経るデータバス接続を示す図である。 本発明による受信機におけるストローブオフセットの選択を示す図である。 本発明による受信機のブロック図である。 いくつかのデータセットの受信と使用するストローブオフセットを示すタイミング図である。
符号の説明
1 ビットデコーダユニット入力(BITDECIN)
2 ビットデコーダユニットのサンプリングクロック(CLK)、n回のオーバサンプリング
3 入力オーバサンプリングユニット
4 ビットストローブベクトル(BSTRB[1...n])
5 ビットシーケンス制御ユニット
6 ヘッダビットベクトル(HBIT[1…n])
7 受信ヘッダチェックサム(CHECKSUM[1…n])
8 ヘッダ検査ユニット
9 ヘッダ有効ベクトル(HVAL[1…n]):CRCストローブベクトルに対応
10 ビットストローブ選択ユニット
11 ストローブ選択信号(SSEL):「選択されたストローブオフセットインデックス」に対応
12 ビットデコーダユニット出力(BITDECOUT)
13 ビットセルウインドウ(1ビットにつきn個のサンプルを含む)

Claims (8)

  1. データバスを介してヘッダ及びペイロードを有するフレームを含むデータストリームを受信する受信機であって、
    前記データストリームのヘッダのビットをオーバサンプリングプロセスでサンプリングし、このサンプリングにおいてn個のビットストローブオフセットを使用し、ヘッダのビット数を含むiビットのデータセットをm個サンプリングする入力オーバサンプリングユニットと
    正しいビット値を有するこれらのデータセットを識別するための判定基準を適用するヘッダ検査ユニットと
    正しいビット値を有する識別されたデータセットの一つを選択するビットストローブ選択ユニットと
    選択されたデータストリームを受信するために使用した前記ビットストローブオフセットを用いて前記データストリームのペイロードを受信するビットシーケンス制御ユニットと、
    を備えることを特徴とする受信機。
  2. 前記正しいビット値を有するデータセットを識別すための基準として、伝送されるチェックサムを用いることを特徴とする請求項1記載の受信機。
  3. 正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムを用い、前記判定アルゴリズムは前記識別されたデータセットの中央に位置するデータセットを選択することを特徴とする請求項1又は2記載の受信機。
  4. 正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムを用い、前記判定アルゴリズムは前記識別されたデータセットに対応する重み付けされたビットストローブオフセットを平均化することにより決定されるデータセットを選択することを特徴とする請求項1又は2記載の受信機。
  5. 正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムを用い、前記判定アルゴリズムは、前記識別されたデータセットから、前記サンプリング処理のオフセット変化の両端のうち、より悪いデータセットが現れる端側でサンプリングされたデータセットをキャンセルし、残りのデータセットの中央位置に位置するデータセットを選択することを特徴とする請求項1又は2記載の受信機。
  6. 正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムを用い、前記判定アルゴリズムは、所定のストローブ値でサンプリングされた識別されたデータセットのうちの一つのデータセットpを、そのビット値が正しい場合に選択し、さもなければこのデータセットpのストローブ値に最も近いストローブ値でサンプリングされた正しい値を有するデータセットを選択することを特徴とする請求項1又は2記載の受信機。
  7. FlexRay標準に準拠するデータストリームを受信する請求項1−6のいずれかに記載の受信機であって、最良のストローブオフセット値の選択のために、前記データストリームのヘッダCRCのビットを使用することを特徴とする受信機。
  8. データバスを介してヘッダ及びペイロードを有するフレームを含むデータストリームを受信する受信方法であって、
    前記データストリームのヘッダのビットをオーバサンプリングプロセスでサンプリングし、このサンプリングにおいてn個のビットストローブオフセットを使用し、ヘッダのビット数を含むiビットのデータセットをm個サンプリングするステップと、
    正しいビット値を有するこれらのデータセットを識別するための判定基準を適用するステップと、
    正しいビット値を有する識別されたデータセットの一つを選択するステップと、
    選択されたデータストリームを受信するために使用した前記ビットストローブオフセットを用いて前記データストリームのペイロードを受信するステップと、
    を含むことを特徴とする受信方法。
JP2008507260A 2005-05-02 2006-04-25 アダプティブストローブオフセット調整付き受信機及び受信方法 Expired - Fee Related JP4804533B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP05103629 2005-05-02
EP05103629.1 2005-05-02
EP05108019 2005-09-01
EP05108019.0 2005-09-01
PCT/IB2006/051287 WO2006117721A2 (en) 2005-05-02 2006-04-25 Receiver with adaptive strobe offset adjustment

Publications (2)

Publication Number Publication Date
JP2008537430A JP2008537430A (ja) 2008-09-11
JP4804533B2 true JP4804533B2 (ja) 2011-11-02

Family

ID=37093264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008507260A Expired - Fee Related JP4804533B2 (ja) 2005-05-02 2006-04-25 アダプティブストローブオフセット調整付き受信機及び受信方法

Country Status (5)

Country Link
US (1) US7940874B2 (ja)
EP (1) EP1880504B1 (ja)
JP (1) JP4804533B2 (ja)
CN (1) CN101171790B (ja)
WO (1) WO2006117721A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007010187A1 (de) * 2007-03-02 2008-09-04 Robert Bosch Gmbh Vorrichtung zum Anschluss eines externen Gerätes an einen seriellen FlexRay-Datenbus
US8270225B2 (en) * 2007-03-22 2012-09-18 Advantest Corporation Data receiving circuit
JP5907499B2 (ja) 2011-05-11 2016-04-26 矢崎総業株式会社 中継装置およびコネクタ
US10284247B2 (en) * 2013-06-10 2019-05-07 Nxp B.V. System and method for bit processing in a central network component
US10038497B2 (en) 2013-12-18 2018-07-31 Northrup Grumman Systems Corporation Optical transceiver with variable data rate and sensitivity control
CN105959143B (zh) * 2016-05-18 2019-05-24 中国电子科技集团公司第四十一研究所 一种基于数字荧光示波器的FlexRay总线协议分析系统及方法
US10083148B2 (en) * 2016-07-22 2018-09-25 Northrop Grumman Systems Corporation Reciprocal quantum logic (RQL) serial data receiver system
IT202000013222A1 (it) * 2020-06-04 2021-12-04 St Microelectronics Srl Procedimento di clock recovery, circuito e sistema corrispondenti
US11569976B2 (en) 2021-06-07 2023-01-31 Northrop Grumman Systems Corporation Superconducting isochronous receiver system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62168442A (ja) * 1986-01-20 1987-07-24 Mitsubishi Electric Corp デ−タ誤り制御装置
JPH0227850A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> クロック非同期データ検出装置
JPH10145439A (ja) * 1996-11-05 1998-05-29 Sony Corp 受信装置およびデコーダ装置
JP2001136157A (ja) * 1999-11-05 2001-05-18 Nec Corp クロック識別再生回路及びクロック識別再生方法
WO2001059982A1 (fr) * 2000-02-14 2001-08-16 Fujitsu Limited Recepteur optique
JP2003218838A (ja) * 2001-11-16 2003-07-31 Koninkl Philips Electronics Nv メッセージ信号を受信する受信回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998254A (en) 1989-07-18 1991-03-05 Coherent, Inc. Stabilized synchronously pumped dye laser
US4998264A (en) * 1989-09-20 1991-03-05 Data Broadcasting Corporation Method and apparatus for recovering data, such as teletext data encoded into television signals
US6628735B1 (en) * 1999-12-22 2003-09-30 Thomson Licensing S.A. Correction of a sampling frequency offset in an orthogonal frequency division multiplexing system
JP2002099340A (ja) 2000-09-21 2002-04-05 Ec-One Inc コンポーネント・サービス・ネットワークシステム
US6715094B2 (en) * 2000-12-20 2004-03-30 Intel Corporation Mult-mode I/O interface for synchronizing selected control patterns into control clock domain to obtain interface control signals to be transmitted to I/O buffers
US6914953B2 (en) * 2000-12-28 2005-07-05 International Business Machines Corporation Multiphase clock recovery using D-type phase detector
DE10156110A1 (de) * 2001-11-16 2003-05-28 Philips Corp Intellectual Pty Empfangsschaltung zum Empfang von Nachrichtensignalen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62168442A (ja) * 1986-01-20 1987-07-24 Mitsubishi Electric Corp デ−タ誤り制御装置
JPH0227850A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> クロック非同期データ検出装置
JPH10145439A (ja) * 1996-11-05 1998-05-29 Sony Corp 受信装置およびデコーダ装置
JP2001136157A (ja) * 1999-11-05 2001-05-18 Nec Corp クロック識別再生回路及びクロック識別再生方法
WO2001059982A1 (fr) * 2000-02-14 2001-08-16 Fujitsu Limited Recepteur optique
JP2003218838A (ja) * 2001-11-16 2003-07-31 Koninkl Philips Electronics Nv メッセージ信号を受信する受信回路

Also Published As

Publication number Publication date
EP1880504A2 (en) 2008-01-23
WO2006117721A3 (en) 2007-02-08
US7940874B2 (en) 2011-05-10
EP1880504B1 (en) 2012-12-12
CN101171790A (zh) 2008-04-30
JP2008537430A (ja) 2008-09-11
US20080205565A1 (en) 2008-08-28
CN101171790B (zh) 2011-11-30
WO2006117721A2 (en) 2006-11-09

Similar Documents

Publication Publication Date Title
JP4804533B2 (ja) アダプティブストローブオフセット調整付き受信機及び受信方法
US10083149B2 (en) Method for serially transmitting a frame from a transmitter to at least one receiver and participants of a bus system via a bus system
US8320437B2 (en) Method and device for decoding a signal
CN108028661B (zh) 接收器的校准和跟踪
CN113767602A (zh) 操作过程中的采样器偏移校准
US20060176988A1 (en) Receiving apparatus and method thereof
WO2007078094A1 (en) Apparatus and method for detecting frame boundary in wireless communication system
US10334089B2 (en) Method for serially transmitting a frame from a transmitter to at least one receiver via a bus system, and a subscriber station for a bus system
US20110026572A1 (en) Baud rate error detection circuit and baud rate error detection method
AU6642598A (en) Continuous synchronization adjustment in a telecommunications system
EP1997261B1 (en) Method, module and apparatus for receiving data packet frames
US8711996B2 (en) Methods and apparatus for determining a phase error in signals
US20100215135A1 (en) Synchronous processing apparatus, receiving apparatus and synchronous processing method
US20160226751A1 (en) System, information processing apparatus, and method
US8214722B2 (en) Method and system for signal error determination and correction in a flexray communication system
JP2004120675A (ja) 試験用パケット発生装置
US8127172B2 (en) Apparatus and method for receiving parallel SFI-5 data interfaced with very high-speed deserializer
WO2022049292A1 (en) Digital radio receivers
JP2017050734A (ja) シリアル通信装置、通信システム及び通信方法
US7596742B1 (en) Error detection in a communication link
JP5466432B2 (ja) フレーム同期装置
CN112821988B (zh) 一种畸变信号矫正方法、装置及存储介质
JP5308193B2 (ja) シリアル通信方式
JP4729625B2 (ja) 通信端末装置、通信装置および信号受信方法
JP2008098827A (ja) ユニークワード検出装置およびその方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees