JP4804533B2 - アダプティブストローブオフセット調整付き受信機及び受信方法 - Google Patents
アダプティブストローブオフセット調整付き受信機及び受信方法 Download PDFInfo
- Publication number
- JP4804533B2 JP4804533B2 JP2008507260A JP2008507260A JP4804533B2 JP 4804533 B2 JP4804533 B2 JP 4804533B2 JP 2008507260 A JP2008507260 A JP 2008507260A JP 2008507260 A JP2008507260 A JP 2008507260A JP 4804533 B2 JP4804533 B2 JP 4804533B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- strobe
- data set
- data
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Description
前記データストリームのヘッダのビットをオーバサンプリングプロセスでサンプリングし、このサンプリングにおいてn個のビットストローブオフセットを使用し、ヘッダのビット数を含むiビットのデータセットをm個サンプリングする入力オーバサンプリングユニットと、
正しいビット値を有するこれらのデータセットを識別するための判定基準を適用するヘッダ検査ユニットと、
正しいビット値を有する識別されたデータセットの一つを選択するビットストローブ選択ユニットと、
選択されたデータストリームを受信するために使用した前記ビットストローブオフセットを用いて前記データストリームのペイロードを受信するビットシーケンス制御ユニットと、を備える。
・ 例えばFlexRay PSv2.0に規定されている、グリッチフィルタリング及びビットアライメントストラテジーを用いる;
・ n回のオーバサンプリングを適用する(例えばn=8);
−キュー1はストローブオフセット1でサンプルされたストローブ値を保持する、
−キュー2はストローブオフセット2でサンプルされたストローブ値を保持する、....
−キューnはストローブオフセットnでサンプルされたストローブ値を保持する、
−例えば、FlexRayの場合には、40ビット→n*40の値がn個のキューにバッファされる、
(BSSビットはこの段階(又はHCRC計算中;次のステップ)で予め無視できる);
−n個のHCRC結果(ストローブオフセットキューに対応する真/偽)を含むベクトルを構成する(→HCRCストローブベクトル);
−上及び下から連続する全ての<偽>値を除去する;
−残りの値の中央のエントリを選択する;その対応するストローブオフセットが現在の接続(即ち送信機と受信機との間のチャネル)に対して理想的な設定である;
・全値<偽>;全ての可能なストローブオフセット設定に対してヘッダCRC失敗→フレーム受信を中止
・全て<真>ではない外端値を除去した後の残存ベクトルエントリ→無視、即ち上述の中央アルゴリズムに従ってストローブオフセットを選択;
・選択された値が<偽>である→種々のリアクションが考えられる:
とにかく(ベクトル内の少なくとも一つのントリが真である限り)このストローブオフセットを取る;ヘッダビットはHCRCが合格したキューから取る;
隣のストローブオフセット値を選択する(<真>の場合);
HCRCはこのフレームに対して失敗であると判定する;
・選択されたストローブオフセット値でストローブされたフレームヘッダに対するビット値を保存する;他のキューからの値は破棄できる。
判定アルゴリズムA:
・ 特定のストローブオフセットインデックスに重みを与える。
ロバストなデコーディングを達成するためには、ストローブオフセットは一般にビットセルの理想的な中央に近接して位置する。ヘッダビットの受信期間内の散発的なエッジジッター及び妨害は得られるHCRCストローブベクトル内のいくつかのエントリを<偽>にセットする、即ち対応するギューに対するCRCチェックを失敗とするかもしれない。これは、重み付けされない中央アルゴリズムの結果として、現在のフレーム受信に対する実際の静的歪み状態に対応しないストローブオフセットのシフトをもたらすかもしれない。HCRCストローブベクトルのn個のエントリに重み分布を付与することにより、選択されるストローブオフセット値を理想的なサンプル点に近づけることができる。
・ どちらの歪み(傾向)が強いか(HCRCストローブベクトル内のどちら側に<偽>値が多いか)検査する;
・ 強い側のみを除去し、残りのインデックスに基づいて中央選択を行う;
利点:散発的/動的エッジジッタのために破棄されたストローブオフセット値の影響を緩和する。
・ HCRCストローブベクトルをデフォルトストローブオフセットインデックス、例えば5にて検査する;
・ HCRCがデフォルトストローブオフセットに対して失敗である場合、正常に機能する最も近いインデックスを選択する;
ビットストリーム同期回路は、従来から知られているように、ビットセルアライメント(図4にビットセルウインドウ13で示されている)を決定する。例えば、FlexRayは、データストリーム内に規則的な同期エッジを論理1から論理0へ規定のレベル変化を有する特別のバイト開始パターンにより保証することを提案している。この情報から、次のバイトの開始が導出され、ビットセルウインドウが次のバイト開始の再同期まで連続的に供給される。この再同期はサンプルカウント及びビットストリーム再同期に使用される入来ビットストリームの部分(例えばFlexRayのバイト開始シーケンスビット)に対するビットストローブベクトルBSTRB4の構成に若干の不連続を引き起こすかもしれない。この「スタッフ」情報は(例えばヘッダ検査ユニット8による)後続の情報処理前にフレーム内容から除去されるので、その影響はこの例では考慮されていない。ビットサンプル処理に関する再同期のこの影響は入力サンプリングユニット3又はビットシーケンス制御ユニット5により処理する必要がある。
2 ビットデコーダユニットのサンプリングクロック(CLK)、n回のオーバサンプリング
3 入力オーバサンプリングユニット
4 ビットストローブベクトル(BSTRB[1...n])
5 ビットシーケンス制御ユニット
6 ヘッダビットベクトル(HBIT[1…n])
7 受信ヘッダチェックサム(CHECKSUM[1…n])
8 ヘッダ検査ユニット
9 ヘッダ有効ベクトル(HVAL[1…n]):CRCストローブベクトルに対応
10 ビットストローブ選択ユニット
11 ストローブ選択信号(SSEL):「選択されたストローブオフセットインデックス」に対応
12 ビットデコーダユニット出力(BITDECOUT)
13 ビットセルウインドウ(1ビットにつきn個のサンプルを含む)
Claims (8)
- データバスを介してヘッダ及びペイロードを有するフレームを含むデータストリームを受信する受信機であって、
前記データストリームのヘッダのビットをオーバサンプリングプロセスでサンプリングし、このサンプリングにおいてn個のビットストローブオフセットを使用し、ヘッダのビット数を含むiビットのデータセットをm個サンプリングする入力オーバサンプリングユニットと、
正しいビット値を有するこれらのデータセットを識別するための判定基準を適用するヘッダ検査ユニットと、
正しいビット値を有する識別されたデータセットの一つを選択するビットストローブ選択ユニットと、
選択されたデータストリームを受信するために使用した前記ビットストローブオフセットを用いて前記データストリームのペイロードを受信するビットシーケンス制御ユニットと、
を備えることを特徴とする受信機。 - 前記正しいビット値を有するデータセットを識別するための基準として、伝送されるチェックサムを用いることを特徴とする請求項1記載の受信機。
- 正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムを用い、前記判定アルゴリズムは前記識別されたデータセットの中央に位置するデータセットを選択することを特徴とする請求項1又は2記載の受信機。
- 正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムを用い、前記判定アルゴリズムは前記識別されたデータセットに対応する重み付けされたビットストローブオフセットを平均化することにより決定されるデータセットを選択することを特徴とする請求項1又は2記載の受信機。
- 正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムを用い、前記判定アルゴリズムは、前記識別されたデータセットから、前記サンプリング処理のオフセット変化の両端のうち、より悪いデータセットが現れる端側でサンプリングされたデータセットをキャンセルし、残りのデータセットの中央位置に位置するデータセットを選択することを特徴とする請求項1又は2記載の受信機。
- 正しいビット値を有する識別されたデータセットから一つのデータセットを選択する判定アルゴリズムを用い、前記判定アルゴリズムは、所定のストローブ値でサンプリングされた識別されたデータセットのうちの一つのデータセットpを、そのビット値が正しい場合に選択し、さもなければこのデータセットpのストローブ値に最も近いストローブ値でサンプリングされた正しい値を有するデータセットを選択することを特徴とする請求項1又は2記載の受信機。
- FlexRay標準に準拠するデータストリームを受信する請求項1−6のいずれかに記載の受信機であって、最良のストローブオフセット値の選択のために、前記データストリームのヘッダCRCのビットを使用することを特徴とする受信機。
- データバスを介してヘッダ及びペイロードを有するフレームを含むデータストリームを受信する受信方法であって、
前記データストリームのヘッダのビットをオーバサンプリングプロセスでサンプリングし、このサンプリングにおいてn個のビットストローブオフセットを使用し、ヘッダのビット数を含むiビットのデータセットをm個サンプリングするステップと、
正しいビット値を有するこれらのデータセットを識別するための判定基準を適用するステップと、
正しいビット値を有する識別されたデータセットの一つを選択するステップと、
選択されたデータストリームを受信するために使用した前記ビットストローブオフセットを用いて前記データストリームのペイロードを受信するステップと、
を含むことを特徴とする受信方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05103629 | 2005-05-02 | ||
EP05103629.1 | 2005-05-02 | ||
EP05108019 | 2005-09-01 | ||
EP05108019.0 | 2005-09-01 | ||
PCT/IB2006/051287 WO2006117721A2 (en) | 2005-05-02 | 2006-04-25 | Receiver with adaptive strobe offset adjustment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008537430A JP2008537430A (ja) | 2008-09-11 |
JP4804533B2 true JP4804533B2 (ja) | 2011-11-02 |
Family
ID=37093264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008507260A Expired - Fee Related JP4804533B2 (ja) | 2005-05-02 | 2006-04-25 | アダプティブストローブオフセット調整付き受信機及び受信方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7940874B2 (ja) |
EP (1) | EP1880504B1 (ja) |
JP (1) | JP4804533B2 (ja) |
CN (1) | CN101171790B (ja) |
WO (1) | WO2006117721A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007010187A1 (de) * | 2007-03-02 | 2008-09-04 | Robert Bosch Gmbh | Vorrichtung zum Anschluss eines externen Gerätes an einen seriellen FlexRay-Datenbus |
US8270225B2 (en) * | 2007-03-22 | 2012-09-18 | Advantest Corporation | Data receiving circuit |
JP5907499B2 (ja) | 2011-05-11 | 2016-04-26 | 矢崎総業株式会社 | 中継装置およびコネクタ |
US10284247B2 (en) * | 2013-06-10 | 2019-05-07 | Nxp B.V. | System and method for bit processing in a central network component |
US10038497B2 (en) | 2013-12-18 | 2018-07-31 | Northrup Grumman Systems Corporation | Optical transceiver with variable data rate and sensitivity control |
CN105959143B (zh) * | 2016-05-18 | 2019-05-24 | 中国电子科技集团公司第四十一研究所 | 一种基于数字荧光示波器的FlexRay总线协议分析系统及方法 |
US10083148B2 (en) * | 2016-07-22 | 2018-09-25 | Northrop Grumman Systems Corporation | Reciprocal quantum logic (RQL) serial data receiver system |
IT202000013222A1 (it) * | 2020-06-04 | 2021-12-04 | St Microelectronics Srl | Procedimento di clock recovery, circuito e sistema corrispondenti |
US11569976B2 (en) | 2021-06-07 | 2023-01-31 | Northrop Grumman Systems Corporation | Superconducting isochronous receiver system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62168442A (ja) * | 1986-01-20 | 1987-07-24 | Mitsubishi Electric Corp | デ−タ誤り制御装置 |
JPH0227850A (ja) * | 1988-07-18 | 1990-01-30 | Nippon Telegr & Teleph Corp <Ntt> | クロック非同期データ検出装置 |
JPH10145439A (ja) * | 1996-11-05 | 1998-05-29 | Sony Corp | 受信装置およびデコーダ装置 |
JP2001136157A (ja) * | 1999-11-05 | 2001-05-18 | Nec Corp | クロック識別再生回路及びクロック識別再生方法 |
WO2001059982A1 (fr) * | 2000-02-14 | 2001-08-16 | Fujitsu Limited | Recepteur optique |
JP2003218838A (ja) * | 2001-11-16 | 2003-07-31 | Koninkl Philips Electronics Nv | メッセージ信号を受信する受信回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4998254A (en) | 1989-07-18 | 1991-03-05 | Coherent, Inc. | Stabilized synchronously pumped dye laser |
US4998264A (en) * | 1989-09-20 | 1991-03-05 | Data Broadcasting Corporation | Method and apparatus for recovering data, such as teletext data encoded into television signals |
US6628735B1 (en) * | 1999-12-22 | 2003-09-30 | Thomson Licensing S.A. | Correction of a sampling frequency offset in an orthogonal frequency division multiplexing system |
JP2002099340A (ja) | 2000-09-21 | 2002-04-05 | Ec-One Inc | コンポーネント・サービス・ネットワークシステム |
US6715094B2 (en) * | 2000-12-20 | 2004-03-30 | Intel Corporation | Mult-mode I/O interface for synchronizing selected control patterns into control clock domain to obtain interface control signals to be transmitted to I/O buffers |
US6914953B2 (en) * | 2000-12-28 | 2005-07-05 | International Business Machines Corporation | Multiphase clock recovery using D-type phase detector |
DE10156110A1 (de) * | 2001-11-16 | 2003-05-28 | Philips Corp Intellectual Pty | Empfangsschaltung zum Empfang von Nachrichtensignalen |
-
2006
- 2006-04-25 CN CN2006800148271A patent/CN101171790B/zh not_active Expired - Fee Related
- 2006-04-25 EP EP06728041A patent/EP1880504B1/en active Active
- 2006-04-25 WO PCT/IB2006/051287 patent/WO2006117721A2/en not_active Application Discontinuation
- 2006-04-25 JP JP2008507260A patent/JP4804533B2/ja not_active Expired - Fee Related
- 2006-04-25 US US11/913,211 patent/US7940874B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62168442A (ja) * | 1986-01-20 | 1987-07-24 | Mitsubishi Electric Corp | デ−タ誤り制御装置 |
JPH0227850A (ja) * | 1988-07-18 | 1990-01-30 | Nippon Telegr & Teleph Corp <Ntt> | クロック非同期データ検出装置 |
JPH10145439A (ja) * | 1996-11-05 | 1998-05-29 | Sony Corp | 受信装置およびデコーダ装置 |
JP2001136157A (ja) * | 1999-11-05 | 2001-05-18 | Nec Corp | クロック識別再生回路及びクロック識別再生方法 |
WO2001059982A1 (fr) * | 2000-02-14 | 2001-08-16 | Fujitsu Limited | Recepteur optique |
JP2003218838A (ja) * | 2001-11-16 | 2003-07-31 | Koninkl Philips Electronics Nv | メッセージ信号を受信する受信回路 |
Also Published As
Publication number | Publication date |
---|---|
EP1880504A2 (en) | 2008-01-23 |
WO2006117721A3 (en) | 2007-02-08 |
US7940874B2 (en) | 2011-05-10 |
EP1880504B1 (en) | 2012-12-12 |
CN101171790A (zh) | 2008-04-30 |
JP2008537430A (ja) | 2008-09-11 |
US20080205565A1 (en) | 2008-08-28 |
CN101171790B (zh) | 2011-11-30 |
WO2006117721A2 (en) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4804533B2 (ja) | アダプティブストローブオフセット調整付き受信機及び受信方法 | |
US10083149B2 (en) | Method for serially transmitting a frame from a transmitter to at least one receiver and participants of a bus system via a bus system | |
US8320437B2 (en) | Method and device for decoding a signal | |
CN108028661B (zh) | 接收器的校准和跟踪 | |
CN113767602A (zh) | 操作过程中的采样器偏移校准 | |
US20060176988A1 (en) | Receiving apparatus and method thereof | |
WO2007078094A1 (en) | Apparatus and method for detecting frame boundary in wireless communication system | |
US10334089B2 (en) | Method for serially transmitting a frame from a transmitter to at least one receiver via a bus system, and a subscriber station for a bus system | |
US20110026572A1 (en) | Baud rate error detection circuit and baud rate error detection method | |
AU6642598A (en) | Continuous synchronization adjustment in a telecommunications system | |
EP1997261B1 (en) | Method, module and apparatus for receiving data packet frames | |
US8711996B2 (en) | Methods and apparatus for determining a phase error in signals | |
US20100215135A1 (en) | Synchronous processing apparatus, receiving apparatus and synchronous processing method | |
US20160226751A1 (en) | System, information processing apparatus, and method | |
US8214722B2 (en) | Method and system for signal error determination and correction in a flexray communication system | |
JP2004120675A (ja) | 試験用パケット発生装置 | |
US8127172B2 (en) | Apparatus and method for receiving parallel SFI-5 data interfaced with very high-speed deserializer | |
WO2022049292A1 (en) | Digital radio receivers | |
JP2017050734A (ja) | シリアル通信装置、通信システム及び通信方法 | |
US7596742B1 (en) | Error detection in a communication link | |
JP5466432B2 (ja) | フレーム同期装置 | |
CN112821988B (zh) | 一种畸变信号矫正方法、装置及存储介质 | |
JP5308193B2 (ja) | シリアル通信方式 | |
JP4729625B2 (ja) | 通信端末装置、通信装置および信号受信方法 | |
JP2008098827A (ja) | ユニークワード検出装置およびその方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |