CN1885544A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1885544A
CN1885544A CNA2006100959485A CN200610095948A CN1885544A CN 1885544 A CN1885544 A CN 1885544A CN A2006100959485 A CNA2006100959485 A CN A2006100959485A CN 200610095948 A CN200610095948 A CN 200610095948A CN 1885544 A CN1885544 A CN 1885544A
Authority
CN
China
Prior art keywords
antenna
semiconductor device
semiconductor
wafer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100959485A
Other languages
English (en)
Inventor
王知行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
R828 LLC
Original Assignee
R828 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by R828 LLC filed Critical R828 LLC
Publication of CN1885544A publication Critical patent/CN1885544A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00—Administration; Management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/26—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole with folded element or elements, the folded parts being spaced apart a small fraction of operating wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
    • H01Q9/285—Planar dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H01L2223/54446—Wireless electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Economics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Human Resources & Organizations (AREA)
  • Marketing (AREA)
  • Operations Research (AREA)
  • Quality & Reliability (AREA)
  • Strategic Management (AREA)
  • Tourism & Hospitality (AREA)
  • General Business, Economics & Management (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本发明是提供一种半导体装置，包含一半导体晶片与一晶片承载器。上述半导体晶片具有一射频元件，其具有电性连接于二个接合垫的一射频核心。上述晶片承载器具有二个承载器垫与一天线。上述二个承载器垫电性连接于上述二个接合垫。上述天线连接上述承载器垫，并电性连接于上述接合垫与上述射频核心。上述天线是以焊线、印刷导电物、密封环或其他结构所形成，其是位于上述半导体晶片的上表面上、其上方或其下方。上述半导体晶片更包含一主要元件，而上述射频元件则为一次要元件。上述主要元件位于一主要区，而上述次要元件的射频核心则位于一次要区，上述次要区远小于上述主要区。上述射频核心与上述主要元件的形成，是使用相同的晶片制程。

Description

半导体装置
技术领域
本发明是有关于半导体技术，特别是关于一半导体装置，其具有：一半导体主要元件，用以执行一主要的功能；与一半导体次要元件，用以提供一射频通讯的次要功能。
背景技术
半导体装置是以一系列的制程形成于晶圆上，每个晶圆具有多个晶片，然后再将晶片封装成半导体封装体，每个晶片具有一或多个主要功能。
上述半导体装置的制程会用到不同的罩幕来定义每个装置的不同部分。罩幕的图形通常形成于玻璃或其他的透明基板上，通过光线、X光或其他能量射线经由罩幕，将其图形成像于预定的晶圆表面。半导体装置的制程会在一系列的步骤中使用一组的不同图罩。晶圆的制程及其上的晶片的功能是取决于工程设计，而用以形成晶片的制程，称之为“晶片制程”。
一半导体装置的主要功能可以是射频的功能。在一个例子中，标记的射频功能就是形成上述标记的结构的半导体装置的主要功能。
射频功能中的射频通讯可以用具有一射频发射器与一射频接收器的一射频元件来实施，而这样的射频元件可以为一半导体装置的一部分。对作为电子标记的半导体装置而言，其射频元件一般是与一外部的射频通讯器(如一标记读取器)来作通讯。
不论上述射频元件的特殊功能是什么，射频通讯都需要一天线。整合为一半导体装置的一部分的天线定义为内部(internal)天线。要完成与一半导体装置的内部天线的射频通讯，需要一射频通讯器的天线或其他装置的天线。上述射频通讯器有时称为询问器(interrogator)、读取器(reader)或写入器(writer)。
天线为射频通讯的关键组件，在一典型的射频辨识(radiofrequency identification；RFID)系统中，一射频标记的天线是使该标记得以与一射频通讯器交换信息的元件，信息交换的进行是通过天线间感应磁场的耦合。许多射频辨识系统的标记是为被动元件，由标记天线与通讯器天线的耦合来供给能量，通过射频标记内磁场的改变来产生反应。例如有些被动式的射频辨识标记是使用圈状的标记天线(coiled tag antenna)，通过外部的射频通讯器的载波信号(carrier signal)所提供的能量，来产生磁场。
将一射频辨识标记形成为另一分离的单一的半导体装置时，射频通讯便为该半导体装置的主要功能，且这样单一标记的晶片面积会非常小(通常介于0.10mm2～0.5mm2)。此时使用晶片制程来形成上述位于标记内部的天线“‘内建’(built-in)天线”时，天线的大小会受限于半导体装置的大小。由于天线与读取器的通讯范围较窄、或是小天线本身潜在的通讯问题等因素，如此小的天线就无法适当地发挥其功能。
为了扩大与一外部的射频通讯器的交互作用的范围、并提升天线的性能，射频辨识标记通常具有较大的标记外(off-tag)的天线，上述标记外的天线的形成，需要特殊的制造步骤，其有别于用以制造标记的晶片制程。因此，上述标记外的天线的形成会使射频辨识标记的制造方面，增加额外的成本。
当需要以相同的晶片制程，在半导体装置形成一内部天线时，该天线仍须具备射频通讯的功能，以满足低成本、高效率的射频通讯。此时天线的大小、结构与设计是降低具射频通讯功能的半导体装置的成本的关键。
在半导体装置的通讯元件中，天线具有传送辐射能给一电子元件(在接收模式下)或自一电子元件接收辐射能(在传送模式下)的功能，其中辐射能是自一电子元件传送至空中，或自空中传送至一电子元件。一传送天线的结构，是将上述电子元件中的导波(guided wave)转换为在上述电子元件的外部空间传送的空间波(space wave)；而一接收天线的结构，是将上述电子元件的外部空间传送的空间波转换为上述电子元件中的导波。另外，常常以同一个天线来执行接收与传送辐射能的功能。
天线所辐射的频率称为共振频率(resonant frequency)。一天线的共振频率f可能有数个不同的值，而且与下列因子呈现函数关系：提供信号给该天线的元件、该天线的导体、构成该天线的材料的介电常数或其他电气性质、该天线的种类与大小及其他的几何性质与光速。
通常波长λ是定义为λ＝c/f＝cT，其中c为光速(3×108公尺/秒)、f为频率(次/秒)、T＝(1/f)＝周期(秒)。一天线的辐射波长λ是与该天线本身的尺寸相关。一天线的阻抗则是由辐射电阻Rr(radiationresistance)与欧姆电阻Ro(ohmic resistance)之间的分配所决定。电阻Rr愈大于电阻Ro，则该天线的辐射效率愈佳。
小天线有许多已知的种类，例如：回路天线(loop antenna)、小型回路天线、偶极天线(dipole antenna)、折叠式偶极天线、刀形天线(stub antenna)、锥形天线(conical antenna)、螺形天线(helical antenna)与螺线天线(spiral antenna)。小天线通常具有一性质，即是其辐射电阻Rr会随着天线长度的缩短而大幅下降。小回路与短偶极一般分别会展现(λ/2)与(λ/4)的辐射图形(radiation pattern)。另外，一般可使用阻抗匹配网络(impedancematching network)来最小化因欧姆电阻Ro所造成的欧姆损失(ohmic loss)。虽然已作阻抗匹配的小型回路天线可呈现50％～85％之辐射效率，但是其频宽很窄，而且有非常高的Q值，例如Q＞50。在此，Q值的定义为：
Q＝(传送或接收的频率)/(3dB频宽)。
一天线进入共振状态时，其阻抗呈现纯电阻性(purelyresistive)，其虚部电抗为零。阻抗为一复数，由实部的电阻与虚部的电抗(imaginary)所组成。一匹配网络可以通过消除某些特定的频率的虚部阻抗，来达成共振状态。
在一例子中，一短型偶极天线具有一等效电路(equivalentelectrical circuit)，其为串联的RLC连接，其中电感L表天线导体的有感电阻、电容C表天线导体之间的电容阻、电阻R表示天线导体的辐射电阻。当偶极很短时，电路是由电容阻(capacitiveresistance)与辐射电阻所支配，其中辐射电阻值很小而容阻则相当大。当天线渐渐增长时，辐射电阻与有感电阻(inductiveresistance)的值均随着增加，而容阻值则随之减少。当天线的长度约为波长的一半时，电容阻与有感电阻值相等而相消，该天线则成为共振状态。当天线的长度继续增加时，其等效电路则转变为R、L、C的并联共振电路(parallel resonant circuit)。当天线为一个波长的长度时，就达到了共振点(resonance point)，其辐射电阻变得很高。当天线达到一又二分之一个波长的长度时，其又可视为一串联的RLC电路；当天线达到二个波长的长度时，又变成一并联电路。当天线每增加一个波长的长度时，前述的阻抗图形(impedance pattern)就会重复一次。
内部天线设计包含微带天线(microstrip antenna)、平板天线(patch antenna)、平板倒F型天线(planar inverted-Fantenna；PIFA)与曲折型天线(meander line antenna)。
微带天线是与单偶极天线(monopole antenna)相似，只是微带天线是置于二维空间(像是一无线装置内部的电路板)的平面上。微带天线的设计通常是以二分之一波长(λ/2)或四分之一波长(λ/4)的导体几何图案(conductor geometry)为基础。虽然该天线并不昂贵，会因周围的金属或其他部件的影响，其辐射效率并不佳。受限于频宽，微带天线通常运用于窄频、单频的用途。
平板天线通常是由方形或圆形的导体板所制造，上述导电板的安装是与一接地面平行并列。通常，上述方形板的尺寸为(λ/2)，其所造成的辐射场形是与上述接地面(通常为一装置的电路板)的表面垂直，而形成一具方向性的“蕈形”或“漏斗形”的图形，而且具有较窄的频宽。上述天线通常应用于单频、需要定向电波的用途，例如壁挂式装置或读取器的存取点(reader accesspoint)。
平板倒F型天线的形状为英文字母“F”，其较长的部分位于顶端而与一接地面平行并列；其二个较短部分则与顶端垂直，以提供信号输入点与接地点，而尾端则提供一发射平面。平板倒F型天线可提供全方位的场形，并可以超过一种频宽之下发射，但其效率不佳且设计困难。
曲折型天线的设计是结合一回路天线与一调谐式曲折线的设计。曲折型天线的电长度的组成主要是上述曲折线的延迟特性，而不是其本身发射结构的长度。曲折型天线具有宽频带的特性，可在数个频带下操作。
虽然以上介绍了各种已知的天线，但是要以晶片制程在半导体装置中嵌入内部天线时，要在不影响上述半导体装置的主要功能的情形下，并要达成足够的发射特性及其他天线性能，在此方面面临了相当的挑战。
以各个单一的射频元件(例如一标记)而言，通常其面积很小(通常为0.1～0.50mm2)。而要设于上述标记或装置的内部、来提供射频通讯功能的天线的尺寸就因此而受到限制，而只能有所需的射频波长的很小的比例。例如以面积为0.1～0.50mm2的半导体装置而言，其边长分别为0.32～0.71mm，因此其周边的回路天线(通常用到半导体装置的四边)的长度分别为1.2～2.8mm。以900MHz的通讯频率、波长λ为30cm而言，1.2～2.8mm的周边回路天线长度分别为约(λ/250)～(λ/110)。通常，以射频通讯用的简单几何形状的小天线而言，其长度较好为(λ/32)、(λ/16)、(λ/4)、(λ/2)、与λ。(λ/250)～(λ/110)的长度则远小于前述的较佳长度，因此通常无法期望其能表现良好的通讯性能。更具体而言，因为频宽受限、低效率、高成本或设计困难等问题，没有任何用于半导体装置的嵌入式天线设计的天线结构，能够证明其完全符合需求。
射频元件的制造最好跟半导体晶片使用同样的晶片制程步骤，同时，其结构与设计也必须能提供良好的射频通讯功能。
如前所述，业界需要一种改良式的具射频通讯功能的半导体装置，其中提供射频通讯功能的射频元件的制造，可使用与制造上述半导体装置相同的晶片制程。
发明内容
有鉴于此，本发明的一目的是提供一种半导体装置，其具有一半导体晶片、一晶片承载器、与一天线，上述半导体晶片具有一射频结构，其具有一射频核心与二个已电性连接的接合垫；上述晶片承载器具有二个承载器垫，连接至上述二个接合垫；上述天线连接至上述承载器垫，并电性连接至上述接合垫与上述射频核心。上述天线是以焊线、印刷导体(printed conductors)、密封环(seal rings)、或其他结构所形成，其是形成于上述半导体晶片之下、之上、或上表面。
本发明提供一半导体装置，其包含一半导体主要元件与一半导体次要元件，上述半导体主要元件是用以执行一主要的功能；而上述半导体次要元件是用以执行一射频通讯的功能。上述半导体主要元件位于上述半导体装置的一主要区；上述半导体次要元件具有一次要核心与一天线，上述次要核心位于上述半导体装置的一次要区，上述次要区小于上述主要区。形成上述半导体次要元件的制程，是与形成上述半导体主要元件的制程相同。
本发明所述半导体装置，上述半导体次要元件的天线是围绕上述主要区，而上述天线的长度为一辐射波长λ的整数分之一。在一般的射频通讯中，辐射频率通常为900MHz，波长λ则为30cm。当然亦可使用其他的辐射频率，特别是与未来可能制订的标准连结时。
本发明所述半导体装置，每个射频元件包含一射频耦合元件(天线)、用以将数据传送于射频频率与数据处理频率之间的一射频界面、用以记忆数据的存储器、用以控制数据的存取与其他通讯的运作的一逻辑控制器、与作为上述射频元件的电源的一电源供应器。通常上述电源供应器是将一外部的射频通讯器所传入的射频信号中，所接收的能源供应至上述射频元件。
本发明所述半导体装置，上述天线是以相同的晶片制程形成于上述半导体装置的内部中，当上述半导体装置的周长小于上述波长λ时，上述天线则为一小的回路天线、偶极天线、或其他天线结构，视所需的射频通讯频率而定。
本发明所述半导体装置，上述天线是围绕一半导体晶片的周长，且并列于上述晶片的密封环上。
本发明所述半导体装置，上述射频通讯的天线是与上述半导体晶片的一或多个内层中的内部导体一起形成。
本发明所述半导体装置，上述射频通讯的天线是与上述半导体晶片中作为上述密封环的内部导体一起形成。
本发明所述半导体装置，上述天线是在封装上述半导体晶片时形成。
本发明所述半导体装置，上述天线是由连接于上述承载器垫之间的焊线所形成，且上述焊线延伸至包含上述承载器垫与一晶片的平面上。
本发明是这样实现的：
本发明提供一种半导体装置，包含：一半导体主要元件，用以执行一主要的功能；以及一半导体次要元件，用以执行一射频通讯的功能，该半导体主要元件位于该装置的一主要区，该半导体次要元件具有一次要核心，位于该装置的一次要区，该次要区小于该主要区。
本发明所述的半导体装置，该半导体主要元件与该半导体次要元件的形成是使用相同的制程。
本发明所述的半导体装置，该半导体主要元件具有一主要核心与多个接触垫，该主要核心位于该装置的一中央区，该些接触垫位于该装置的一周边区，而该半导体次要元件具有一天线，其位于该装置的边缘与该些接触垫之间。
本发明所述的半导体装置，该半导体主要元件具有一主要核心、多个接触垫与至少一密封环，该主要核心位于该装置的一中央区，该些接触垫位于该装置的一周边区，该密封环位于该装置的该周边区，而该半导体次要元件具有一天线，其位于该装置的该周边区。
本发明所述的半导体装置，该半导体主要元件具有一主要核心，该主要核心位于该装置的一中央区，该次要核心则位于该装置的一周边区，而该半导体次要元件具有一天线，其位于该装置的该周边区。
本发明所述的半导体装置，该半导体次要元件具有一天线，其位于该装置的该周边区。
本发明所述的半导体装置，该天线为一回路天线、一偶极天线、一折叠式偶极天线或一混合式天线(hybrid antenna)。
本发明所述的半导体装置，该天线包含多个区段，其中至少一个区段为调谐区段，用来调整该天线的电气性质。
本发明所述的半导体装置，该调谐区段为一导体垫，连接至该些区段中的另一区段，其中该导体垫的尺寸与该另一区段的尺寸不同。
本发明所述的半导体装置，该导体垫的尺寸大于该另一区段的尺寸。
本发明所述的半导体装置，该调谐区段为一交错形的图形。
本发明所述的半导体装置，该调谐区段为一T字型板。
本发明所述的半导体装置，该调谐区段是形成于一层状物，与其它该些区段为不同的层别。
本发明所述的半导体装置，该半导体次要元件包含一天线，用以在具有一波长λ的一频率下操作，该天线的电长度大于λ/32。
本发明所述的半导体装置，该半导体次要元件包含多个层状物，并包含一天线形成于该些层状物中位置偏外的一层。
本发明所述的半导体装置，该半导体次要元件包含多个层状物，并包含一天线，以该些层状物中位置偏内的至少一层形成。
本发明所述的半导体装置，更包含：多个层状物，用以形成该半导体主要元件与该半导体次要元件，包含一基底层、多个导体层、多个介电层与多个介层连接物，该些介层导体贯穿该些介电层而使该些导体层相互连接；至少一密封环，是由该些导体层中的数层与该些介层连接物中的数个所形成；一绝缘层置于该基底层与该些介层连接物之间，以电性隔离该基底层与该至少一密封环；以及一天线，是由该至少一密封环的至少其中之一所形成。
本发明所述的半导体装置，该至少一密封环更包含一第一密封环与一第二密封环，该第一密封环与该第二密封环是电性隔离于一天线区中，并围绕该主要区的周边，且并在一交叉区中通过至少一交叉连接物电性连接该次要核心。
本发明所述的半导体装置，该第一密封环与该第二密封环是通过该些交叉连接物中至少其中之一而串连，而成为一双圈式的回路天线。
本发明所述的半导体装置，该至少一密封环更包含一内密封环与一外密封环，该第一密封环与该第二密封环是电性隔离于一天线区中，并围绕该主要区的周边，且并在一交叉区中通过至少一交叉连接物电性连接该次要核心，而该些交叉连接物包含：一第一交叉导体，由一第一组的数个该些导体层、数个该些介电层、以及数个该些介层连接物所构成，该第一组中的该些介层连接物具有数个第一介层窗；以及一第二交叉导体，由一第二组的数个该些导体层、数个该些介电层、以及数个该些介层连接物所构成，该第二组中的该些介层连接物具有数个第二介层窗；其中该第一交叉导体与该第二交叉导体是通过一介电区所分离，该介电区不具有任何的该些介层连接物，以电性隔离该第一交叉导体与该第二交叉导体。
本发明所述的半导体装置，该半导体次要元件为用以追踪信息的标记。
本发明所述的半导体装置，该装置包含多个次要元件，其中，每一次要元件为用以追踪信息的一标记。
本发明所述的半导体装置，该半导体主要元件与该半导体次要元件是为一封装体所封装。
本发明所述的半导体装置，该半导体次要元件包含一天线固定于该封装体的一表面上。
本发明所述的半导体装置，该封装体为球栅阵列封装。
本发明还提供一种半导体装置，包含：一半导体晶片，具有：一主要元件，用以执行一主要的功能，该主要元件具有多个接合垫；及一次要元件，用以执行一射频通讯的功能，其中，该主要元件位于该半导体晶片的一主要区，该次要元件具有一次要核心，该次要核心位于该半导体晶片的一次要区，该次要区小于该主要区；以及一晶片承载器，用以承载该半导体晶片，该承载器具有多个承载器垫，电性连接该些接合垫。
本发明所述的半导体装置，该次要元件具有一天线，其位于该半导体晶片的边缘与该些接合垫之间。
本发明所述的半导体装置，该次要元件具有一天线，其位于该晶片承载器的边缘与该些承载器垫之间。
本发明所述的半导体装置，该次要元件具有一天线，其贴附于该晶片承载器上，并经由多个核心连接元件电性连接至该次要核心。
本发明所述的半导体装置，该些核心连接元件包含一焊线，其位于一承载器垫与一接合垫之间。
本发明所述的半导体装置，该天线包含至少一焊线，且该些核心连接元件包含多个接合垫。
本发明所述的半导体装置，该半导体晶片包含数个次要元件，且每一该些次要元件为一标记，每一标记具有一定址电路，提供一独特的地址，以与其他的该些标记有所区别。
本发明所述的半导体装置，该次要元件为一标记，并包含一电路与一逻辑门，该电路是用以储存辨识信息于该标记中，该逻辑门是逻辑性地致能该标记。
本发明所述的半导体装置，该次要元件为一标记，并包含：一天线；一射频接口，在射频频率与数据处理频率之间传送信号；一存储器，用以储存数据；一逻辑控制器，用以控制数据的存取与通讯的运作；以及一电源供应器，作为该次要元件的电源。
本发明所述的半导体装置，该电源供应器是将由一外部的射频通讯器所接收到的射频信号转换为能量后，供应电源至该次要元件。
本发明所述的半导体装置，该存储器包含一只读存储器与一电子式可抹除可程序只读存储器，该只读存储器是用以储存该标记的辨识信息。
本发明所述的半导体装置，该标记包含一只读存储器(ROM)控制器，用以初始化该只读存储器。
本发明所述的半导体装置，该次要元件为一标记，其逻辑性地独立于该主要元件之外。
本发明所述的半导体装置，该次要元件为一标记，其逻辑性地与该主要元件相整合。
本发明所述的半导体装置，该晶片承载器包含一封胶材料，而该次要元件包含一天线于该封胶材料的一表面上。
本发明所述的半导体装置，该晶片承载器包含一封胶材料，而该次要元件包含一天线，该天线嵌于该封胶材料中。
本发明又提供一种半导体装置，包含：一半导体晶片，具有：一射频元件，用以执行射频通讯功能，该射频元件具有一射频核心，该位于该半导体晶片的一区；及多个接合垫，其中二个接合垫电性连接于该射频核心；一晶片承载器，用以承载该半导体晶片，该承载器具有多个承载器垫，其中二个承载器垫电性连接该二个接合垫；以及一天线，连接于该些承载器垫，并电性连接于该些接合垫与该射频核心。
本发明所述的半导体装置，该些承载器垫包含多个第一承载器垫于该晶片承载器的一周边区，而该天线是以连接于该些第一承载器垫之间的一焊线所形成，且该焊线延伸于该些第一承载器垫与该半导体晶片所构成的一平面之上。
本发明所述的半导体装置，该些第一承载器垫是位于该晶片承载器的角落的附近，且该天线为一回路天线。
本发明所述的半导体装置，该些第一承载器垫是位于该晶片承载器的边缘的附近，且该天线为一偶极天线。
本发明所述的半导体装置，该晶片承载器为一球栅阵列的晶片承载器。
本发明所述的半导体装置，该晶片承载器包含一封胶材料，且该半导体晶片与该天线是封于该封胶材料中。
本发明所述的半导体装置，该晶片承载器包含多个第二承载器垫邻近该半导体晶片，而该天线是以连接于该些第一承载器垫之间的一焊线所形成，且该焊线电性串联该些第一承载器垫、该些第二承载器垫、与该些接合垫，以电性连接至该射频核心。
本发明所述的半导体装置，做为该天线的该焊线延伸于该些第一承载器垫与该半导体晶片所构成的一平面之上。
本发明所述的半导体装置，该些第一承载器垫位于该晶片承载器的角落，且该天线为一回路天线。
本发明所述的半导体装置，该些第一承载器垫是位于该晶片承载器的侧缘的附近，且该天线为一偶极天线。
本发明所述的半导体装置，该晶片承载器为一球栅阵列的晶片承载器。
本发明所述的半导体装置，该晶片承载器包含一封胶材料，且该半导体晶片与该天线是封于该封胶材料中。
本发明所述的半导体装置，该射频元件是在具有一波长λ的一频率下操作，该天线的电长度约为(λ/16)～λ。
本发明所述的半导体装置，该天线包含有连接至该些接合垫的一焊线，且该焊线具有绝缘性覆盖物。
本发明所述的半导体装置，该天线为金属，择自以铝、金、银、铜、铁、镍、铂、钽及上述的合金所组成的族群。
本发明所述的半导体装置，该晶片承载器包含一绝缘性的底材，包含塑胶、陶瓷或纸。
附图说明
图1显示一半导体晶片，其具有一半导体主要元件与一射频次要元件，上述射频次要元件具有一天线，上述天线是位于上述晶片上。
图2显示一半导体晶片，其具有一半导体主要元件与一射频次要元件，上述射频次要元件具有一天线，上述天线为位于上述晶片上的双圈式(two-turn)的回路天线。
图3显示一半导体晶片，其具有一半导体主要元件与一射频次要元件，上述射频次要元件具有一天线，上述天线为位于上述晶片上的偶极天线，其具有一终端垫调谐元件(end pad tuningelement)。
图4显示一半导体晶片，其具有一半导体主要元件与一射频次要元件，上述射频次要元件具有一天线，上述天线为位于上述晶片上的偶极天线，其具有一终端T型板调谐元件(end T-shapedplate tuning element)。
图5显示一半导体晶片，其具有一半导体主要元件与一射频次要元件，上述射频次要元件具有一天线，上述天线是位于上述晶片上的偶极天线，其具有延伸的长度。
图6为图2所示晶片的剖面图。
图7为一剖面图，是显示与图2所示晶片同一形式的一晶片。
图8为图7所示晶片的俯视图。
图9为图8圈起处的放大示意图。
图10为沿着图9的剖面线10S-10S’的一剖面图。
图11显示连接射频标记的一典型的半导体晶片。
图12显示图11所示晶片中的一部分，其具有一种电路布局。
图13显示图11所示晶片中的一部分，其具有另一种电路布局。
图14是显示一典型的射频标记的电性关连图。
图15为一示意图，是显示图14所示的标记中的只读存储器控制的一实施例。
图16为一示意图，是显示一图14所示的标记中的只读存储器控制的另一实施例。
图17为一示意图，是显示一图14所示的标记中的只读存储器控制的又另一实施例。
图18为一分解的立体俯视示意图，是显示适用于球栅阵列封装(ball grid array；BGA)的一晶片承载器的俯视图，其是位于与图11所示相同形式的晶片之下。
图19显示一图18所示的晶片承载器的底面的仰视图。
图20显示一球栅阵列封装体，其是沿着图18的剖面线20S-20S’的剖面图，其具有图18所示的晶片与晶片承载器，并具有将该二者封装的封胶材料。
图21为一立体示意图，是显示以第18、19、与20图为基础之已完成的球栅阵列封装体，其具有一回路天线。
图22为一立体示意图，是显示一已完成的球栅阵列封装体，其具有二个回路天线。
图23为一局部切开的立体俯视示意图，是显示另一已完成的球栅阵列封装体。
图24为一立体示意图，是显示图23所示的封装体的底面的仰视图。
图25为一局部切开的立体俯视示意图，是显示另一种晶片承载器的俯视图。
图26显示一典型的射频通讯器，其具有多个射频标记，经由一网络与一管理计算机通讯。
图27为一俯视图，是显示一双列封装(dual in-linepackage；DIP)的晶片承载器，其具有一偶极天线。
图28为一俯视图，是显示另一双列封装的晶片承载器，其具有一回路天线。
图29为图28所示的晶片承载器的立体俯视示意图。
图30为一立体示意图，是显示另一球栅阵列封装体，其具有一回路天线。
图31为一立体示意图，是显示又另一球栅阵列封装体，其具有一回路天线。
图32为一立体俯视示意图，是显示为了射频功能所设计的一晶片承载器。
图33为一立体俯视示意图，是显示为了射频功能所设计的另一晶片承载器。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
请参考图1，一半导体晶片10具有一半导体主要元件1、一次要的射频元件2与一密封环区85。半导体主要元件1包含一主要元件核心10于半导体晶片10的一中心区，其中半导体主要元件1的主要电路是位于上述中心区，连接元件11、12、13与14则位于半导体晶片10的一周边区，围绕主要元件核心10的周围。连接元件11、12、13与14是用于使主要元件核心10的电路与封装连结物、及其他晶片外的连结物(未绘示)之间发生连结。次要的射频元件2包含一天线41以及一射频核心，而射频核心以次要核心3的形式来表现。在图1中，天线41为单一的小型回路天线，其经由连接片51与52连接至次要核心3。天线41是位于半导体晶片10的周边区外侧部分的一天线区，因此天线41的长度大体上等于半导体晶片10的周长。天线41是并列于密封环区85的上方。密封环区85通常是位于天线41(天线41的其他细节请参考图6)的下方，为宽度10～100μm而在上述周边区延伸而围绕半导体晶片10的周围的区域。一般晶片(如图1所示的晶片10)的尺寸为5～100mm2。当次要的射频元件2的共振频率为900MHz时，该幅射频率的波长为约30cm。
面积9～100mm2的半导体晶片，其边长分别为约3～10mm，因此周边回路天线例如天线41(具有四部分，分别位于每边)的长度分别为约12～40mm。对于波长λ为30cm的通讯频率900MHz而言，上述周边回路天线12～40mm的长度分别为(λ/25)～(λ/8)。对于简单几何形状的小型天线(例如天线41)来作射频通讯时，(λ/25)～(λ/8)的波长范围是于共振频率可调范围的(λ/32)～λ之内。调整共振网络(resonant network)的R、C、L值，可对天线作调谐，而借此达成优良的天线性能。天线的R、C、L值可通过改变天线41的尺寸或加入与天线41连接的其他的导体调谐图形(未示于图1，请参考例如图3、图4与图5)来改变。构成天线(例如图1所示的天线41)的段落，可以是单一的层状物，亦可以置于一或多层中(请参考图6至图10所示的附加的内部导体层)。在决定共振时，须注意电磁波在真空的速度大于在天线导体的速度。通常在天线导体的速度为在真空的光速C的百分之九十五。对小型半导体装置而言，当其天线尺寸、形状接近共振波长，上述效应是有所帮助，因此小型装置较容易调整而产生共振。
虽然图1所示的天线41为一回路天线，但其所示仅仅为举例，其亦可以是任何形式的天线，以适用于对应的共振波长。就天线41的天线长度而言，其共振适用于小型半导体装置，因为天线长度的增加是通过天线区的延伸，其延伸是因为围绕半导体主要元件1的周边区，而非仅围绕次要核心3的周边。本发明是将小的次要元件及小的次要核心3结合远大于上述二者的半导体主要元件1与主要元件核心10。在使用相同的晶片制程技术的情况下，作为次要功能的射频通讯功能是与一主要功能结合于同一晶片上。
每个半导体晶片除了具有上述主要功能之外，还具有作为次要功能的一射频通讯功能。上述射频通讯功能可完全独立于上述主要功能之外、亦可与上述主要功能有交互作用。在一实例中，当上述射频通讯功能用于与一标记连接，作为追踪与上述半导体装置相关的信息之用时，其功能是完全独立于上述主要功能之外。在另一实例中，当上述射频通讯功能用于与上述主要功能的一通讯端口连接时，上述射频通讯功能是逻辑性地与上述主要功能整合。
上述次要功能的射频通讯是通过上述次要元件的发送器来发送射频信号、与上述次要元件的接收器来接收射频信号。上述次要元件为上述半导体装置的一小构件与一整合构件。上述半导体装置的次要元件通常与一外部的射频通讯器例如一标记读取器作通讯。在某些实施例中，上述外部的射频通讯器可为其他半导体装置的次要元件。因此，一半导体装置的次要元件的可与另一半导体装置的另一次要元件、或一外部的射频通讯器，作射频通讯。
作为上述次要元件的次要功能的射频通讯，是经由上述次要元件的一天线。整合至上述半导体装置而成为其构件的天线，是定义为其内部(internal)天线。通过上述内部天线，可与一射频通讯器的外部天线、或与另一半导体装置的内部天线作通讯。
在图2中，一半导体晶片10具有一半导体主要元件1与次要的射频元件2，次要的射频元件2具有一小型的双圈式(two-turn)回路天线42，其包含一外圈回路42-1与一内圈回路42-2。半导体主要元件1包含一主要元件核心10于半导体晶片10的一中心区，其中半导体主要元件1的主要电路是位于上述中心区，连接元件11、12、13与14则位于半导体晶片10的一周边区而围绕主要元件核心10的周围。连接元件11、12、13与14是用于使主要元件核心10的电路与封装连结物、及其他晶片外的连结物(未绘示)之间发生连结。
在图2中，位于上述中心区的主要元件核心10，包含例如一接收输入区TPRX、一发送输出区TPTX、一相位闭锁回路(phase-locked loop；PLL)区PLL、二时钟区CLOCK、一带隙(band gap)区BAND_GAP_&_MIS、一放大器区AMP、一数字区DIGITAL、与一发光二极管驱动器LED_DRIVER，其中接收输入区TPRX的作用是根据传输协定(transport protocol或transfer protocol)接收通讯数据；发送输出区TPTX的作用是根据传输协定发送通讯数据；时钟区CL0CK的作用是产生与传播时间信号；带隙区BAND_GAP_&_MIS的作用是参考带隙电压(band gap voltage)来提供参考电压；放大器区AMP的作用是放大信号；数字区DIGITAL的作用是进行数字信号处理。图2绘示出连接元件11、12、13与14的个别的接合垫的细节。在主要元件核心10中，前述不同的已被命名的各区域之间的部分，是主要作为连接前述各区域之间的内连线、与连接元件11、12、1314连接至前述各区域的内连线。目前已知主要元件核心10、与其所展现的主要功能或其他功能，有多种不一样的设计方式，当然，未来可能发展出的更多种设计方式。图2所示的主要元件核心10的特定的主要功能或其他功能仅为其中一例，而不用以限定本发明，任何在本发明所属技术领域的普通技术人员，当可将主要元件核心10变更为其他的设计。
在图2中，天线42为一小型的双圈式回路天线，其包含外圈回路42-1与内圈回路42-2。内圈回路42-2连接于一次要核心3，延伸至半导体晶片10的周边，围绕半导体晶片10一圈，直到成为外圈回路42-1为止；外圈回路42-1则再围绕半导体晶片10一圈，在接近次要核心3之处，在一交叉区与内圈回路42-2交叉后，经由上述交叉区的一交叉连接部4c而连接至次要核心3。交叉连接部4c是作自外圈回路42-1连接至次要核心3的导体，且未与内圈回路42-2形成短路。上述交叉连接部4c的形成，是使用例如一下层的金属连线(较好为顶层金属的下一层，请参考后文对图6所作描述中的元件956)。天线42的长度大体上为半导体晶片10周长的二倍。
在图2所示的实施例中，其天线42为方形的螺旋缠绕式(spiral-wound)的回路天线，其缠绕圈数为二。为了呈现较佳的性能，天线长度范围通常较好为近似其载波波长值。假设晶片尺寸为5mm×5mm，则天线42的长度约4cm；对900MHz的载波而言，其波长约30cm。天线42的长度略小于上述波长的四分之一，且会呈现电容性质。可通过加入感应线圈来消除上述电容性质，以使天线42产生共振。因此，在某些实例中，通过圈数的增加可改善天线42的信号接收能力。而通常在设计天线时，设计参数的考量是以载波信号的波长与晶片尺寸为基础。
回路天线的频宽通常约为其载波的中心频率(centerfrequency)的十分之一，且频率限制(frequency limit)为1GHz。相对于一等向性天线(isotropic antenna)，其增益范围约1～3dB。
请参考图3，一半导体晶片10具有一半导体主要元件1与一次要的射频元件2。半导体主要元件1包含一主要元件核心10于半导体晶片10的一中心区，其中半导体主要元件1的主要电路是位于上述中心区，连接元件11、12、13与14则围绕主要元件核心10的周围。连接元件11、12、13与14是用于使主要元件核心10的电路与封装连结物、及其他晶片外的连结物(未绘示)之间发生连结。
在图3中，次要的射频元件2包含有以一次要核心3形式展现的一射频核心，以及内建于晶片上的(on-chip)一偶极天线(dipoleantenna)43。偶极天线43具有一第一脚43-1与一第二脚43-2，二者是沿着半导体晶片10的边缘延伸，在次要核心3的附近相交。第一脚43-1与第二脚43-2具有相同的长度，其终端分别为晶片垫53-1与53-2。晶片垫53-1与53-2是作为调谐区段，用以调整第一脚43-1与第二脚43-2的电感值，并调整偶极天线43的电气特性与使其产生共振。具导体性质的晶片垫53-1与53-2，其一线性尺寸(宽度)异于第一脚43-1与第二脚43-2的一线性尺寸(宽度)。通常，上述调谐区段的尺寸是大于其他部分；亦即，例如晶片垫53-1与53-2的宽度大于第一脚43-1与第二脚43-2的宽度。此设计会使偶极天线43中的电流分布移向终端调谐区段，其优点在于增加辐射电阻与改善接收与发射模式下的天线效率。此设计的另一优点在于当偶极天线43的尺寸小于波长的四分之一(因为晶片尺寸的限制的缘故)时，仍能使偶极天线43产生共振。图3所示的晶片垫53-1与53-2是位于半导体晶片10的最上层。在另一实施例中，具导体性质的晶片垫53-1与53-2可由半导体晶片10的其他层例如内层(例如为图7所示的层状物956)所形成，并经由导通孔或电容性或电感性的耦合，电性连接至位于最上层的第一脚43-1与第二脚43-2。
虽然图3所示的实施例中的偶极终端的晶片垫53-1与53-2为矩形，其亦可以使用足以达成有效率地执行电磁辐射的接收/传送的其他形状。又第一脚43-1与第二脚43-2不一定需要呈现直线的图形，而亦可以是交错形的图形(alternating shape pattern)例如为一“交错阶级”形的图形(alternating step shapedpattern)、或是足以达成有效率地执行电磁辐射的接收/传送的其他任何形状。上述交错形天线图形的一例是绘示于图4的交错阶级形的图形。
请参考图4，一半导体晶片10具有一半导体主要元件1与一次要的射频元件2，次要的射频元件2具有一偶极天线44，偶极天线44具有一第一脚44-1与一第二脚44-2。半导体主要元件1包含一主要元件核心10于半导体晶片10的一中心区，其中半导体主要元件1的主要电路是位于上述中心区，连接元件11、12、13与14则位于半导体晶片10的一周边区而围绕主要元件核心10的周围。连接元件11、12、13与14是用于使主要元件核心10的电路与封装连结物、及其他晶片外的连结物(未绘示)之间发生连结。
在图4中，次要的射频元件2包含一次要核心3与位于晶片上的一偶极天线44，其中第一脚44-1与一第二脚44-2是位于上述周边区外侧部分的一天线区，而沿着半导体晶片10的边缘延伸，在次要核心3的附近相交。第一脚44-1与第二脚44-2具有相同的长度，其分别具有一方波阶级区段(section)与一终端区段，上述方波阶级区段是沿着延长了第一脚44-1与第二脚44-2的长度，且第一脚44-1与第二脚44-2分别终止于终端T型板54-1与54-2。终端T型板54-1与54-2是作为调谐区段，用以调整第一脚44-1与第二脚44-2的感应值(reactive values)，并调整偶极天线44的电气特性与使其产生共振。
在第一脚44-1与第二脚44-2的方波阶级区的“阶级”的周期，是根据接合垫间距(pad pitch，其为接合垫宽度与夹于二相邻接合垫之间的空间宽度之和)来做决定，以进一步强化其移动电流分布的效果。与前文对图3所作叙述相同，为了增加辐射电阻，终端“T”型板54-1与54-2是置于偶极的终端。
图4所示的偶极天线的频宽通常约为其载波的中心频率(center frequency)的十分之一，且频率限制(frequency limit)为8GHz，相对于一等向性天线(isotropic antenna)，其增益范围约1～3dB。
请参考图5，一半导体晶片10具有一半导体主要元件1与一次要的射频元件2，次要的射频元件2具有在晶片上的一偶极天线45，偶极天线45具有一第一内脚45-1、一第二内脚45-2、与一外脚45-0。半导体主要元件1包含一主要元件核心10于半导体晶片10的一中心区，其中半导体主要元件1的主要电路是位于上述中心区，连接元件11、12、13、与14则位于半导体晶片10的一周边区而围绕主要元件核心10的周围。连接元件11、12、13与14是用于使主要元件核心10的电路与封装连结物、及其他晶片外的连结物(未绘示)之间发生连结。
在图5中，次要的射频元件2包含有以一次要核心3形式展现的一射频核心，与位于晶片上的一偶极天线45，偶极天线45的第一圈具有第一内脚45-1与外脚45-0的一部分，第一圈位于上述周边区外侧部分的一天线区，而沿着半导体晶片10的一边缘延伸；偶极天线45的第二圈具有一第二外脚45-2与外脚45-0的一部分，第二圈位于上述周边区外侧部分的一天线区，而沿着半导体晶片10的另一相邻的边缘延伸。上述第一圈与上述第二圈连接至次要核心(通讯元件中心)3。第一内脚45-1及并列的外脚45-0的一部分、与第二内脚45-2及并列的外脚45-0的一部分具有相同的长度，第一内脚45-1与第二内脚45-2的终端分别为晶片垫55-1与55-2。晶片垫55-1与55-2是作为调谐区段，通过调整第一内脚45-1、第二内脚45-2与外脚45-0的感应值以调整偶极天线45的电气特性并使其产生共振。
图5所示的实施例为一折叠型的偶极天线，通常具有较大的辐射电阻，一般为一偶极天线的辐射电阻的四倍。矩形的晶片垫55-1与55-2放在偶极终端，以改善天线在接收与传送方面的性能。
内建(built-in)于晶片上的内部天线设计已经在图1至图5所示的各种实施例中描述解释了。其他的实施例则可以结合不同种类的天线型式，而形成“混合式”(hybrid)天线。例如将一折叠型的偶极天线连接至一偶极天线，而形成一“混合式”天线，以强化一内建天线的性能。
前述各种实施例中的内建天线是由接触垫金属所构成，通常为晶片制程中用以形成接触垫(接合垫)的铝铜材料。上述天线设计的图形化通常是使用定义前述接触垫的罩幕，因此前述晶片制程进行时，不需为了建构上述内部天线而增加额外的成本。
图6是显示图2所示的半导体晶片10的周边区的沿着剖面线6S-6’S的剖面图，其显示外圈回路42-1与内圈回路42-2的天线导体及其下方的结构。外圈回路42-1与内圈回路42-2的天线导体是并列于密封环区85的上方。密封环区85是位于半导体晶片10的周边区而围绕半导体晶片10的周长，其宽度约10～100μm。
半导体晶片10具有一硅基底91，其支撑多个介电层89，包含一层间介电层(inter-layer dielectric，ILD)891、金属间介电层(inter-metal dielectric，IMD)892、893、894、895、896及897、与多个导体层95。导体层95则包含层状物951、952、953、954、955与956。导体层95是通过多个连接物而形成内连线，上述连接物为形成于介层窗(via)中的介层连接物98，其贯穿于相邻二导体层95间的金属间介电层而连接二者。通常第一层状物951是经由贯穿层间介电层891的介层连接物(contact)99与硅基底91连接，以对其上各层提供机械性的支撑。密封环的元件包含有介层连接物98与99、介电层89与导体层95；这些元件的排列则提供了半导体晶片10周围的机械结构与支撑。总而言之，介层连接物98、99与导体层95的这些金属元件，是从下到上全部连接在一起，而形成了金属格状结构，这金属格状结构则机械性地支撑了介电层89。外圈回路42-1与内圈回路42-2的天线导体是形成于一保护层97上，其中保护层97是位于最上层的层状导电物956的上方。外圈回路42-1与内圈回路42-2的天线导体是使用形成半导体晶片10其他层别的晶片制程，来形成于半导体晶片10的半导体结构上。
在图6中，导体层95通常为金属导体(例如铝或铜)，其厚度为300～600nm。最上层的层状物956的材质可和其内的其他层状物相似，而厚度通常大于其他的层状物，通常其厚度可达600～1000nm。用于外圈回路42-1与内圈回路42-2的金属则通常为铝铜合金，厚度约为800～1500nm。
层间介电层891通常为一氧化物绝缘材料，其厚度约为300～800nm；而金属间介电层892、893、894、895、896及897通常为氧化物或其他介电常数小于氧化物的介电质(低介电常数介电质)，亦可为复合介电质，其包含数种介电常数不同的介电质，其厚度约为300～1500nm。保护层97通常为复合介电质，包含择自氮化物、氮氧化物、与氧化物的多层，其厚度通常约为1500～1700nm。
密封环区85的宽度通常约为10～100nm，其为一必要的设计，是用以提供晶片的机械支撑并在晶片的周围提供屏障，防止离子或其他化学污染物扩散进入主动电路所在的晶片区。
在另一实施例中，置于一周边区中，天线下方的密封环结构可以作为接地电位或其他参考电压。
图7为沿着图8(其为图2的半导体晶片10的另一实施例)的剖面线7S-7’S的一剖面图。密封环区85为宽度10～100nm，围绕着图8所示的半导体晶片10的周长。在图7所示的实施例中，左边的密封环是天线外圈47-1的一个区段，右边的密封环是天线内圈47-2的一个区段。在图7所示的第一样态中，将金属材质的接合垫导电物88-1与88-2(以虚线显示，其在另一样态中可选择性地连接至天线外圈47-1与天线内圈47-2)予以忽略而当成作不存在；在图7所示的第二样态中，天线外圈47-1与天线内圈47-2，分别通过接合垫88-1与88-2，延伸而穿过保护层97。
在图7中，半导体晶片10具有一硅基底91，其支撑多个介电层89(包含一层间介电层891、金属间介电层892、893、894、895、896及897)与多个导体层95(包含层状物951、952、953、954、955与956)。导体层95是通过多个连接物而形成内连线。上述连接物为形成于介层窗(via)中的介层连接物98，贯穿于相邻二导体层95间的金属间介电层而连接二者。第一层状物951经由贯穿层间介电层891的介层连接物(contact)99与硅基底91上的一绝缘层86(例如为氧化物)连接，以建构出对绝缘层86及硅基底91以上的各层的机械性支撑。绝缘层86是使硅基底91与导体层95电性隔离。因此，导体层95中的层状物951、952、953、954、955与956通过贯穿于各介电层89的介层连接物98与99而互相连接在一起，形成一金属格状结构(metal grid)，集合而成为天线。左边的密封环成为天线外圈47-1，而右边的密封环成为天线内圈47-2。天线外圈47-1与天线内圈47-2除了在某一定区域连接(绘示于图8、图9)之外，在上述周边区中彼此电性隔离。
请参考图8，一半导体晶片10具有一半导体主要元件1、一次要的射频元件2与一密封环区85。半导体主要元件1包含一主要元件核心10于半导体晶片10的一中心区，其中半导体主要元件1的主要电路是位于上述中心区，连接元件11、12、13与14则位于半导体晶片10的一周边区，而围绕主要元件核心10的周围。连接元件11、12、13与14是用于使主要元件核心10的电路与封装连结物、及其他晶片外的连结物(未绘示)之间发生连结。次要的射频元件2包含一次要核心3、天线外圈47-1与天线内圈47-2(天线外圈47-1与天线内圈47-2分别是图7左边的密封环结构与右边的密封环结构)。天线外圈47-1与天线内圈47-2构成了连接至次要核心3的一小型的双圈式回路天线。天线外圈47-1与天线内圈47-2的交叉连接处是位于次要核心3的附近，而交叉区F9的细节则绘示于图9。
在图8中，天线外圈47-1与天线内圈47-2的长度分别大体上等于半导体晶片10的周长，其所在区域位于半导体晶片10的边缘与连接元件11、12、1314之间，宽度约20～100μm，延伸而围绕半导体晶片10的周围。类似图8所示半导体晶片10的晶片的面积一般约为5～100mm2，当天线在约900MHz的通讯频率下操作时，其幅射频率的波长λ为约30cm时，包含天线外圈47-1与天线内圈47-2的周边天线长度约为9.3～40mm。这样的回路天线的长度仅是波长的几分之一。对使用具简单形状(像是天线外圈47-1与天线内圈47-2)的小型天线的射频通讯而言，波长是在共振操作的期许范围内，所以能具有良好的天线性能表现。
图9为一示意图，显示图8中的交叉区F9的细节。天线外圈47-1是围绕图8所示的半导体晶片10的一整圈，以天线外圈47-1t的形式出现在图9的上缘，以天线外圈47-1s的形式出现在图9的左缘。天线内圈47-2是围绕图8与图2所示的半导体晶片10的一整圈，以天线内圈47-2t的形式出现在图9的上缘，以天线外圈47-2s的形式出现在图9的左缘。天线外圈47-1s与天线内圈47-2t之间的交叉连接是通过位于邻近次要核心3之处的一交叉连接物47-3。天线外圈47-1t位于上方，经由一交叉连接物47-4与一馈线846连接至次要核心3，而交叉连接物47-3在交叉连接物47-4的下方与其交叉。在旁边的天线内圈47-2s则经由一馈线845连接至次要核心3。
在图9中，交叉连接物47-3、47-4与馈线845、846为将天线外圈47-1与天线内圈47-2连接至次要核心3的核心连接元件的一例。
图10为沿着图9的剖面线10S-10’S的一剖面图，是显示在交叉区中的天线外圈47-1与天线内圈47-2的剖面结构。在图10中，半导体晶片10具有一硅基底91，其支撑多个介电层89(包含一层间介电层891、金属间介电层892、893、894、895、896及897)与多个导体层95(包含层状物951、952、953、954、955、与956)。导体层95是通过多个连接物而互相连接，上述连接物为形成于介层窗(via)中的介层连接物98，其贯穿于相邻二导体层95间的金属间介电层而连接二者。第一层状物951是经由贯穿层间介电层891的介层连接物(contact)99与硅基底91上的一绝缘层86(例如为氧化物)连接，以建构出对绝缘层86及硅基底91以上的各层的机械性支撑。绝缘层86是使硅基底91与导体层95电性隔离，其厚度通常为200～800nm。
在图10中，天线外圈47-1t是由前述金属格状结构所形成，其特别包含有层状物953与954之间的介层连接物983-4。因此，天线外圈47-1t是自绝缘层86延伸至保护层97，而成为一导体格状结构。
在图10中，交叉连接物47-3与47-4是由金属格状结构所形成，其包含导体层95(具有层状物951、952、953、954、955与956)，而导体层95是通过贯穿介电层89的多个介层连接物99与介层连接物98而形成内连线。位于层状物953与954之间介层连接物983-4有出现在图10左侧，所以使天线外圈47-1t由介层连接物99开始电性连接至顶层的层状物956。层状物953与954之间的介层连接物983-4则未出现于图10右侧，因此金属间介电层894是电性隔离交叉连接物47-3与47-4。交叉连接物47-3在交叉连接物47-4的下方与其交叉。对应到图10的左侧的介层连接物983-4，图10右侧介于层状物953与954之间的介层连接物是被移除。被移除的介层连接物亦可以是其他层的介层连接物，例如层状物954、955之间的介层连接物、层状物952、953之间的介层连接物、或上述的组合。在交叉区中可通过介层连接物的移除来达成电性隔离的效果，而被移除介层连接物之间的一层或是数层导体层95也可以被一起移除。
虽然图9的天线外圈47-1与天线内圈47-2(以及图10的交叉连接物47-3与47-4)在图10中是为水平并列分离的状态，另一实施例中的天线外圈与天线内圈则可呈现垂直并排分离的状态。例如，上述另一实施例中，等效于天线外圈47-1与天线内圈47-2的导体，可如交叉连接物47-3与47-4一般，中间隔着金属间介电层894而垂直并排分离。通常半导体晶片10可具有多个被垂直或水平隔离的垂直或水平导体的组合。虽然说图1至图5所示的天线是位于顶层(如图6所例示)，这些天线也可以如前文对图10所作叙述，用不同层的交叉连接物，安排在其他不同的层别中。
在图11中，半导体晶片22为一典型的四个射频标记24的晶片，包含射频标记241、242、243与244，其分别储存着标记辨别记号Dx，y、Dx1，y、Dx，y1与Dx1，y1。在某些实施例中，因为晶片角落经常是空着的，所以可以在四个空白区角落处放置四个射频标记。在每个晶片中置入超过一个标记，可帮助增加每个晶片的储存容量，以及/或是提供备用(冗余)标记(redundancy)。当希望有高可靠度时，备用(冗余)标记特别有用。通常在一个晶片内置入一或多个标记并不会影响主要核心111的主要核心电路的原始布局或功能。虽然图11中当成例子的半导体晶片22具有四个射频标记24，每个晶片所具有的标记数量亦可有所不同，亦可以依据每个晶片的角落空白区的数量或其他的布局考量，将标记数量减为四个以下。射频标记24是物理性地附着于半导体晶片22，在一实施例中，射频标记24是通过与形成主要核心111相同的晶片制程所制造而内建于晶片中。每个射频标记24各构成一个次要核心3(类似射频核心，如图1至图5所示的次要核心3)。在另一实施例中，射频标记24是以额外的制程技术制造，然后将其贴附于半导体晶片22上，而成为置入式(add-on)标记。在上述实施例中，射频标记24均与半导体晶片22附着。射频标记24的核心、不含其天线所占据的面积，通常不大于半导体晶片22的总面积的百分之一。
在图11中，当一个晶片上出现超过一个标记时，每个标记可拥有不同的设计。在图11所示的例子中，每个射频标记24的设计皆如同图14所示般大致相同，只是每个射频标记24中的定址(ADDIN)电路61不同，来提供一个独特的地址(address)，使四个晶片之间能够彼此区别。在逻辑上，一晶片上的每个标记是提供不同的低地址位(low-order address bits)来彼此区分。在一个以四晶片的实施例中，二元式的低地址位是由每个晶片上的定址电路61提供。上述二元式的低地址位是通过如二种电压电平(voltagelevel)(例如高电压电平Vcc与低电压电平ground)来代表逻辑的“0”与逻辑的“1”。射频标记241、242、243与244分别编码为00、01、10与11。上述用以编码的二个电压电平可以通过切换、直接连线(例如金属线或内连线)、或其他便利的方法而提供。上述具有编码值的切换或直接连线结构，已经可以通过已知的罩幕式只读存储器的罩幕布局图形来完成。
在图11中，每个射频标记241、242、243与244各包含一天线外脚49-1与一天线内脚49-2，其中天线外脚49-1是沿着半导体晶片22的一个边延伸，而天线内脚49-2则对应其天线外脚49-1，沿着半导体晶片22的一相垂直邻边延伸。每个射频标记24的二只天线脚则形成一对称的偶极天线。而在一实施例中，每一只天线脚的长度约为λ/4，因此具有天线外脚49-1与天线内脚49-2的偶极天线的总长度就大约为(λ/2)。除了前述的天线之外，亦可以使用其他适合的天线。上述天线可以是如前文对图6、图11所作叙述，将其置于表面上；亦可以是如前文对图7至图10所作叙述，将其置于内层。
在图11中，其符合图15的应用的实施例，射频标记241的输入线39x与39y、射频标记242的输入线39x1与39y、射频标记243的输入线39x与39y1与射频标记244的输入线39x1与39y1是连接至不同的晶片垫49。当晶片连上电源作区分测试(sort test)时，是以直流电供应成对的输入线39x与39y、输入线39x1与39y、输入线39x与39y1以及输入线39x1与39y1。在作区分测试时，每个射频标记241、242、243与244会被接上电源，而通过图26所示的通讯器40的作用，通过定址电路61所提供的低地址位定址，各分别对射频标记241、242、243与/或244执行初始化。除此之外，输入元件(inputs)39亦可作为天线的连接器(请参考图23)。
当以无线的射频标记24用晶片制程制造时，相关射频标记24的布局图案的信息与相关主要核心111的主要功能电路的布局图案的信息，将统合并入一布局数据库中。并有射频标记24的相关信息与主要核心111的主要功能电路的相关信息的布局信息，会印在一组罩幕内，而同时排程，成于半导体制程的一部分中。因此在制程完成时，无线的射频标记24便成为半导体晶片22的一部分。由于标准的互补式金属氧化物半导体(CMOS)制程已经广泛地被接受了，对许多半导体制造商而言，用标准的CMOS制程的基础下作无线的射频标记设计是相当便利。然而无线的射频标记24的设计亦可以其他的制程技术为基础之下进行，例如为双载流子互补式金属氧化物半导体导体制程(BiCMOS，结合双载流子制程与CMOS制程的技术)、嵌入式非易失性存储器技术(结合非易失性存储器制程与CMOS制程的技术)或其他可用以制造积体电路的技术。上述非易失性存储器的制程可为制造快闪电流可抹除可程序只读存储器(flash electrically erasable programmable read-only memory；flash EEPROM)、铁电(强诱电)随机存取存储器(ferroelectric random access memory；FRAM)、磁性随机存取存储器(magnetic random access memory；MRAM)、相变随机存取存储器(phase-change random access memory；PCRAM)、有机随机存取存储器(organic random access memory；ORAM)、及传导桥接随机存取存储器(conductive bridging random aceessmemory；CBRAM)等已知的技术。前文对图1至图10所作叙述中提及的天线可以前述的标准制程技术或其他的制程技术来制造。
在图12是图11所示的半导体晶片22的一部分的另一个例子，且适用于图16所示的实施例。晶片垫49连接射频标记241的输入线39y，置于半导体基底上的导体层66上的绝缘层65之上。门81的输入62则具有一金属线段(trace)，与射频标记241的内部与电源供应器36(请参考图14)的输出接触。
在图13是图11所示的半导体晶片22的一部分的另一个例子，且适用于图17所示的实施例。射频标记241为一多层结构，包含门81。门81接收输入39y与另一输入67，输入线39y设于绝缘层65的表面之上的金属线段、连接接合垫49与介层连接物39v。介层连接物39v是穿透绝缘层65而连接至门81的第一电极96v。门81的另一输入67，当成绝缘层65表面上的一金属线段一样，连接介层连接物67v1与67v2。介层连接物67v1是穿透绝缘层65而连接至区域66的电极96v1；介层连接物67v2是穿透绝缘层65而连接至门81的第二电极96v2。门81具有一输出(未绘示)，其连接至对图14与图17图所作叙述中的射频标记241的其他电路(未绘示)。图13所示的结构为一概要的图式，亦可以使用任何已知的结构，以适当的逻辑电平(logical level)提供给内部连线至门81。
图14是显示一典型的射频标记的电性示意图，其为功能方块图，显示如前文对图1、图7、图8所作叙述中提及的典型的射频标记24，其为连接至半导体晶片22的类型。无线射频标记24包含一存储器29、一控制器30、一射频接口32与一耦合元件34，其中存储器29包含一只读存储器26与一电流可抹除可程序只读存储器28。射频接口32将来自其所接收的射频信号的能量提供给一电源供应器36，其产生一直流电压(Vcc)作用于一输出元件6214，提供电能给无线射频标记24中的其他部件。通常电源供应器36提供给射频标记24的能量是来自如同图26所示的射频通讯器40所接收的射频信号的能量。除了前述方式之外，电源供应器36亦可以自一直流电源供应器(未绘示)取得能量，而这样的直流电源供应器一般是会出现在图1至图5所示的主要元件1中。
在射频标记24的某些实施例中，一只读存储器控制元件37提供一控制输入63至只读存储器26，使数据可以被写入只读存储器26。在射频标记24的某些实施例中，一定址(置入式)电路(addresscircuit)61将地址位(address bits)提供给控制器30，以供区别同一颗晶片上的多个标记。射频接口32与耦合元件34包含输入/输出(I/O)单元73，以与前文对图26所作叙述提及的射频通讯器40作电性通讯，来处理标记的信息。
射频标记24是经由耦合元件34来与图26所示的射频通讯器40进行通讯。耦合元件34通常为一天线，其阻抗可通过来自射频接口32的信号来作调整。只读存储器26通常为一次写入只读存储器(one-time programmable；OTP)，用来储存永久性的数据，像是一晶片辨识码(chip ID)。只读存储器26可为一电子式可程序只读存储器(electrically programmable ROM；EPROM)，可以用电性操作的方式写入数据。只读存储器26也可为一罩幕式只读存储器，其在制造过程中经由罩幕的布局存入信息。当只读存储器26为一电子式可程序元件时，控制输入(线)63上的一致能信号(enable signal)可使控制器30进行定址、并将信息存入只读存储器26，以将射频标记24初始化。电子式可抹除可程序只读存储器28为多次写入只读存储器(many-time programmable；MTP)，用来储存其他形式的数据(例如客户编号与该晶片功能性测试的结果)。在另一实施例中，电子式可抹除可程序只读存储器28的一部分可用以提供只读存储器26的功能，可在该部分电性写入各标记所具备的识别数据，作为保密的用途。上述识别数据一般包含标记识别码与一密码，用于依据一保密协定来与一通讯器通讯。
在图15、图16、图17中，图14中的只读存储器控制元件37以不同的实施例表示，而这些实施例跟以晶片制程形成于晶片上的标记的初始化方法相关。在图15中，只读存储器控制元件37具有二个输入线，连接与门81(AND gate)。当上述二个输入线接上电源时，与门81的条件就满足了，因此将一写入致能信号(writeenable signal)，透过控制输入(线)63，提供至只读存储器26。在图15中二个连接至与门81的输入线39x与39y是来自一晶片的接合垫(请参考图11)。在图16中，输入线39y是来自一晶片的接合垫(请参考图11)；而输入线62则来自图14所示的电源供应器36。在图17中，输入线39y是来自一晶片的接合垫(请参考图11)；输入线67则为一晶片的接地，其经由一反向输入(inverting input)连接至与门81。图15、图16、图17的只读存储器控制元件37包含具非反向输入或反向输入的与门，其他的逻辑门，例如具非反向输入或反向输入的与非门(NAND gate)，也可以使用。
当只读存储器26以前文对图15、图16、图17所作叙述中提及的方式或其他等效的方式启动时，图26的通讯器40或其等效装置就将初始化的信息传入只读存储器26中。当任一连接至与门81的输入线上的电源移除时，只读存储器26就真正成为且维持在“只读”状态，来执行标记的正常运作。
在图15、图16、图17图所示的各个实施例中，譬如说，在作晶圆的区分测试时，连接与门81的二条输入线就会被供电。在上述区分测试的过程中，此时晶片都还在晶圆上，是通过直流电的施加来一一选择晶片。当直流电施加于一特定的晶片以便进行区分测试时，该特定晶片的射频标记24亦接受了该直流电。随着射频标记24被施加直流电源，射频通讯器40可执行一初始化程序将标记辨识码写入射频标记24中，而未被施加电源的晶片的射频标记24则被跳过。随着晶圆上的每个晶片都被一一选中而进行区分测试，通过初始化程序的执行，标记辨识码及其他初始化数据就可以写入各个射频标记24中，直到所有的射频标记24都完成初始化为止。
一旦在初始化的过程中写入一标记辨识码后，通过此标记辨识码，该标记就可以被定址。一旦一标记用一标记辨识码进行初始化后，一般的通讯就可以开始进行，像是容许将其他信息(例如测试结果)，在对该晶片进行区分测试时，写入该标记的存储器内。一旦一晶片上的标记初始化后，初始化程序仍会重复进行地来初始化下一个晶片上的标记，直到所有的晶片与标记都已被施加过直流电、都被执行过区分测试、以及都被初始化了为止。
图18为一分解示意图。在图18中，用于一球栅阵列(ball gridarray；BGA)封装体的半导体晶片22是置于一球阵列晶片承载器92上，此半导体晶片22和图11所示的半导体晶片22大致上是一样的。半导体晶片22具有多个接合垫49，其位于围绕半导体晶片22周长(角落除外)的周边区中，包含有典型的接合垫491、492与493。四个射频标记241、242、243与244则置于半导体晶片22的角落；而主要核心111的电路则置于半导体晶片22的中央。球栅阵列封装为半导体业界所熟知的技术，且具有很多不同的变化。球阵列晶片承载器92具有多个承载器垫(carrier pad)48(图式中分为481、482与483)。承载器垫48围绕晶片粘着区的四周，用以与半导体晶片22上的接合垫49电性连接。在球阵列晶片承载器92的内部区域，多个导通垫(via pad)44是排成阵列。每个导通垫44是经由一贯穿孔(via)连接示于图18的球阵列晶片承载器92的一面与其另一面(请参考图19)。每个承载器垫48通过一导体线段连接至一不同的导通垫44，例如金属线段431就自承载器垫481连接至导通垫441。当封装体组装完成时，半导体晶片22的底面是置于导通垫44的区域之上。一回路天线418延伸、围绕球阵列晶片承载器92的周长，其经由馈线842与843分别连接至承载器垫482与483。
在图18所示的回路天线的实施例中，只使用一个连接到回路天线418的射频标记24(例如射频标记244)。如果使用偶极天线或其他架构的天线时，则可能会用到二个或更多个标记。射频标记244是连接至半导体晶片22上的接合垫492与493。当半导体晶片22组装于球阵列晶片承载器92上时，连接垫492与493会靠近承载器垫482与483，并通过焊线而电性分别连接至承载器垫482与483。透过这样的方式，射频标记244电性连接至回路天线418。
图19为一立体示意图，是显示一图18所示的球阵列晶片承载器92的底面的仰视图。球阵列晶片承载器92具有接触球体93(像是接触球体931)所组成的阵列。接触球体931连接至图18所示的导通垫441，因而连接至承载器垫481。当半导体晶片22组装于球阵列晶片承载器92上时，一焊线会将承载器垫481连接至晶片上的接合垫491。
图20是显示一球栅阵列封装体90，其是沿着图18的剖面线20S-20’S的剖面图，其具有图18所示已组装完成的的半导体晶片22与球阵列晶片承载器92。球栅阵列封装体90包含一绝缘性的粘着层46与一绝缘性的封胶材料94，其中粘着层46是将半导体晶片22粘着于球阵列晶片承载器92，而封胶材料94是用以封装球栅阵列封装体90。在图20中，半导体晶片22上的接合垫491与492是分别通过导体的焊线471与472，电性连接至承载器垫481与482；承载器垫481是通过金属线段431连接至导通垫441。导通垫441则通过贯穿球阵列晶片承载器92的贯穿孔451，从球阵列晶片承载器92的上表面连接至位于球阵列晶片承载器92下表面的接触球体931。
在一实施例中，球栅阵列封装体90包含一标记2519，用以储存在半导体制造阶段、在其他阶段、与在一连串的阶段中有用的晶片信息或其他信息。如图所示，标记2519是位于球栅阵列封装体90的顶部；而在其他实施例中，亦可将其置于球栅阵列封装体90之内或之上的任意部位，亦可加入一个以上的的标记于球栅阵列封装体90之内或之上的任意部位。图11所示的射频标记241、242、243与244与图20所示的标记2519可以同时存在于球栅阵列封装体90或是仅其中的一个或多个标记出现而已。在图18、图19与图20所示的实施例中，仅有单一的回路天线418连接至射频标记244；另外在其他实施例中，二或更多的标记亦可以具有天线，以增加标记的容量，或是当特定的标记出现异常或无法作动时，作为冗余标记之用。当使用多个标记时，标记具有不同的地址，而只有在标记被定址之后，其才可以运作。当多个标记在不同时间被定址时，就可避免标记运作时，彼此相互抵触的情形发生。当多个标记被同时定址时，可使用不同的天线频率或其他手段来避免相互干扰。
图21为图18、图19与图20的球栅阵列封装体90完成后的一立体示意图。完成后球栅阵列封装体90具有一回路天线418，围绕延伸于球阵列晶片承载器92的周长的周边区内。绝缘性的封胶材料94是将球栅阵列封装体90的半导体晶片22、焊线47与承载器垫48(请参考图20)封入其中，而未将回路天线418封入其中，以避免影响其天线性能。
图22为图18、图19与图20的球栅阵列封装体9022完成后的另一立体示意图。球栅阵列封装体9022具有二个偶极天线422。每个偶极天线具有一第一脚422-1与一第二脚422-2。每个偶极天线的每对脚沿着球阵列晶片承载器92的相邻的两边延伸。绝缘性的封胶材料94是将球栅阵列封装体9022的半导体晶片22、焊线47、与承载器垫48(请参考图20)封入其中，而未将偶极天线422封入其中，以避免影响其天线性能。在图22所示的一实施例中，已封装的半导体晶片22的设计类似于图11所示的半导体晶片22；然而在图22中仅使用射频标记241与244，二者均具有图22中偶极天线的第一脚422-1与第二脚422-2。而图22中偶极天线的第一脚422-1与第二脚422-2等同于图11所示的天线外脚49-1与天线内脚49-2。
图23为一局部切开的立体俯视示意图，是显示另一已完成的球栅阵列封装体9023，其与图18至图21所示的球栅阵列封装体的不同之处，在于接触球体93(请参考图24)在球阵列晶片承载器92上的分布面积较大。某些导通垫44(像是导通垫444与445)位于球阵列晶片承载器92的边缘与承载器垫48(像是承载器垫482、483、484)之间。回路天线423则延伸于位处球阵列晶片承载器92的边缘与导通垫44之间、围绕球阵列晶片承载器92的周长的周边区内。半导体晶片22包含一主要核心123，其被接合垫49所围绕。用以封装球栅阵列封装体9023的绝缘性的封胶材料94覆于导通垫44与回路天线423上，因此回路天线423是位于绝缘性的封胶材料94的内部而未曝露于水气或其他环境因子之下。绝缘性的封胶材料94是不会影响回路天线423的天线性能的优良介电质。
在图23中，回路天线423是连接至承载器垫483与484，承载器垫483与484则分别通过焊线473与474而连接至接合垫492与493，接合垫492与493则连接至射频标记244，射频标记244则是如同前文对图11所作叙述中提及的次要核心(射频核心)3之一。承载器垫482与483、焊线473与474、接合垫492与493、与输入线39y1、39y2(请参考图11)一起作为将天线连接至次要核心3(即是图23所示的射频标记244)的核心连接元件。
在图23中，天线423a为一晶片天线，其类似图1所示的天线41，并可用以代替天线423或与一起并用。
图24为一立体示意图，是显示图23所示的完成的球栅阵列封装体9023的底面的仰视图，其接触球体93是与介层连接物连接而后连接至图23的导通垫44。例如说，图24所示的接触球体934与935是分别连接至图23的导通垫444与445。
图25为一局部切开的立体俯视示意图，是显示另一种晶片承载器90’的俯视图。晶片承载器90’包含多个双列封装(dual in-line package；DIP)的引脚(lead)87，其连接至晶片承载器90’的内部，以与晶片承载器90’的内部的接触垫发生电性接触。封装引脚871与872及其他的引脚87是沿着晶片承载器90’的边缘排列。而封装引脚871与872分别内部连接至被封装的半导体晶片22附近的承载器垫483与484。在晶片承载器90’的中央切开部位是显示出部分的半导体晶片22。半导体晶片22包含一主要中心125，其被接合垫(例如接合垫493与494)所围绕。承载器垫483与484分别通过焊线475与476，电性连接至接合垫493与494，连接垫493与494则连接至次要核心(射频核心)325，所以射频通讯可经由回路天线425进行。
回路天线425位于围绕晶片承载器90’顶部周长的周边区内，形成一回路并连接于封装引脚871与872之间。回路天线425是经由晶片承载器90’边缘的馈线84而与封装引脚871与872连接。图25的局部切开处是显示封装引脚871与872连接至承载器垫483与484的情形。
在不同的实施例中，将天线连接至射频核心的核心连接元件包含不同的导体。上述导体是单独、或共同成为上述核心连接元件。譬如说，请参考前文对图25所作叙述，封装引脚871与872、馈线84、承载器垫483与484、焊线475与476、及接合垫493与494是单独、或共同定义为用以将天线425连接至第二(射频)中心325的核心连接元件。
在图25中，已封装的晶片承载器90’是具有至少一半导体晶片及内建的回路天线425于其上。回路天线425的矩形形状仅为一例，回路天线425的形状亦可以是圆形、正方形、六边形或八边形等足以有效地接收与传播电磁信号的形状。封装构件上的回路天线的导体可通过像印刷企业商标常用的印刷技术，使用银胶或其他导体来完成其建构。
虽然在图25中的晶片承载器90’是使用一回路天线，其他型式的天线，例如前述的偶极天线与折叠式的偶极天线也可以使用。又虽然图25是显示其天线是位于晶片承载器90’的外表面，在另一实施例中亦可将回路天线425封入封胶材料的内部。
在图26中，射频通讯器40(询问器、读取器、写入器)与射频标记24进行通讯，其中射频标记24已叙述于前文对图14所作的说明。射频通讯器40包含一射频单元43，用以与射频标记24进行无线通讯，而射频单元43是经由连结(link)57与处理器42进行通讯。射频标记24具有数个天线426，其可以是本说明书及图式中所提及的各种天线4中的任一种。处理器42包含一时钟区68与一存储器区69，控制信息自射频标记24传出、与将信息传入射频标记24。射频标记24则对处理器42经由射频单元43所下达的标记指令作出反应。处理器42储存并执行标记程序的程序，上述标记程序的程序通常使用一标记指令组(tag instruction set)，对射频标记24下达指令，对射频标记24作写入、读取与存取的动作。
在某些实施例中，处理器42是逻辑性地与射频单元43整合成一单件的装置；而在其他实施例中，射频单元43与处理器42是相互独立的元件，而通过有线或无线式的连结57互相连接。当射频单元43与处理器42是相互独立的元件时，二者之间的连接通常是使用无线的WiFi 802.11 a/b/g的标准，但亦可以使用其他便利的通讯连结方式。
在图26中，一本地端的装置51可以有不同的实施方式。例如本地端的处理装置52包含有用于制程步骤中，在一个阶段(stage)所执行的自动化装置。因为一连串的阶段(a chain of stages)中的每个阶段会执行不同功能，本地端的处理装置52会因每个阶段不同而改变，以符合各个特定阶段的需求。在一实施例中，本地端的处理装置52是经由一连结54连接到一路由器(router)53，以使本地端的处理装置52得以和整个系统通讯。阶段计算机(stagecomputer)4726为非必要、选择性的配备，一般搭配有传统的硬件元件，例如本地端存储器82、屏幕、键盘、接口以及通讯连接，而这些传统的硬件元件可经由一连结59而控制本地端的处理装置52或与其合作。本地端存储器82可用于拷贝存放储存于射频标记24内的信息。阶段计算机4726是经由连结59而连接至本地端的处理装置52，并经由一连结58而连接至路由器53。路由器53则与处理器42、网络4626、阶段计算机4726、还有本地端的处理装置52相互连接。一连结4426则将路由器53连接至网络4626，而网络4626则又连接到有管理存储器83的一管理计算机41。网络4626通常包含有连透过因特网(internet)的一连接。本地端的处理装置52是选择性地(optionally)具有一直接连结58而连接至处理器42，用以将用于控制或其他操作的制程状态以信号通知处理器42。
对本发明所属技术领域的普通技术人员而言，可将图26所显示的本地端的装置51的系统结构，作出许多简单明显的变更。譬如说，依据目前已知的应用，所有的连结54、55、56、57、58与59可为有线式或无线式，当其为无线式的连接时，可以使用一般的无线WiFi 802.11a/b/g的标准，但亦可以使用其他便利的通讯连结。图14是显示一典型的射频标记24的功能方块图。
图27是显示另一种封装结构9027的俯视图。封装结构9027包含多个双列封装的引脚87，其连接至封装结构9027的内部，以与封装结构9027的内部接触垫产生电性接触。封装引脚871与872及其他的引脚87是沿着封装结构9027的边缘排列，且引脚87止于一晶片1027的附近。晶片1027包含多个接合垫49，其中的连接垫493与494是用以与天线427连接。除了封装引脚871与872之外，引脚87的末端是通过焊线47电性连接至接合垫49；接合垫493与494则连接至次要核心(射频核心)327，经由天线427进行射频通讯。晶片1027可以包含另一次要核心327-1，但图27所示的实施例并未使用另一次要核心327-1。如前文对图11所作叙述，亦可加入类似天线427的一额外的天线，连接至另一中心区327-1，以进行射频通讯。
天线427为一偶极天线，其位于围绕封装结构9027的部分周长的周边区中，且位于封装结构9027的平面的上方。封装结构9027的平面包含引脚87与晶片1027。天线427是以一或多条焊线所形成，自接合垫493经承载器垫57-1、承载器垫58-1、承载器垫56-1、承载器垫56-2、承载器垫58-2与承载器垫57-2，电性串联至接合垫494。位于封装结构9027的周边区中的承载器垫5(如承载器垫57-1、58-1、56-1、56-2、58-2与57-2)被定义为“第一承载器垫”；承载器垫5位于封装结构9027的边缘附近，作为天线427的机械性支撑点。天线427与焊线延伸于晶片1027、其他的承载器垫5、与接合垫49的平面上方，所以并不会接触到其下方除了承载器垫5(第一承载器垫)之外的任何的导体。承载器垫5(第一承载器垫)是作为天线连接与支撑，所以接触是必要的。
每个接合垫493与494均电性连接至次要(射频)核心327。承载器垫58-1与58-2为调谐区段(tuning section)，用以调整天线427的共振反应值(reactance value)与调整天线427的电性。
图28是显示一封装结构9028的俯视图。封装结构9028包含多个双列封装的引脚87，其连接至封装结构9028的内部，以与封装结构9028的内部接触垫产生电性接触。封装引脚871与872及其他的引脚87是沿着封装结构9028的边缘排列，且引脚87止于一晶片1028的附近。晶片1028包含数个接合垫49，其中的连接垫493与494是用以与天线428连接。除了封装引脚871与872之外，引脚87的末端是通过焊线47电性连接至接合垫49；接合垫493与494则连接至次要核心(射频核心)328，与天线428一起进行射频通讯。晶片1028也可包含另一次要核心328-1，但图28所示的实施例并未使用另一次要核心328-1。例如前文对图11所作叙述，亦可加入类似天线428的一额外的天线，连接至另一次要核心328-1，以进行射频通讯。
天线428为一回路天线，位于围绕封装结构9028的周长的周边区中，且位于封装结构9028的平面的上方。封装结构9028的平面包含引脚87与晶片1028。天线428是以一或多条焊线所形成，这些焊线自接合垫493，经承载器垫56-1、承载器垫56-4、承载器垫56-3、与承载器垫56-2，电性串联至接合垫494。位于封装结构9028的周边区中的承载器垫5(如承载器垫56-1、56-4、56-3、与56-2)定义为“第一承载器垫”；承载器垫5位于封装结构9028的角落，以作为回路天线428的机械性支撑点。天线428与焊线延伸于晶片1028、其他的承载器垫5、与接合垫49的平面上方，并不会接触到其下方除了承载器垫5(第一承载器垫)之外的任何导体。承载器垫5(第一承载器垫)是作为天线428连接与支撑，所以接触是必要的。每个接合垫493与494均电性连接至次要(射频)核心328。
图29为图28所示的封装结构9028的立体俯视示意图。封装结构9028包含多个双列封装的引脚87，其连接至封装结构9028的内部，以与封装结构9028的内部接触垫发生电性接触。封装引脚871与872及其他的引脚87是沿着封装结构9028的边缘排列，且引脚87止于一晶片1028的附近。晶片1028包含数个接合垫49，其中的接合垫493与494是用以与天线428连接。除了封装引脚871与872之外，引脚87的末端是通过焊线47电性连接至接合垫49。接合垫493与494则连接至次要核心(射频核心)328，与天线428一起进行射频通讯。
天线428为一回路天线，其位于围绕封装结构9028的周长的周边区中，且位于封装结构9028的平面的上方。封装结构9028的平面包含引脚87与晶片1028。天线428是以一或多条焊线所形成，这些焊线自接合垫493，经承载器垫56-1、承载器垫56-4、承载器垫56-3、与承载器垫56-2，电性串联至接合垫494。每个接合垫493与494均电性连接至次要(射频)核心328。天线428与“第一承载器垫”之间的焊线，延伸于晶片1028、其他的承载器垫5与接合垫49的平面上方，并不会接触到其下方除了承载器垫5(第一承载器垫)之外的任何导体。承载器垫5(第一承载器垫)是作为天线428连接与支撑，所以接触是必要的。
请参考图29所示的分解示意图，其中一部分的绝缘性封胶材料9429是显示于天线428的上方及封装结构9028的其他部分的上方，而绝缘性封胶材料9429是用来将具有天线428的封装结构9028封入其中。完全组装完成后，绝缘性封胶材料9429就完全覆盖接合垫493与494、承载器垫56-1、56-4、56-3、与56-2、晶片1028、以及天线428，因此天线428与其他组件不会曝露于水气或其他环境因子中。绝缘性的封胶材料9429是不会影响天线428的天线性能的优良介电质。
图30为一立体的俯视示意图，是显示一类似于图23的球栅阵列封装的封装结构9030。有些导通垫44是位于球阵列晶片承载器92的边缘与承载器垫48(如承载器垫482、483)之间。回路天线430位于围绕球阵列晶片承载器92的周长的周边区中，且由延伸于封装结构9030的球阵列晶片承载器92的上平面的上方的焊线所形成。上述上平面包含半导体晶片22与球阵列晶片承载器92的上表面。天线430是以一或多条焊线所形成，这些焊线自承载器垫483，经承载器垫56-3、承载器垫56-4、承载器垫56-1、承载器垫56-2与承载器垫56-5，电性串联至承载器垫482。承载器垫5包含有承载器垫56-3、56-4、56-1、56-2、与56-5，是位于封装结构9030的周边区中，且被定义为“第一承载器垫”。而位于接合垫49附近区域的承载器垫48(如承载器垫482、483)则被定义为“第二承载器垫”。承载器垫482、483分别通过焊线472与473，连接至接合垫492与493。每个接合垫492与493均电性连接至射频标记(次要核心)244。天线430的焊线延伸于其他的承载器垫5与48、接合垫49、与半导体晶片22的平面上方，并不会接触到其下方除了承载器垫5与48之外任何的导体。承载器垫5与48是作为天线430连接与支撑，所以接触是必要的。
封装结构9030通常亦包含一绝缘性封胶材料(未绘示)，类似于图23所示的绝缘性封胶材料94，用以将整个球阵列晶片承载器92封入其中。完全组装完成后，上述绝缘性封胶材料就完全覆盖承载器垫484、56-3、56-4、56-1、56-2、56-5、与483以及天线430，因此天线430与其他组件不会曝露于水气或其他环境因子中。上述绝缘性的封胶材料是不会影响天线430的天线性能的优良介电质。
图31为一立体的俯视示意图，是显示类似于图30的球栅阵列封装的另一封装结构9031。导通垫44是位于球阵列晶片承载器92的边缘与承载器垫48之间。回路天线431延伸于围绕球阵列晶片承载器92的周长的周边区中，且由延伸于封装结构9031的平面的上方的焊线所形成。封装结构9031的平面包含半导体晶片22与球阵列晶片承载器92的上表面。回路天线431是以一或多条焊线所形成，这些焊线自接合垫493，经承载器垫56-3、承载器垫56-4、承载器垫56-1、承载器垫56-2与承载器垫56-5，电性串联至接合垫492。承载器垫5(如承载器垫56-3、56-4、56-1、56-2与56-5)是位于封装结构9031的周边区中，而被定义为“第一承载器垫”；而位于接合垫49附近区域的承载器垫48则被定义为“第二承载器垫”。每个接合垫492与493均电性连接至射频标记(次要核心)244。天线431与焊线延伸于承载器垫5与接合垫49、及半导体晶片22的平面之上方，并不会接触到其下方除了承载器垫5与接合垫49之外任何的导体。承载器垫5与接合垫49是作为天线431连接与支撑，所以接触是必要的。
封装结构9031通常亦包含一绝缘性封胶材料(未绘示)，类似于图23所示的绝缘性封胶材料94，用以将整个球阵列晶片承载器92封入其中。完全组装完成后，上述绝缘性封胶材料就完全覆盖承载器垫5与48、以及回路天线431，因此回路天线431与其他组件不会曝露于水气或其他环境因子中。上述绝缘性的封胶材料是不会影响回路天线431的天线性能的优良介电质。
图32为一立体的俯视示意图，是显示一简化的晶片承载器9232，其适用于一射频功能。晶片承载器9232具有一半导体晶片2232，其包含一射频核心332，成为一射频元件132的一部分。射频核心332是占据晶片承载器9232的一中央区域。多个接合垫491、492与493是位于半导体晶片2232上，并电性连接至射频核心332。晶片承载器9232具有多个承载器垫5，其位于封装结构9032的的周边区域内，其中承载器垫5包含承载器垫56-3、56-4、56-1、56-2与56-5。天线432是以一或多条焊线所形成，自接合垫493经承载器垫56-3、承载器垫56-4、承载器垫56-1、承载器垫56-2、与承载器垫56-5，电性串联至接合垫492。天线432连接至承载器垫5，并连接至接合垫492与493，来达到电性连接至射频核心332的目的。天线432延伸围绕于晶片承载器9232的周长的周边区内，是由延伸于晶片承载器9232上方的焊线所形成。天线432与焊线延伸于承载器垫5与半导体晶片2232的平面上方，所以并不会接触到其下方任何除了承载器垫5与接合垫49之外的导体。承载器垫5与接合垫49是作为天线432连接与支撑，所以接触是必要的。
可视需求(非必要性地)在天线432的焊线上预先覆盖一绝缘性覆盖物(例如具有优良的电绝缘性的薄膜)，以避免上述焊线与其他导体、或彼此之间发生不希望得到的短路。防止短路的绝缘性区段432-1是位于接合垫493与承载器垫56-3之间的天线432的区段上，用来例示前述绝缘性覆盖物的概念。在一实施例中，绝缘性区段432-1是包覆接合垫493与承载器垫56-3之间整段长度的天线，同样亦可用一样的绝缘性覆盖物包覆其他区段的天线432。在制程中，焊线需要作连接的区域上的绝缘性覆盖物会被贯穿(break through)。其贯穿是在焊线制程中，可通过焊线机台的焊线端所施加的音波(acoustic wave)及/或局部热处理而达成。这样就可形成天线432与接合垫49之间良好的电性连接。亦可以视需求(非必要性地)在对上述焊线的其他区域上的绝缘性覆盖物(例如天线432接触承载器垫5之处)施以前述的贯穿技术。因为上述焊线上的绝缘性覆盖物为优良的绝缘体，所以不会损害天线432的天线性能。
在图32中，封装结构9032通常亦包含一绝缘性封胶材料(未绘示)，类似于图23所示的绝缘性封胶材料94，用以将整个晶片承载器9232封入其中。完全组装完成后，上述绝缘性封胶材料就完全覆盖半导体晶片2232、承载器垫5以及天线432，因此天线432与其他组件不会曝露于水气或其他环境因子中。上述绝缘性的封胶材料是不会影响天线432的天线性能的优良介电质。
图33为一立体的俯视示意图，是显示另一简化的晶片承载器9233，其特别适用于一射频功能。晶片承载器9233具有一半导体晶片2233，其包含一射频核心333，成为一射频元件133的一部分。射频核心333是占据晶片承载器9233的一角落区域。多个接合垫491、492与493是位于半导体晶片2233上，并电性连接至射频核心333。晶片承载器9233具有多个承载器垫5(包含承载器垫56-4、56-1与56-2)，其位于封装结构9033的的周边区域内。回路天线433是以一或多条焊线所形成，自接合垫493，经承载器垫56-4、承载器垫56-1与承载器垫56-2，电性串联至接合垫492。回路天线433是经由承载器垫5，将接合垫中的接合垫492与493连接起来，并电性连接至射频核心333。天线433延伸围绕晶片承载器9233的周长的周边区内，由延伸于晶片承载器9233上方的焊线所形成。天线433与焊线延伸于其他的承载器垫5与半导体晶片2233的平面上方，并不会接触到其下方除了承载器垫5与接合垫49之外任何的导体。虽然图33所示的例子中的天线433只有一圈，亦可以通过增加承载器垫5的数量来增加天线433的圈数，所增加的承载器垫5较好为围绕在晶片承载器9233的周边。围绕着晶片承载器9233的周边所多增加的承载器垫5可提供对天线433的绕线的控制手段，以得到更好的天线性能。可视需求(非必要性地)在天线433的焊线上预先覆盖一绝缘性覆盖物(例如具有优良的电绝缘性的薄膜)，而上述绝缘性覆盖物，可视需求(非必要性地)将需要作连接的区域上的绝缘性覆盖物，以前文对图32所作叙述中提及的技术作贯穿。
虽然图33所示的实施例中的天线433为一回路天线，其亦可以是其他型式的天线。在另一实施例中，一曲折型天线433a是自接合垫492a与493a连接至承载器垫56-6a与56-7a。曲折型天线433a，以不规则的方式，自承载器垫56-6a游走至承载器垫56-7a。对于辐射频率为900MHz附近的辐射频率的情况下，曲折型天线433a的电长度(electrical length)可达λ或λ以上。
封装结构9033通常亦包含一绝缘性封胶材料(未绘示)，类似于图23所示的绝缘性封胶材料94，用以将整个晶片承载器9233封入其中。完全组装完成后，上述绝缘性封胶材料就完全覆盖半导体晶片2233、承载器垫5以及天线433，因此天线433与其他组件不会曝露于水气或其他环境因子中。上述绝缘性的封胶材料是不会影响天线433的天线性能的优良介电质。
虽然第32与33所示例子中是使用回路天线，但本发明所属技术领域普通技术人员，可在不脱离本发明的精神和范围内，通过适当地调整承载器垫5与焊线的排列，而使用其他种类的天线(例如偶极天线、折叠式偶极天线与其他种类的天线)。
在前述各种实施例中，具有一晶片承载器的每个封装体，都可依据晶片的功能与封装形式(如双列封装、球栅阵列封装、或其他型式的封装)，而具有不同的形状与大小。通常上述实施例中的晶片承载器的基材可以是塑胶、陶瓷、纸或其他具有优良绝缘性质的优良绝缘体，并可对晶片提供机械性的支持。上述晶片承载器的基材的典型尺寸通常为每边1～10cm，基材的形状通常为正方形或矩形。
前述各种实施例中所叙述的天线所使用的材料是具有高传导性(导电性)，并可使用半导体业界所已知的技术来形成。一般的形成技术天线的技术包含焊线与印刷技术：上述焊线技术是使用焊线机台，而上述印刷技术则包含光学、接触或其他印刷技术。焊线技术，举例来说，通常是使用金属材料，例如铝、金、银、铜、铁、镍、铂、钽及其合金(例如镍铁合金与金铂合金)。将高传导性(导电性)的材料用于天线，有助于增加(Rr/Ro)的值(其中Rr为辐射电阻、Ro为欧姆电阻)，而有助于得到更佳的天线性能。
前述各种实施例中所叙述的天线为回路天线或偶极天线，但是这些实施例仅用于例示。而在其他的实施例中亦可使用先前所提过的任何小型天线、或具有晶片、晶片承载器、或封装体可容纳下的几何形状的小型天线。
在本发明的各种实施例中，接触垫是用以形成电性连接，且被定义成不同的名词。例如在图1中，连接元件11、12、13与14是用以形成电性连接的接触垫。例如在图11中，接合垫49是用以形成电性连接的接触垫。例如在图18、图20、图23与图25中，承载器垫48与接合垫49是用以形成电性连接的接触垫。
在本发明的各种实施例中，用以与封装体形成电性连接的封装连接元件被定义成不同的名词。例如在前文对图18、图19、图20与图24所作叙述中，接触球体93即为前述的封装连接元件。例如在前文对图25所作叙述中，引脚87即为前述的封装连接元件。
在前述某些实施例中，在封装构件上的天线并未被封入而曝露出来，因此封胶材料不会影响天线的性能。在需要保护天线，以避免其受到水气或其他环境因子侵害时，天线就被封入封胶材料中。在上述将天线封入封胶材料的实施例中，当封胶材料为优良的绝缘物时，其所构成的封胶体便不会干扰到射频信号的接收与传送。前述射频信号穿透优良的绝缘物的情形，可通过以下所述的电磁波的集肤深度(skin depth，或称“穿透深度”；penetration depth)的理论就可以清楚地了解。
一电磁波穿透一优良的绝缘物的穿透深度6，可表示于下式：
δ＝(2/ωμσ)1/2
其中ω＝辐射频率＝2пf(次/秒)；
    μ＝导磁系数(magnetic permeability)(亨利/公尺；henrys/meter)；
    σ＝电导率(conductivity)(mhos/公尺)。
对优良的绝缘体而言，其电导率σ会非常小而趋近于零，此时穿透深度6就会非常大而趋近于无限大。一般而言，以优良的绝缘物所制成的封胶材料而言，电磁波对其的穿透深度δ会远大于其本身的厚度。因此搭载射频通信信号的电磁波是能够穿透封胶材料，而能够以和未将天线封入封胶材料的情形下的相同强度，与天线交互作用。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
1：半导体主要元件
10：主要元件核心
11、12、13、14：连接元件
111、123、125、130、131：主要核心
132、133：射频元件
2：次要的射频元件
3、325、327、328、332、333：次要核心
327-1、328-1：另一中心区
41：天线
42：双圈式回路天线
42-1：外圈回路
42-2：内圈回路
43：偶极天线
43-1：第一脚
43-2：第二脚
44：偶极天线
44-1：第一脚
44-2：第二脚
45：偶极天线
45-0：外脚
45-1：第一内脚
45-2：第二内脚
47-1、47-1s、47-1t、：天线外圈
47-2、47-2s、47-2t：天线内圈
47-3、47-4：交叉连接物
49-1、49-2：天线外脚
418：回路天线
422-1：第一脚
422-2：第二脚
423、425、431：回路天线
423a、426、427、428、430、432、433：天线
432-1：绝缘性区段
433a：曲折型天线
4c：交叉连接部
5：承载器垫
51、52：连接片
53-1、53-2、55-1、55-2：接合垫
54-1、54-2：终端T型板
56-1、56-2、56-3、56-4、56-5、56-6a、56-7a、57-1、57-2、58-1、58-2：承载器垫
10、22、2233、2232：半导体晶片
1027、1028：晶片
24、241、242、243、244：射频标记
2519：标记
26：只读存储器
28：电流可抹除可程序只读存储器
29：存储器
30：控制器
32：射频接口
34：耦合元件
36：电源供应器
37：只读存储器控制元件
39：输入元件
39v：介层连接物
39x、39x1、39y、39y1：输入线
40：通讯器
41：管理计算机
42：处理器
43：射频单元
431：金属线段
44、441、444、445：导通垫
4426：连接元件
451：介层连接物
46：粘着层
4626：网络
47、471、472、473、474、475、476：焊线
4726：阶段计算机
48、481、482、483、484：承载器垫
49：接合垫
491、492、492a、493、493a、494：接合垫
51：本地端的装置
52：本地端的处理装置
53：路由器
54、55、56、57、59：连结
58：直接连结
61：定址电路
62：输入元件
6214：输出元件
63：控制输入
65：绝缘层
66：导体层
67：输入元件
67v1、67v2：介层连接物
68：时钟区
69：存储器区
73：输入/输出单元
81：门
82：本地端存储器
83：管理存储器
84、842、843、845、846：馈线
85：密封环区
86：绝缘层
87：引脚
871、872：封装引脚
88-1、88-2：接合垫
89：介电层
891：层间介电层
892、893、894、895、896、897：金属间介电层
90、9022、9023：球栅阵列封装体
9027、9028、9030、9031、9032、9033：封装结构
90’：晶片承载器
91：硅基底
92：球阵列晶片承载器
9232、9233：晶片承载器
93、931、932、933、934、935：接触球体
94、9429：封胶材料
95：导体层
951、952、953、954、955、956：层状物
96v：第一电极
96v1：电极
96v2：第二电极
97：保护层
98、99、983-4：介层连接物
AMP：放大器区
BAND_GAP_&_MIS：带隙区
CLOCK：时钟区
Dx，y，Dx，y1、Dx1，y、Dx1，y1：标记辨别记号
DIGITAL：数字区
F9：交叉区
LED_DRIVER：发光二极管驱动器
PLL：相位闭锁回路区
TPRX：接收输入区
TPTX：发送输出区

Claims (57)

1.一种半导体装置，其特征在于，包含：
一半导体主要元件，用以执行一主要的功能；以及
一半导体次要元件，用以执行一射频通讯的功能，该半导体主要元件位于该装置的一主要区，该半导体次要元件具有一次要核心，位于该装置的一次要区，该次要区小于该主要区。
2.根据权利要求1所述的半导体装置，其特征在于，该半导体主要元件与该半导体次要元件的形成是使用相同的制程。
3.根据权利要求1所述的半导体装置，其特征在于，该半导体主要元件具有一主要核心与多个接触垫，该主要核心位于该装置的一中央区，该接触垫位于该装置的一周边区，而该半导体次要元件具有一天线，其位于该装置的边缘与该接触垫之间。
4.根据权利要求1所述的半导体装置，其特征在于，该半导体主要元件具有一主要核心、多个接触垫与至少一密封环，该主要核心位于该装置的一中央区，该接触垫位于该装置的一周边区，该密封环位于该装置的该周边区，而该半导体次要元件具有一天线，其位于该装置的该周边区。
5.根据权利要求1所述的半导体装置，其特征在于，该半导体主要元件具有一主要核心，该主要核心位于该装置的一中央区，该次要核心则位于该装置的一周边区，而该半导体次要元件具有一天线，其位于该装置的该周边区。
6.根据权利要求1所述的半导体装置，其特征在于，该半导体次要元件具有一天线，其位于该装置的该周边区。
7.根据权利要求6所述的半导体装置，其特征在于，该天线为一回路天线、一偶极天线、一折叠式偶极天线或一混合式天线。
8.根据权利要求6所述的半导体装置，其特征在于，该天线包含多个区段，其中至少一个区段为调谐区段，用来调整该天线的电气性质。
9.根据权利要求8所述的半导体装置，其特征在于，该调谐区段为一导体垫，连接至该区段中的另一区段，其中该导体垫的尺寸与该另一区段的尺寸不同。
10.根据权利要求9所述的半导体装置，其特征在于，该导体垫的尺寸大于该另一区段的尺寸。
11.根据权利要求8所述的半导体装置，其特征在于，该调谐区段为一交错形的图形。
12.根据权利要求8所述的半导体装置，其特征在于，该调谐区段为一T字型板。
13.根据权利要求8所述的半导体装置，其特征在于，该调谐区段是形成于一层状物，与其它该区段为不同的层别。
14.根据权利要求1所述的半导体装置，其特征在于，该半导体次要元件包含一天线，用以在具有一波长λ的一频率下操作，该天线的电长度大于λ/32。
15.根据权利要求1所述的半导体装置，其特征在于，该半导体次要元件包含多个层状物，并包含一天线形成于该层状物中位置偏外的一层。
16.根据权利要求1所述的半导体装置，其特征在于，该半导体次要元件包含多个层状物，并包含一天线，以该层状物中位置偏内的至少一层形成。
17.根据权利要求1所述的半导体装置，其特征在于，更包含：
多个层状物，用以形成该半导体主要元件与该半导体次要元件，包含一基底层、多个导体层、多个介电层与多个介层连接物，该介层导体贯穿该介电层而使该导体层相互连接；
至少一密封环，是由该导体层中的数层与该介层连接物中的数个所形成；
一绝缘层置于该基底层与该介层连接物之间，以电性隔离该基底层与该至少一密封环；以及
一天线，是由该至少一密封环的至少其中之一所形成。
18.根据权利要求17所述的半导体装置，其特征在于，该至少一密封环更包含一第一密封环与一第二密封环，该第一密封环与该第二密封环是电性隔离于一天线区中，并围绕该主要区的周边，且并在一交叉区中通过至少一交叉连接物电性连接该次要核心。
19.根据权利要求18所述的半导体装置，其特征在于，该第一密封环与该第二密封环是通过该交叉连接物中至少其中之一而串连，而成为一双圈式的回路天线。
20.根据权利要求17所述的半导体装置，其特征在于，该至少一密封环更包含一内密封环与一外密封环，该第一密封环与该第二密封环是电性隔离于一天线区中，并围绕该主要区的周边，且并在一交叉区中通过至少一交叉连接物电性连接该次要核心，而该交叉连接物包含：
一第一交叉导体，由一第一组的数个该导体层、数个该介电层、以及数个该介层连接物所构成，该第一组中的该介层连接物具有数个第一介层窗；以及
一第二交叉导体，由一第二组的数个该导体层、数个该介电层、以及数个该介层连接物所构成，该第二组中的该介层连接物具有数个第二介层窗；其中
该第一交叉导体与该第二交叉导体是通过一介电区所分离，该介电区不具有任何的该介层连接物，以电性隔离该第一交叉导体与该第二交叉导体。
21.根据权利要求1所述的半导体装置，其特征在于，该半导体次要元件为用以追踪信息的标记。
22.根据权利要求1所述的半导体装置，其特征在于，该装置包含多个次要元件，其中，每一次要元件为用以追踪信息的一标记。
23.根据权利要求1所述的半导体装置，其特征在于，该半导体主要元件与该半导体次要元件是为一封装体所封装。
24.根据权利要求23所述的半导体装置，其特征在于，该半导体次要元件包含一天线固定于该封装体的一表面上。
25.根据权利要求23所述的半导体装置，其特征在于，该封装体为球栅阵列封装。
26.一种半导体装置，其特征在于，包含：
一半导体晶片，具有：
一主要元件，用以执行一主要的功能，该主要元件具有多个接合垫；及
一次要元件，用以执行一射频通讯的功能，其中，该主要元件位于该半导体晶片的一主要区，该次要元件具有一次要核心，该次要核心位于该半导体晶片的一次要区，该次要区小于该主要区；以及
一晶片承载器，用以承载该半导体晶片，该承载器具有多个承载器垫，电性连接该接合垫。
27.根据权利要求26所述的半导体装置，其特征在于，该次要元件具有一天线，其位于该半导体晶片的边缘与该接合垫之间。
28.根据权利要求26所述的半导体装置，其特征在于，该次要元件具有一天线，其位于该晶片承载器的边缘与该承载器垫之间。
29.根据权利要求26所述的半导体装置，其特征在于，该次要元件具有一天线，其贴附于该晶片承载器上，并经由多个核心连接元件电性连接至该次要核心。
30.根据权利要求29所述的半导体装置，其特征在于，该核心连接元件包含一焊线，其位于一承载器垫与一接合垫之间。
31.根据权利要求29所述的半导体装置，其特征在于，该天线包含至少一焊线，且该核心连接元件包含多个接合垫。
32.根据权利要求26所述的半导体装置，其特征在于，该半导体晶片包含数个次要元件，且每一该次要元件为一标记，每一标记具有一定址电路，提供一独特的地址，以与其他的该标记有所区别。
33.根据权利要求26所述的半导体装置，其特征在于，该次要元件为一标记，并包含一电路与一逻辑门，该电路是用以储存辨识信息于该标记中，该逻辑门是逻辑性地致能该标记。
34.根据权利要求26所述的半导体装置，其特征在于，该次要元件为一标记，并包含：
一天线；
一射频接口，在射频频率与数据处理频率之间传送信号；
一存储器，用以储存数据；
一逻辑控制器，用以控制数据的存取与通讯的运作；以及
一电源供应器，作为该次要元件的电源。
35.根据权利要求34所述的半导体装置，其特征在于，该电源供应器是将由一外部的射频通讯器所接收到的射频信号转换为能量后，供应电源至该次要元件。
36.根据权利要求34所述的半导体装置，其特征在于，该存储器包含一只读存储器与一电子式可抹除可程序只读存储器，该只读存储器是用以储存该标记的辨识信息。
37.根据权利要求36所述的半导体装置，其特征在于，该标记包含一只读存储器控制器，用以初始化该只读存储器。
38.根据权利要求26所述的半导体装置，其特征在于，该次要元件为一标记，其逻辑性地独立于该主要元件之外。
39.根据权利要求26所述的半导体装置，其特征在于，该次要元件为一标记，其逻辑性地与该主要元件相整合。
40.根据权利要求26所述的半导体装置，其特征在于，该晶片承载器包含一封胶材料，而该次要元件包含一天线于该封胶材料的一表面上。
41.根据权利要求26所述的半导体装置，其特征在于，该晶片承载器包含一封胶材料，而该次要元件包含一天线，该天线嵌于该封胶材料中。
42.一种半导体装置，其特征在于，包含：
一半导体晶片，具有：
一射频元件，用以执行射频通讯功能，该射频元件具有一射频核心，该位于该半导体晶片的一区；及
多个接合垫，其中二个接合垫电性连接于该射频核心；
一晶片承载器，用以承载该半导体晶片，该承载器具有多个承载器垫，其中二个承载器垫电性连接该二个接合垫；以及
一天线，连接于该承载器垫，并电性连接于该接合垫与该射频核心。
43.根据权利要求42所述的半导体装置，其特征在于，该承载器垫包含多个第一承载器垫于该晶片承载器的一周边区，而该天线是以连接于该第一承载器垫之间的一焊线所形成，且该焊线延伸于该第一承载器垫与该半导体晶片所构成的一平面之上。
44.根据权利要求43所述的半导体装置，其特征在于，该第一承载器垫是位于该晶片承载器的角落的附近，且该天线为一回路天线。
45.根据权利要求43所述的半导体装置，其特征在于，该第一承载器垫是位于该晶片承载器的边缘的附近，且该天线为一偶极天线。
46.根据权利要求43所述的半导体装置，其特征在于，该晶片承载器为一球栅阵列的晶片承载器。
47.根据权利要求43所述的半导体装置，其特征在于，该晶片承载器包含一封胶材料，且该半导体晶片与该天线是封于该封胶材料中。
48.根据权利要求43所述的半导体装置，其特征在于，该晶片承载器包含多个第二承载器垫邻近该半导体晶片，而该天线是以连接于该第一承载器垫之间的一焊线所形成，且该焊线电性串联该第一承载器垫、该第二承载器垫、与该接合垫，以电性连接至该射频核心。
49.根据权利要求48所述的半导体装置，其特征在于，做为该天线的该焊线延伸于该第一承载器垫与该半导体晶片所构成的一平面之上。
50.根据权利要求49所述的半导体装置，其特征在于，该第一承载器垫位于该晶片承载器的角落，且该天线为一回路天线。
51.根据权利要求49所述的半导体装置，其特征在于，该第一承载器垫是位于该晶片承载器的侧缘的附近，且该天线为一偶极天线。
52.根据权利要求49所述的半导体装置，其特征在于，该晶片承载器为一球栅阵列的晶片承载器。
53.根据权利要求42所述的半导体装置，其特征在于，该晶片承载器包含一封胶材料，且该半导体晶片与该天线是封于该封胶材料中。
54.根据权利要求42所述的半导体装置，其特征在于，该射频元件是在具有一波长λ的一频率下操作，该天线的电长度为λ/16至λ。
55.根据权利要求42所述的半导体装置，其特征在于，该天线包含有连接至该接合垫的一焊线，且该焊线具有绝缘性覆盖物。
56.根据权利要求42所述的半导体装置，其特征在于，该天线为金属，择自以铝、金、银、铜、铁、镍、铂、钽及上述的合金所组成的族群。
57.根据权利要求42所述的半导体装置，其特征在于，该晶片承载器包含一绝缘性的底材，包含塑胶、陶瓷或纸。
CNA2006100959485A 2005-06-20 2006-06-20 半导体装置 Pending CN1885544A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/157,300 2005-06-20
US11/157,300 US7607586B2 (en) 2005-03-28 2005-06-20 Semiconductor structure with RF element

Publications (1)

Publication Number Publication Date
CN1885544A true CN1885544A (zh) 2006-12-27

Family

ID=37583611

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100959485A Pending CN1885544A (zh) 2005-06-20 2006-06-20 半导体装置

Country Status (4)

Country Link
US (2) US7607586B2 (zh)
CN (1) CN1885544A (zh)
TW (1) TWI316686B (zh)
WO (1) WO2007001976A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224590B (zh) * 2008-11-25 2014-06-04 高通股份有限公司 集成于半导体芯片中的天线
CN104253310A (zh) * 2013-06-28 2014-12-31 华为技术有限公司 多天线系统及移动终端

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
KR20100100993A (ko) * 2005-06-28 2010-09-15 후지쯔 가부시끼가이샤 무선 주파수 식별 태그
US20070229264A1 (en) * 2005-11-14 2007-10-04 Ronald Eveland Software method and system for encapsulation of RFID data into a standardized globally routable format
US20070262866A1 (en) * 2005-11-14 2007-11-15 Ronald Eveland Multi-Dimensional Broadband Track and Trace Sensor Radio Frequency Identification Device
US20070115130A1 (en) * 2005-11-14 2007-05-24 Ronald Eveland Multi-dimensional, broadband track and trace sensor radio frequency identification device
US7518221B2 (en) * 2006-01-26 2009-04-14 International Business Machines Corporation Apparatus and methods for packaging integrated circuit chips with antennas formed from package lead wires
US7589419B2 (en) * 2006-08-07 2009-09-15 Rcd Technology, Inc. Side connectors for RFID chip
US7893459B2 (en) 2007-04-10 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structures with reduced moisture-induced reliability degradation
US7538346B2 (en) * 2007-05-29 2009-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
FR2923324B1 (fr) * 2007-11-05 2010-09-10 Commissariat Energie Atomique Antenne inductive large bande pour systemes de communication sans contact
JP4484934B2 (ja) * 2008-02-26 2010-06-16 富士通メディアデバイス株式会社 電子部品及びその製造方法
KR100978271B1 (ko) * 2008-04-01 2010-08-26 엘에스산전 주식회사 내장형 안테나를 사용한 ｒｆｉｄ 태그 및 이를 이용한ｒｆｉｄ 시스템
WO2010106484A1 (en) 2009-03-18 2010-09-23 Nxp B.V. Bond frame integrated in electronic circuit
US8179333B2 (en) * 2009-05-08 2012-05-15 Anokiwave, Inc. Antennas using chip-package interconnections for millimeter-wave wireless communication
JP5526726B2 (ja) * 2009-11-20 2014-06-18 富士通株式会社 無線タグ
IT1397222B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico.
US20110233271A1 (en) * 2010-03-23 2011-09-29 Rfmarq, Inc. System and Method To Track And Authenticate Semiconductor Chips, Multi-Chip Package Modules, And Their Derivative System Products
US9190738B2 (en) * 2010-04-11 2015-11-17 Broadcom Corporation Projected artificial magnetic mirror
US9460840B2 (en) * 2011-03-03 2016-10-04 Skyworks Solutions, Inc. Seal ring inductor and method of forming the same
US10026035B2 (en) * 2011-03-24 2018-07-17 Avery Dennison Retail Information Services, Llc RFID tag including a coating
US8710630B2 (en) * 2011-07-11 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for marking the orientation of a sawed die
US9070066B1 (en) * 2013-01-21 2015-06-30 Impinj, Inc. RFID tags with inductively coupled antennas
US8754499B1 (en) * 2013-03-14 2014-06-17 International Business Machines Corporation Semiconductor chip with power gating through silicon vias
US9040406B2 (en) 2013-03-14 2015-05-26 International Business Machines Corporation Semiconductor chip with power gating through silicon vias
NL1040186C2 (en) * 2013-04-26 2014-10-29 Omniradar B V On-silicon integrated antenna with horn-like extension.
US9406626B2 (en) 2014-05-16 2016-08-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method fabricating the same
TWI554932B (zh) * 2015-05-15 2016-10-21 晨星半導體股份有限公司 觸控螢幕之觸控與顯示電路及觸控與顯示控制模組，以及觸控螢幕之控制方法
US9824985B2 (en) * 2015-07-16 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and semiconductor system
TWI589059B (zh) * 2016-03-28 2017-06-21 矽品精密工業股份有限公司 電子封裝件
US10867938B2 (en) * 2017-09-25 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11108156B2 (en) * 2017-09-27 2021-08-31 Intel Corporation Differential on-chip loop antenna
DE102019109200B4 (de) * 2019-04-08 2024-03-07 Infineon Technologies Ag Halbleitervorrichtungen mit nicht-galvanischer verbindung
CN111554463B (zh) * 2020-05-11 2021-09-24 电子科技大学 一种宽频低涡流损耗的人工导体
CN112038750A (zh) * 2020-09-04 2020-12-04 合肥工业大学 一种应用于uhf频段的抗金属标签天线
KR20220084804A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 안테나 기판
CN114916126B (zh) * 2022-07-15 2022-11-04 龙旗电子(惠州)有限公司 一种印刷电路板和移动设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616520A (en) * 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
US5909050A (en) * 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
US6037879A (en) * 1997-10-02 2000-03-14 Micron Technology, Inc. Wireless identification device, RFID device, and method of manufacturing wireless identification device
KR100286331B1 (ko) 1998-02-07 2001-05-02 김영환 패치형안테나를이용한와이어레스로칼루프시스템
US6373447B1 (en) 1998-12-28 2002-04-16 Kawasaki Steel Corporation On-chip antenna, and systems utilizing same
AU2001247790A1 (en) * 2000-03-24 2001-10-08 Cymbet Corporation Battery-operated wireless-communication apparatus and method
CN1275328C (zh) * 2000-06-21 2006-09-13 日立马库塞鲁株式会社 半导体芯片和使用了该半导体芯片的半导体器件
JP2002076267A (ja) 2000-08-22 2002-03-15 Hitachi Ltd 無線送受信装置
WO2002025825A2 (en) * 2000-09-19 2002-03-28 Nanopierce Technologies, Inc. Method for assembling components and antennae in radio frequency identification devices
EP1413004A4 (en) * 2001-05-17 2004-07-21 Cypress Semiconductor Corp BALL MATRIX GRID ANTENNA
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6744114B2 (en) * 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor
US6936917B2 (en) * 2001-09-26 2005-08-30 Molex Incorporated Power delivery connector for integrated circuits utilizing integrated capacitors
US7383058B2 (en) * 2002-07-16 2008-06-03 Intel Corporation RF/microwave system with a system on a chip package or the like
US6974782B2 (en) 2002-08-09 2005-12-13 R. Foulke Development Company, Llc Reticle tracking and cleaning
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US6734825B1 (en) 2002-10-28 2004-05-11 The National University Of Singapore Miniature built-in multiple frequency band antenna
US6856009B2 (en) * 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
JP3794411B2 (ja) 2003-03-14 2006-07-05 セイコーエプソン株式会社 表示装置および電子機器
US7098794B2 (en) 2004-04-30 2006-08-29 Kimberly-Clark Worldwide, Inc. Deactivating a data tag for user privacy or tamper-evident packaging
US7245213B1 (en) 2004-05-24 2007-07-17 Impinj, Inc. RFID readers and RFID tags exchanging encrypted password
US20060109120A1 (en) * 2004-11-19 2006-05-25 Jeremy Burr RFID tag in a substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224590B (zh) * 2008-11-25 2014-06-04 高通股份有限公司 集成于半导体芯片中的天线
CN104253310A (zh) * 2013-06-28 2014-12-31 华为技术有限公司 多天线系统及移动终端
US9853364B2 (en) 2013-06-28 2017-12-26 Huawei Technologies Co., Ltd Multiple-antenna system and mobile terminal

Also Published As

Publication number Publication date
WO2007001976A3 (en) 2007-03-08
TW200707302A (en) 2007-02-16
TWI316686B (en) 2009-11-01
WO2007001976A2 (en) 2007-01-04
US20100038763A1 (en) 2010-02-18
US8113436B2 (en) 2012-02-14
US7607586B2 (en) 2009-10-27
US20060214798A1 (en) 2006-09-28

Similar Documents

Publication Publication Date Title
CN1885544A (zh) 半导体装置
CN1278936A (zh) 复合ic模块及复合ic卡
CN1286057C (zh) 非接触通信介质
CN1655187A (zh) Id标号,id标签和id卡
CN1652151A (zh) 半导体器件
CN1658439A (zh) 连接部件和安装体及其制造方法
CN1486506A (zh) 半导体集成电路装置及其识别和制造方法以及半导体芯片
CN1771771A (zh) 多层印刷电路板
CN1871743A (zh) 天线线圈及使用该天线线圈的射频识别用标签、应答器用天线
CN1160772C (zh) 半导体器件及其制造方法
CN1910600A (zh) Id标记、id卡和id标签
CN1305109C (zh) 金属元件、半导体器件、电子器件和电子设备及其制法
CN1523668A (zh) 半导体器件
CN1575627A (zh) 配线板用板材及其制造方法、多层板及其制造方法
CN1655186A (zh) 半导体器件
CN101064320A (zh) 半导体器件及其制造方法
CN101064333A (zh) 存储器件以及半导体器件
CN1469310A (zh) Ic卡的制作方法和ic卡
CN101064287A (zh) 半导体集成电路及其制造方法、使用该电路的半导体装置
CN1638094A (zh) 薄膜集成电路器件及非接触式薄膜集成电路器件的制造方法
CN1783884A (zh) 信息处理系统、信息提供和处理设备及方法、记录介质及程序
CN1873998A (zh) 半导体器件及其制造方法
CN1630083A (zh) 半导体器件
CN1894803A (zh) 半导体器件及其制造方法
CN1925155A (zh) 集成电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication