CN1878713A - 用于对倒装芯片电子器件进行低应力底部填充的平衡产品流程的制造系统和设备 - Google Patents

用于对倒装芯片电子器件进行低应力底部填充的平衡产品流程的制造系统和设备 Download PDF

Info

Publication number
CN1878713A
CN1878713A CNA2004800329808A CN200480032980A CN1878713A CN 1878713 A CN1878713 A CN 1878713A CN A2004800329808 A CNA2004800329808 A CN A2004800329808A CN 200480032980 A CN200480032980 A CN 200480032980A CN 1878713 A CN1878713 A CN 1878713A
Authority
CN
China
Prior art keywords
product
workstation
process chamber
supporting plate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800329808A
Other languages
English (en)
Inventor
C·A·奥迪加德
V·亚穆南
T－C·齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN1878713A publication Critical patent/CN1878713A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种用于制造产品的系统(100)，其中第一工作站(101)是可操作的，以对产品零件执行第一制造动作；这个第一工作站具有第一入口(101a)和第一出口(101b)。第二工作站(102)是可操作的，以对产品零件执行第二制造动作；这个第二工作站具有第二入口(102a)和第二出口(102b)。第一出口与第二入口之间的传送线(103)是可操作的，以在计算机控制下移动产品零件。处理腔(104)包围一部分传送线，并被构造成，使第一工作站到第二工作站的传送实现平衡的处理量，同时产品零件在通过处理腔传送期间被暴露于计算机控制的环境条件(110)下。处理腔中的平衡处理量是利用用于处理腔中产品零件的位置和时间的计算机控制的监控器(105a)通过产品的等待线来实现的。

Description

用于对倒装芯片电子器件进行低应力底部填充的 平衡产品流程的制造系统和设备
技术领域
【0001】本发明一般涉及电子系统和半导体器件领域，更具体地，是涉及一种在半导体器件的组装过程中加强工艺控制并减少热机械应力的设备。
背景技术
【0002】当通过焊料凸点连接，利用导电线路(例如印制电路板)在绝缘衬底上组装集成电路(IC)芯片时，芯片与衬底之间由凸点间隔开，从而在芯片与衬底之间形成间隙。IC芯片通常为半导体，例如硅、硅锗、或砷化镓，而衬底一般由陶瓷或基于聚合物的材料(例如FR-4)制成。因此，芯片与衬底的热膨胀系数(CTE)之间存在显著差异；例如，在硅(约2.5ppm/℃)作为半导体材料而塑料FR-4(约25ppm/℃)作为衬底材料的情况下，CTE的差异基本上为一个数量级。由于存在这种CTE差异，因此当组件在器件使用或可靠性测试期间经受温度周期性变化时，在焊接互连处，特别是在接合部位区域中就会产生热机械应力。这些应力往往会使接合部位和凸点产生疲劳，从而导致组件破裂和最终失效。
【0003】为了在不影响电连接的情况下分散机械应力并加强焊接点或焊接接合部位，通常要用聚合材料来填充半导体芯片与衬底之间的间隙，该聚合材料密封了凸点并填充了间隙。例如，国际商用机器公司(International Business Machines Corporation)所开发的著名的“C-4”工艺，就是利用聚合材料来填充硅芯片与陶瓷衬底之间的间隙。
【0004】密封剂的施加通常是在焊料凸点已经经过回流或重熔(reflow)处理并形成了IC芯片与衬底之间进行电接触的金属接合部位后进行的。一种粘性聚合前体(有时亦被称为“底部填充材料”)被分配到芯片附近的衬底上，并通过毛细作用力吸入间隙中。该前体随后被加热、聚合及“固化”，从而形成密封剂。
【0005】工业界公知的是，这种固化工艺所需的温度周期性变化能够在其自身上产生热机械应力，这对芯片和/或焊接互连部分可能是有害的。例如，由底部填充处理之前、回流处理之后的冷却步骤所产生的应力，以及由底部填充固化步骤之后的冷却处理所产生的应力可能会使焊接接合部位发生剥离，使芯片的钝化层破裂，或者使裂纹蔓延到电路结构中。一般地，在各层厚度减少以及低介电常数绝缘材料的机械弱点增加的情况下，对集成电路的分层结构破裂的敏感性会大大增加。
【0006】因此，需要一种组装方法，该方法能够享有底部填充材料应力分布的优点，但没有底部填充处理的有害副作用，从而提高了器件的可靠性。所述方法应具有足够强的结合力，足够低的成本，并且应该足够灵活，以致可被应用到不同半导体产品族以及各种各样的设计和处理变化中。优选地，应在缩短制造周期时间并提高处理量的同时来实现这些创新。新设备设计的通用性应足以在工艺流程的各个步骤中为产品提供制造优势。
发明内容
【0007】本发明的一个实施例是一种用于制造产品的系统，其中第一工作站是可操作的，以对未完成的产品零件执行第一制造动作；该第一工作站具有第一入口和第一出口。第二工作站是可操作的，以对产品零件执行第二制造动作；该第二工作站具有第二入口和第二出口。第一出口与第二入口之间的产品传送线是可操作的，以在计算机控制下移动产品零件。一个处理腔包围传送线的一部分，而且该处理腔被构造成使该传送实现从第一工作站到第二工作站的平衡处理量，同时使产品零件在通过处理腔传送期间，暴露于计算机控制的环境条件下。
【0008】所述传送线包括机械系统，该机械系统具有用于保持产品零件的可移动平台或托板(pallet)。处理腔内的平衡处理量是由用于产品零件的等待线来实现的，而且计算机控制的监控器跟踪处理腔内零件的位置和时间。这类产品的一个例子为半导体器件。
【0009】本发明的另一实施例是一个用于接收、储存、传送及发放所制造产品的处理腔；这种处理腔能够在产品制造的各个阶段插入制造流程中。该处理腔保持特定环境，例如气体环境、湿度和温度。该处理腔具有配备了传感器并由计算机控制的入口和出口，以及一个连接入口和出口的传送系统。该传送系统包括适于传送产品或零件的可移动平台；该系统被设计成通过使用水平旋转的转盘、或垂直旋转的转轮、或延长的传送器系统，为装载在这些平台上的产品零件创建等待线。计算机控制的监控器跟踪这些平台的位置和时间，以实现某种平衡的处理量。
【0010】本发明的另一实施例是一种用于对半导体器件进行应力减小式组装的方法，该半导体器件包括一个具有至少一个接触盘的芯片和一个具有至少一个连接盘的衬底。首先，将衬底置于托板上；并将回流元件(例如焊球)附着到芯片的接触盘。然后将芯片倒装到衬底上，以使回流元件被放置成与衬底的连接盘相接触。其次，将托板移入适于执行回流操作的第一工作站，在此对芯片和衬底施加热能以使焊球回流，从而产生一个由芯片和衬底构成的组件，其中在芯片和衬底之间由间隙分隔开。然后将包括该组件的托板，从第一工作站传送到第一处理腔内，该第一处理腔保持在恒定的第一温度；并将托板置于等待线中一个第一时间段。
【0011】按照命令，使托板从所述等待线中退出，并移入一个适于执行底部填充操作的第二工作站，在此用聚合物前体来填充组件间隙。其后，将包括被填充组件的托板从第二工作站移入第二处理腔，该第二处理腔保持在恒定的第二温度，该第二温度足以使所述前体发生部分聚合；将托板置于等待线中一个第二时间段。
【0012】按照命令，使托板从等待线中退出，并移入一个适于完成前体聚合的第三工作站，在此处使前体完全聚合。最后，所完成的组件被冷却到环境温度。所有的加热和冷却步骤都是以计算机控制的上升或下降速率执行的。温度的上升或下降，以及恒定温度等待期间，被设计成减少热机械应力。
【0013】本发明的实施例涉及焊球和凸点连接(bump-bonded)IC组件、半导体器件封装、贴装以及芯片级封装。一个技术优点在于，本发明提供了一种灵活的高处理量的组装方法，从而可以获得极低应力的可靠的产品。额外的技术优点在于，本发明采用处理腔来平衡生产线流程，这种处理腔在其原理和特征方面的通用性足以使其能够在生产流程的各个阶段插入该流程中。进一步的技术优点包括：有可能将所述组件缩小到更小尺寸，并采用机械性能较弱的材料，从而支持目前IC微型化的技术潮流，而且使芯片触点更均匀地分布在芯片区域上，而不必将这些触点的布局限制为沿着芯片周边的线性布局，从而支持目前追求更高输入/输出数目的潮流。
【0014】根据下文对本发明优选实施例的描述，并且结合附图以及所附权利要求中所述的新特征，本发明某些实施例所代表的技术优点将会变得更加明显。
附图说明
【0015】图1是根据本发明一个实施例的用于平衡产品流程的制造系统和设备的一部分的示意图。
【0016】图2是根据本发明另一实施例的用于接收、储存、传送和发放所制造的产品的处理腔的示意性剖视图。
【0017】图3是根据本发明另一实施例的用于接收、储存、传送和发放所制造产品的处理腔的示意性顶视图。
【0018】图4示出了根据本发明又一实施例的一个处理腔的示意性顶视图，该处理腔用于接收、储存、传送和发放所制造的产品。
【0019】图5示出了一个用于接收、储存、传送和发放所制造的产品的处理腔的更详细的示意性剖视图。
【0020】图6根据本发明的一个实施例，描述了半导体器件的组装处理流程，其中包括两个储存处理腔。
【0021】图7示出了产品移动通过图6所示各阶段的组装流程的温度-时间曲线；而且还示出了产品移动通过图8所示的各个传统组装阶段的温度曲线，以供比较。
【0022】图8描述了根据传统技术的半导体器件的组装处理流程。
【0023】图9是本发明一个实施例的示意性处理流程图，该实施例应用于对倒装芯片电子器件进行低应力底部填充操作。
【0024】图10比较了不同组装阶段的低k夹层电介质(interleveldielectric)内的模拟应力，该应力是由半导体器件组装过程中的处理温度造成的。
【0025】图11A是多个焊球的示意性顶视图，示出了应力模拟时所用的参数。
【0026】图11B比较了低k夹层电介质中模拟应力的几何变量，该应力是由半导体器件不同组装阶段的处理温度造成的。
具体实施方式
【0027】本发明与如下专利有关：2001年4月10日颁发的美国专利第6,213,347号和2001年5月8日颁发的美国专利第6,228,680号(Thomas，“Low Stress Method and Apparatus for Underfilling Flip-Chip ElectronicDevices”)，以及2001年6月12日颁发的美国专利第6,245,583号(Amador等人，“Low Stress Method and Apparatus of UnderfillingFlip-Chip Electronic Devices”)。
【0028】为说明本发明的实施例，图1示意性地描述了一个工作站及其它系统的组100，它们被连续地布置在一起从而形成特定产品的制造处理流程的一部分。在图1中以虚线箭头103表示制造流程的方向。在半导体技术中，这种产品及制造流程的一个例子便是采用倒装芯片工艺将集成电路芯片组装到衬底上。
【0029】在图1中，第一工作站101具有第一入口101a和第一出口101b。工作站101用于对产品执行特定制造动作。在半导体器件制造技术中，该动作例如可以是焊料互连的回流处理。第二工作站102具有第二入口102a和第二出口102b。工作站102用于在工作站101的动作之后，对产品执行另一特定制造动作，在半导体器件制造技术中，该动作例如可以是分配底部填充前体。
【0030】产品传送线103连接第一出口101b与第二入口102a。该传送线提供了在计算机控制下将产品零件从出口101b移动到入口102a的技术手段；例如，传送线103可以是机械导轨线，其是可操作的，以移动保持工件的托板或平台。举例来说，被装载到托板上的产品零件可以是需要经过制造步骤的半导体器件零件。
【0031】处理腔104包围传送线103的一部分103a。处理腔104具有入口104a和出口104b，其中入口104a面对第一工作站101的出口101b，而出口104b面对第二工作站102的入口102a。处理腔104为传送线部分103a提供了一个处于计算机控制条件下的环境110。这些环境条件的例子包括气体环境、气体压力、湿度、以及温度(更多细节请参看图2至4)。此外，处理腔104内的传送线103a是结构化和计算机控制的，以实现从第一工作站出口101b到第二工作站入口102a的平衡协调的零件处理量。该传送线的一个特征是在处理腔104内形成产品零件的等待线；另一特征是它们有利于特定制造步骤，这些制造步骤在规定环境条件(例如温度)下以所用时间为特有特征。图2至4中示出了几种适当的传送线配置的例子。
【0032】通过处理腔104的平衡线传送由监控器来保持，监控器检测特定条件，例如温度和/或聚合处理中释放气体的浓度。示意性地，在图1的处理腔104中以监控器105a、105b、105c和105d作为监控器的几个示例。这些监控器由计算机控制，并给计算机提供数据和反馈。
【0033】本发明的另一实施例是一种用于接收、储存、传送和发放所制造的产品的处理腔；该处理腔被构造成使其可以在产品制造的各个阶段插入制造流程，有时需要进行对其特性中的一个或多个特性进行微小改变。适当的处理腔的例子如示意性的图2、图3和图4所示。每个处理腔中的黑箭头表示从其相应入口到其相应出口穿过处理腔的产品流程的总方向。
【0034】现参见图2，其示出一个具有入口204a和出口204b的处理腔204的示意性剖视图。一条产品传送线连接入口204a与出口204b。在图2中，穿过处理腔的产品传送线被分成三个区段表示：区段203a和203c可包括直线部分，或者可具有其它外形；而区段203b是产品等待部分。等待部分203b的这一示例是一个可绕轴230(该轴垂直于转轮203b的平面)垂直旋转的转轮。传送系统可具有可移动平台或托板，其适于传送产品零件。
【0035】当产品单元或零件(例如托板上的产品)220a已从入口204a移动到转轮203b时，它可进入转轮上的一个位置，并在该旋转的转轮上停留一段预定时间；在图2中显示了若干更多的产品零件或单元220b、220c等等。转轮及其产品保持器221在产品零件进入处理腔204时容纳它们。每个产品或零件的位置和停留时间由传感器来监视，传感器将数据反馈给控制等待时间的计算机。图2示意性地示出了几个传感器205。产品单元的被监视的位置和停留时间数据是实现通过处理腔204的计算机平衡产品处理量所需的输入。为增加灵活性，有些处理腔可具有多个转轮，让这些转轮以不同的速度旋转是可能的。
【0036】各个附加特征使处理腔204能够灵活地插入产品制造的各个阶段。在产品是半导体器件，且制造加工是将集成电路芯片组装到衬底上或者是将封装器件组装到衬底上的应用中，处理腔204可以计算机控制的气体环境、气体压力、以及湿度的环境为特征；此外，处理腔204可提供计算机控制的温度。这些环境条件可保持恒定或者能够以预定方式或节奏变化。在图2中，这些环境条件被概括地标记为210。
【0037】图3示出了一个具有入口304a和出口304b的处理腔304的顶视图。一条传送线连接入口304a与出口304b。在图3中，穿过处理腔的产品传送线被表示成三个区段。区段303a和303c可包括直线部分，或可具有另一种外形，而区段303b是产品等待部分。本实施例的等待部分303b是绕轴330(该轴垂直于转盘303b的平面)水平旋转的转盘。所述传送系统可具有适于传送产品零件的可移动平台或托板。
【0038】当产品零件或单元(例如托板上的产品)320a已从入口304a移动到转盘303b时，它可进入该转盘，并在旋转的转盘停留一段预定时间；在图3中显示了若干更多的产品单元320b、320c等等。转盘容纳将要送给处理腔304的特定产品。每个产品的位置和停留时间由传感器监视，传感器将数据反馈给控制等待时间的计算机。在图3中示意性地示出了几个传感器305。产品元件的被监视的位置和停留时间数据是实现通过处理腔304的计算机平衡的产品处理量所需的输入。为增加灵活性，有些处理腔可具有多个转盘，让这些转盘是以不同的速度旋转是可能的。
【0039】类似于图2所描述的实施例，各个附加特征使图3中的处理腔304能够灵活地插入产品制造的各个阶段。在产品为半导体器件，且制造加工是将集成电路芯片组装到衬底上或者是将封装器件组装到衬底上的应用中，处理腔304可以计算机控制的气体环境、气体压力、以及湿度的环境为特征；此外，处理腔304可提供计算机控制的温度。这些环境条件可保持恒定或者能够以预定方式或节奏变化。在图3中，这些环境条件被概括地标记为310。
【0040】图4示出了另一种用于接收、储存、传送和发放所制造的产品或零件的设备的示意性顶视图。该设备适于在产品制造的各个阶段插入到制造流程中。在处理腔的性能和灵活性方面，图4中的设备类似于图2和图3所示实施例。
【0041】然而在产品的储存方面，图4中的设备包括多个直线式、但较长的产品等待线。参考图4，处理腔404具有产品传送线403，该传送线连接着计算机控制的入口404a和出口404b。在进入该处理腔后，产品或零件将沿着第一传送器403a传送。然后，该产品或零件进入传送线的等待部分403b，该等待部分被设计成多段直线形直道430，它们能够将装载有产品或零件可移动平台或托板储存任意长的预定时间段。这些直线部分具有作为传送带运动的选择。对于具有多个直线部分的实施例来说，每条传送带能够以不同速度移动。根据命令，产品最终在第三传送器403c上和出口门404b处离开处理腔。停留位置和时间是由计算机控制的。向计算机提供数据的监控器被概括地标记为405。处理腔的环境条件410包括计算机控制的气体环境、压力、湿度以及温度。
【0042】图5示意性地示出了图4设备的一个实施例，其被插到回流炉501与底部填充分配装置502之间的半导体器件装配线中(可在市面上可购买到若干种回流炉和底部填充分配系统；至于优选的底部填充技术则请参看上文提到的美国专利)。传送器503可操作用于自动传送，以将托板504送入加热处理腔510。位置传感器505被安装在回流炉的输出传送器503上，探测是否有托板元件例如托板504进入。该传感器发送电信号给控制处理腔510的计算机520。活板门511转动开启，从而使托板504能够从回流炉501的输出传送带503直接传送到处理腔510的输入传送器512上。一旦托板504传送完毕，活板门511关闭。处理腔510的特征在于受控环境和受控温度(优选为升高温度，参见图7)。
【0043】托板506从输入传送器512被传送到中央传送器513。在图5所示实施例中，中央传送带513可双向运动，以致进入的托板能够被立即装入(保持输入传送器卸空以接收下一个可用托板)，且先进入的托板507可按需要被放置在输出传送器514上。活板门515摆动开启，从而使托板508能够从处理腔510的输出传送器514直接传送到底部填充分配装置502的输入传送器509上。一旦传送完毕，活板门515即关闭(对于底部填充分配装置内的工具，图5仅示出预热台502a)。在预热台502a之上安装有位置传感器530，用于探测能否接收下一个托板。传感器530发送电信号给控制处理腔510的计算机520。通过数据反馈和计算机控制，图5中的系统建立了平衡的产品流程和制造时间灵活性。
【0044】图6所示实施例示意性地说明了焊料回流和器件底部填充制造系统，该实施例被安排成使相应的温度-时间曲线能够为图7所示。从环境温度下的取放装置601开始(曲线部分701)，产品零件移动到回流炉602并经受回流处理。该回流处理被示意性地表示为具有一个分为两阶段702a和702b的加热周期，之后是局部冷却周期703，其共同延展于从时刻t1到时刻t2这段期间(实际的加热和冷却周期取决于所选择的回流材料)。局部冷却温度703a优选为90到120℃，显著高于环境温度。
【0045】产品零件在点703a所达到的温度保持相当长一段时间：首先是从t2到t3的灵活时间段，这是产品零件在第一处理腔603中度过的时间段(已结合图5对处理腔603的特性作了较详细的描述)，然后是从t3到t4的时间段，产品需要该时间段在分配装置604中接收底部填充前体；而最后是从t4到t5的时间段，这是产品在第二处理腔605中度过的时间段(处理腔605的特性类似于在图5中所描述的特征)。产品进入底部填充固化炉606，并在略微升高的温度705(取决于所选择的底部填充材料)度过从t5到t6的时间段，以便充分聚合底部填充前体。在离开固化炉606之后，产品温度在斜坡周期706中被冷却到环境温度。
【0046】在图7中，比较了图6实施例所实现的时间/温度图(实曲线)的技术优点与传统技术的典型时间/温度图(虚曲线)。后一个图的特征在于达到环境温度的深度冷却周期，即分别是曲线部分710和711、以及712和713。这些深度冷却周期在焊接结合部位和相邻介电材料中产生热机械应力，其大小使得这些器件区有破裂和失效的危险(参见图10和图11)。在图8中，示意性地表示了基于公知技术的组件制造线的一个典型例子。产品从取放装置801移动到回流炉802内；然后产品可在分段传送线中等待，以被冷却到环境温度。在分配装置中接收底部填充前体之后，产品可在分段传送线中再次等待以冷却到环境温度。在所完成的产品被最终冷却到环境温度之前，底部填充前体在固化炉806内被聚合。
【0047】本发明的另一实施例是一种用于对半导体器件进行应力减小式组装的方法。所述器件可包括一个倒装在衬底上的集成电路芯片，或者可包括一个通过回流连接附着在衬底上的封装元件。这种方法的一个例子示意性地表示在图9的工艺流程图中。
【0048】该工艺流程的一个输入是零件901，其由一个半导体芯片构成，该半导体芯片具有至少一个接触盘；一个例子是带有金属盘的硅集成电路，该金属盘具有一个可软焊或可焊接的表面；另一个例子是带有金属盘的封装半导体器件，该金属盘具有一个可软焊的表面。优选的可软焊表面包括镍或钯表面。另一个输入是零件902，其由一个可回流元件例如焊球或锡凸点构成。优选的可回流元件或连接器由锡/银、锡/铋、或锡/铅制成。另一个输入是零件903，其由一个衬底构成，该衬底具有至少一个带有可软焊表面的连接盘；一个优选例子是带有镀金铜盘的FR-4印制电路板。另一个输入是零件904，其由可移动平台构成，该平台适于传送半导体器件；一个例子就是托板。
【0049】在处理步骤905中，回流元件902被附着到芯片901的接触盘；优选的附着技术是将连接器元件回流到该盘上。在步骤906中，将衬底903置于托板904上。
【0050】在步骤907中，将带有附着回流元件902的芯片901倒装到位于托板904上的衬底903上，使得回流元件902被放置成与衬底903的连接盘接触。在下一个步骤中，将托板移入第一工作站908内。这个工作站是一个适于执行回流操作的设备；一种优选设备是计算机控制的回流炉，其具有自动链节(chain-link)处理量。在这个第一工作站908中，向托板上的芯片901和衬底903提供热能，该热能的量足以使元件902回流。这个焊料熔化步骤909产生一个由芯片901和衬底903构成的组件，其中芯片901和衬底903之间由间隙分隔开，而回流连接器为间隔物。尽管允许连接器在第一工作站908内固化，但它们的温度不应下降至显著低于熔化温度，而且绝对不会降至室温。
【0051】无延迟地将装载有芯片/衬底组件的托板从工作站908送入第一处理腔910。在这个传送过程中，芯片/衬底组件的温度不会显著下降。第一处理腔910被构造成类似于图2、图3和图4所示设备中的某一个。将新到达的托板置于等待线上一个第一时间段。在这个等待时间段期间，组件的温度是恒定的，并保持在一定水平，以致在该组件的焊接接合部位处几乎不会形成热机械应力。托板位置、温度、环境条件、以及时间均由传感器监视，并由计算机控制。
【0052】在下一个处理步骤中，带有组件的托板从第一处理腔910中的等待线中退出，并移动到第二工作站911中。这个工作站是一个适于执行底部填充操作的设备；一种优选设备由带有计算机控制的注射器的环境和温度受控处理腔构成，这些注射器的位置和喷嘴开口被设计成以预定速率来分配底部填充前体。在步骤912中，所述前体通过毛细作用力以受控速率来填充芯片/衬底组件的间隙。优选的底部填充前体包括聚合物，例如酸酐环氧树脂或氰基酯；对于这些聚合物，芯片/衬底组件的温度优选应处于从90到120℃的范围内。
【0053】在底部填充处理之后，将带有被填充组件的托板从第二工作站911传送到第二处理腔913中。第二处理腔913被构造成类似于图2、图3和图4所示设备中的某一个。将新到达的托板置于等待线中一个第二时间段。在这个等待时间段期间，组件的温度是恒定的，并保持在一定水平，该温度水平足以使底部填充聚合物前体发生至少部分聚合。托板位置、温度、环境条件、以及时间均由传感器监视，并由计算机控制。
【0054】其后，将装载有底部填充组件的托板从等待线中退出，并移动到适于完成底部填充聚合物聚合的第三工作站914中。处理步骤915表示聚合完成(通常被称为聚合物固化)，于是将倒装芯片组装到衬底上。
【0055】所完成的组件退出第三工作站914，并在步骤916中被冷却到环境温度。在图9的整个工艺流程中，加热和冷却步骤是以计算机控制的上升或下降速率和等待时间来执行的，以免形成热机械应力，或减少现有应力。最后，所完成的组件被准备好以便装运(917)。
【0056】可通过焊接接合部位和相邻介电材料中的热机械应力分布的有限元模拟来验证图9所示组装工艺流程的技术优点，其中温度曲线是由计算机控制的，并且避免了在一个或多个处理步骤之后下降到环境温度。
【0057】在图10中，示出组装处理中如下三个阶段的焊料连接的平均拉应力(度量单位为兆帕，Mpa)：阶段1001是在进行底部填充之前，芯片被焊接到衬底并从回流温度冷却到环境温度之后的应力值。阶段1002是在进行底部填充之前，芯片被焊接到衬底并从回流温度冷却到大约90℃之后的应力值。阶段1003是将芯片焊接到衬底、冷却到仅仪90℃，并进行了底部填充、固化、以及冷却到环境温度，并在操作条件下进行操作之后的应力值。虚线1010表示典型低k夹层电介质材料(如用于高级集成电路中的)所能承受的近似的最大抗拉强度；如图10所示，抗拉强度极限值约为105MPa。这意味着，对于导致阶段1的处理，存在相当大的夹层电介质层破裂的危险，因为这种处理所而临的应力水平显著高于所述材料耐受度。另一方面，导致阶段2的本发明的实施例避免了这种危险。
【0058】图11A和图11B示出了一个要组装到衬底上的芯片的特地选择的焊球的模拟结果；这些模拟结果证实了本发明的设备和方法实施例的优点。图11A示出了附着到半导体芯片的多个焊球；最接近芯片拐角的焊球被标记为1101(拐角球)。沿着从芯片中心到芯片拐角的直线，计算了在各个组装和温度暴露阶段施加在这些焊球上的拉应力。在这条直线上有若干个焊球，包括最远的拐角球1101，以及点A和点B。对于点A，标出x-y坐标系以供参考。
【0059】在图11b中，所计算的拉应力(以Mpa表示)被示为沿x轴至点A的距离(以μm表示)的函数。该应力是针对如下三种制造情况计算的：曲线1110示出了从回流温度冷却之后、在底部填充步骤之前环境温度下的应力(传统制造方法)。曲线1111示出了在回流温度之后、底部填充步骤之前保持在90℃的应力(本发明的方法)。曲线1112示出了组装完成之后操作条件下的应力。直线1113表示低k介电材料近似的应力极限值(约为105MPa)，该低k介电材料被用作高速高级集成电路中的夹层绝缘体。
【0060】由曲线1110明显可见，在靠近芯片拐角处存在危险区，在这些危险区内，传统制造工艺中因温度摆动而产生的应力超过了IC介电材料的抗拉强度。因此，在这种应力区内有可能发生夹层介电材料的粘合破裂。这种危险的应力峰值和破裂危险在图11A中拐角焊料连接1101附近尤为突出。
【0061】尽管参考说明性实施例描述了本发明，但不可用限定意义来解释本说明书。对本领域技术人员而言，一旦参考了本说明书，那么对这些说明性实施例以及本发明其它实施例的各种修改和组合将变得明显。
【0062】例如，可将图9所示的工艺流程图应用于如下组装过程：其中图9所示的IC芯片被替换为封装半导体器件。因此，本发明的这个实施例适用于球栅阵列封装、芯片级封装、及芯片尺寸封装。
【0063】因此，所附权利要求应涵盖所有这类修改和实施例。

Claims (15)

1.一种用于制造产品的系统，所述系统包括：
第一工作站，其是可操作的，以对所述产品的零件执行第一制造动作，所述第一工作站具有第一入口和第一出口；
第二工作站，其是可操作的，以对所述产品零件执行第二制造动作，所述第二工作站具有第二入口和第二出口；
产品传送线，其位于所述第一出口与所述第二入口之间，所述传送线是可操作的，以在计算机控制下移动所述产品零件；及
处理腔，其包围所述传送线的一部分，并包括从所述第一工作站到所述第二工作站提供平衡协调处理量的装置，以及用于使所述产品零件在通过所述处理腔传送时暴露于计算机控制的环境条件下的装置。
2.根据权利要求1所述的系统，其中所述传送线包括机械系统，该机械系统包括适于保持所述产品零件的可移动平台。
3.根据权利要求2所述的系统，其中所述产品零件包括半导体器件。
4.根据权利要求1所述的系统，其中所述平衡处理量包括用于所述产品零件的等待线，以及用于所述处理腔中产品位置和时间的计算机控制的监控器。
5.一种用于接收、储存、传送和发放所制造的产品的设备，所述设备适于在产品制造的各个阶段插入到制造流程中，所述设备包括：
处理腔，用于保持特定环境；
所述处理腔具有计算机控制的入口和出口；
传送系统，其连接所述入口和出口，所述系统包括适于传送所述产品的可移动平台，所述系统被设计成产生用于装载在所述平台上的所述产品的等待线；以及
计算机控制的监控器，其用于所述平台的位置和时间，所述监控器是可操作的，以实现通过所述处理腔的平衡的产品处理量。
6.根据权利要求5所述的设备，其中所述处理腔的环境包括计算机控制的气体环境、湿度、和温度。
7.根据权利要求5所述的设备，其中所述产品包括半导体器件。
8.根据权利要求5所述的设备，其中所述等待线被构造成可水平旋转的转盘。
9.根据权利要求5所述的设备，其中所述等待线被构造成可垂直旋转的转轮。
10.根据权利要求5所述的设备，其中所述等待线被构造成延长的传送器系统。
11.根据权利要求5所述的设备，其中所述入口和出口是受传感器支持的，所述传感器将它们的探测数据反馈给所述计算机控制器。
12.一种用于对半导体器件进行应力减小式组装的方法，该半导体器件包括一个具有至少一个接触盘的芯片和一个具有至少一个连接盘的衬底，所述方法包括以下步骤：
将所述衬底置于一个托板上；
将一个回流元件附着到所述芯片的接触盘；
将所述芯片倒装到所述衬底上，以使所述回流元件被放置成与所述衬底的连接盘相接触；
将所述托板移动到第一工作站中，该第一工作站包括用于执行回流操作的装置；
向所述芯片和所述衬底提供热能，该热能足以使所述元件回流，由此产生一个由芯片和衬底构成的组件，其中在芯片和衬底之间由间隙分隔开；
将包括所述组件的所述托板从所述第一工作站传送到保持在恒定第一温度的第一处理腔内，并将所述托板置于等待线中一个第一时间段；
使所述托板从所述等待线退出，并将所述托板移动到第二工作站中，该第二工作站包括用于执行底部填充操作的装置；
用聚合物前体填充所述间隙；
将包括所述被填充组件的所述托板从所述第二工作站传送到第二处理腔中，该第二处理腔保持在一个足以使所述前体产生聚合的恒定的第二温度，并将所述托板置于等待线中一个第二时间段；
完全聚合所述前体；并且
使所述托板从所述等待线退出，并将所完成的组件冷却到环境温度。
13.根据权利要求12所述的方法，其中所述加热和冷却步骤是以计算机控制的上升或下降速率执行的，以减少热机械应力。
14.根据权利要求13所述的方法，其中所述温度的上升或下降与在恒定温度的所述等待时间一起减少了热机械应力。
15.根据权利要求12所述的方法，其中所述使前体聚合的步骤分为两个阶段执行，即：在所述第二工作站内执行部分聚合，其后在第三工作站内执行完全聚合。
CNA2004800329808A 2003-12-05 2004-12-06 用于对倒装芯片电子器件进行低应力底部填充的平衡产品流程的制造系统和设备 Pending CN1878713A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/729,128 2003-12-05
US10/729,128 US6977429B2 (en) 2003-12-05 2003-12-05 Manufacturing system and apparatus for balanced product flow with application to low-stress underfilling of flip-chip electronic devices

Publications (1)

Publication Number Publication Date
CN1878713A true CN1878713A (zh) 2006-12-13

Family

ID=34633860

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800329808A Pending CN1878713A (zh) 2003-12-05 2004-12-06 用于对倒装芯片电子器件进行低应力底部填充的平衡产品流程的制造系统和设备

Country Status (6)

Country Link
US (2) US6977429B2 (zh)
EP (1) EP1697239A4 (zh)
JP (1) JP2007515064A (zh)
KR (1) KR20070028296A (zh)
CN (1) CN1878713A (zh)
WO (1) WO2005057627A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102248240A (zh) * 2010-03-31 2011-11-23 格罗方德半导体公司 用加强冷却方法在晶粒-基板焊接过程降低精密半导体装置的金属堆栈中的机械应力
WO2018195757A1 (en) * 2017-04-25 2018-11-01 Abb Schweiz Ag Method and apparatus for estimating throughput of production line
TWI820228B (zh) * 2018-10-15 2023-11-01 日商東京威力科創股份有限公司 裝配狀態提示裝置及裝配狀態提示方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070254255A1 (en) * 2006-03-28 2007-11-01 Neville James E System, apparatus and methods for board cooling
US7585693B2 (en) * 2006-03-31 2009-09-08 Intel Corporation Method of forming a microelectronic package using control of die and substrate differential expansions and microelectronic package formed according to the method
US20070269930A1 (en) * 2006-05-19 2007-11-22 Texas Instruments Incorporated Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
US7588968B1 (en) * 2008-03-31 2009-09-15 Intel Corporation Linked chip attach and underfill
US9073730B2 (en) * 2008-10-23 2015-07-07 The Ames Companies, Inc. Deck box
JP5310634B2 (ja) * 2010-04-09 2013-10-09 千住金属工業株式会社 はんだ付け装置
JP5333572B2 (ja) * 2011-12-22 2013-11-06 富士通セミコンダクター株式会社 半導体素子の実装方法及び半導体装置の製造方法
CN110824338A (zh) * 2019-10-17 2020-02-21 苏州长光华芯光电技术有限公司 一种自动测试芯片的方法及系统
JP2021197514A (ja) * 2020-06-17 2021-12-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、および充填樹脂

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989444A (en) * 1988-08-09 1991-02-05 Daikin Industries, Ltd. Industrial robot for pressing system, pressing system, and method for bending plate material
JP2786700B2 (ja) * 1989-11-29 1998-08-13 株式会社日立製作所 半導体集積回路装置の製造方法および製造装置
JPH05315400A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 電子回路装置の接合装置
DE4309092C2 (de) * 1993-03-22 1998-11-12 Joachim Dr Scheerer Verfahren und Vorrichtung zur Handhabung und zum Transport von Wafern in Reinst-Räumen
US5417537A (en) * 1993-05-07 1995-05-23 Miller; Kenneth C. Wafer transport device
TW295677B (zh) * 1994-08-19 1997-01-11 Tokyo Electron Co Ltd
JP3287744B2 (ja) * 1995-08-12 2002-06-04 ティーディーケイ株式会社 電子部品の特性測定方法及び装置
JP3037229B2 (ja) * 1997-10-23 2000-04-24 新潟日本電気株式会社 ベアチップ実装方法及び実装装置
KR100643105B1 (ko) * 1998-05-06 2006-11-13 텍사스 인스트루먼츠 인코포레이티드 플립-칩 전자 디바이스를 언더필링하는 저응력 방법 및 장치
KR100584818B1 (ko) * 1999-04-16 2006-05-30 동경 엘렉트론 주식회사 반도체 장치의 제조 방법 및 그 제조 라인
US6591161B2 (en) * 2001-01-31 2003-07-08 Wafermasters, Inc. Method for determining robot alignment
JP2003115503A (ja) * 2001-10-05 2003-04-18 Ricoh Co Ltd 高温処理部品の調整組立装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102248240A (zh) * 2010-03-31 2011-11-23 格罗方德半导体公司 用加强冷却方法在晶粒-基板焊接过程降低精密半导体装置的金属堆栈中的机械应力
CN102248240B (zh) * 2010-03-31 2015-08-26 格罗方德半导体公司 用加强冷却方法在晶粒-基板焊接过程降低精密半导体装置的金属堆栈中的机械应力
WO2018195757A1 (en) * 2017-04-25 2018-11-01 Abb Schweiz Ag Method and apparatus for estimating throughput of production line
US11205235B2 (en) 2017-04-25 2021-12-21 Abb Schweiz Ag Method and apparatus for estimating throughput of production line
TWI820228B (zh) * 2018-10-15 2023-11-01 日商東京威力科創股份有限公司 裝配狀態提示裝置及裝配狀態提示方法

Also Published As

Publication number Publication date
US6977429B2 (en) 2005-12-20
US20050124090A1 (en) 2005-06-09
WO2005057627A3 (en) 2005-09-22
JP2007515064A (ja) 2007-06-07
US7323362B2 (en) 2008-01-29
KR20070028296A (ko) 2007-03-12
WO2005057627A2 (en) 2005-06-23
EP1697239A2 (en) 2006-09-06
US20060027907A1 (en) 2006-02-09
EP1697239A4 (en) 2010-01-27

Similar Documents

Publication Publication Date Title
US7323362B2 (en) Manufacturing system and apparatus for balanced product flow with application to low-stress underfilling of flip-chip electronic devices
US7898083B2 (en) Method for low stress flip-chip assembly of fine-pitch semiconductor devices
EP0977253B1 (en) Flip-chip bonding of semiconductor chips
US7498678B2 (en) Electronic assemblies and systems with filled no-flow underfill
US6365978B1 (en) Electrical redundancy for improved mechanical reliability in ball grid array packages
US20050253281A1 (en) Vibration-assisted method for underfilling flip-chip electronic devices
US20060084250A1 (en) Methods of making microelectronic packages with conductive elastomeric posts
EP1992016A2 (en) Flip-chip device having underfill in controlled gap
EP1800337A2 (en) Grooved substrates for uniform underfilling solder ball assembled electronic devices
KR100563512B1 (ko) 플립-칩 전자 장치를 낮은 스트레스로 언더필링하는 장치 및 방법
US6245583B1 (en) Low stress method and apparatus of underfilling flip-chip electronic devices
TWI427712B (zh) 半導體裝置中控制未填滿流的熱分析法
WO2007087502A2 (en) Flip-attached and underfilled stacked semiconductor devices
US7701071B2 (en) Method for fabricating flip-attached and underfilled semiconductor devices
US20090279275A1 (en) Method of attaching an integrated circuit chip to a module
Pienimaa et al. Stacked modular package
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
US20120094441A1 (en) Semiconductor Chip Attach Configuration Having Improved Thermal Characteristics
CN101390217A (zh) 在受控间隙中具有底填充的倒装芯片装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20061213