JP2007515064A - フリップチップ電子デバイスの低応力アンダーフィルへの適用を備えた、バランスのとれた製造フローのための製造システム及び装置 - Google Patents

フリップチップ電子デバイスの低応力アンダーフィルへの適用を備えた、バランスのとれた製造フローのための製造システム及び装置 Download PDF

Info

Publication number
JP2007515064A
JP2007515064A JP2006542872A JP2006542872A JP2007515064A JP 2007515064 A JP2007515064 A JP 2007515064A JP 2006542872 A JP2006542872 A JP 2006542872A JP 2006542872 A JP2006542872 A JP 2006542872A JP 2007515064 A JP2007515064 A JP 2007515064A
Authority
JP
Japan
Prior art keywords
product
chamber
pallet
workstation
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006542872A
Other languages
English (en)
Inventor
オデガード、チャールズ、エイ．
ヤムナン、ビヌ
− チェン チー、ツー
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2007515064A publication Critical patent/JP2007515064A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

製品を製造するシステム（１００）であって、このシステムにおいて、第１のワークステーション（１０１）は、製品部品に第１の製造アクションを実行するように機能し得、この第１のステーションは第１の入口（１０１ａ）及び第１の出口（１０１ｂ）を有する。第２のワークステーション（１０２）は、製品部品に第２の製造アクションを実行するように機能し得、この第２のステーションは第２の入口（１０２ａ）及び第２の出口（１０２ｂ）を有する。第１の出口と第２の入口の間の搬送ライン（１０３）は、コンピュータ制御で製品部品を移動させるように機能し得る。チャンバー（１０４）は、搬送ラインの一部を囲み、その搬送が、第１のステーションから第２のステーションへのバランスのとれたスループットを達成するように構成される一方、製品部品は、チャンバーを介する搬送の間、コンピュータ制御された環境条件（１１０）にさらされる。チャンバーでのバランスのとれたスループットは、チャンバー内の製品部品の位置及び時間用にコンピュータ制御されたモニター（１０５ａ）を備えた、製品のための待機ラインによって達成される。

Description

本発明は全般的に電子システム及び半導体デバイスの分野に関連し、更に特定して言えば、プロセス制御を向上させ、半導体デバイスのアッセンブリにおける熱機械的応力を低減させるための装置に関連する。
印刷回路基板など、集積回路（ＩＣ）チップがはんだバンプ接続により導電線で絶縁基板上にアセンブルされる場合、チップはバンプによって基板から間隔が空けられ、それにより、チップと基板との間にギャップが形成される。ＩＣチップは典型的に、シリコン、シリコン・ゲルマニウム、又はガリウム砒素などの半導体であり、基板は通常、セラミック又はＦＲ−４などのポリマー・ベースの材料でできている。従って、チップと基板の熱膨張係数（ＣＴＥ）には大きな差がある。例えば、半導体材料にシリコン（約２．５ppm／℃）、基板材料に可塑性ＦＲ−４（約２５ppm／℃）を用いる場合、ＣＴＥの差は実質的に一桁である。このＣＴＥの差があるために、そのアッセンブリが、デバイス使用又は信頼性試験の間温度サイクルを経ると、はんだ相互接続、特に接合領域に熱機械的応力が生じる。これらの応力は、接合及びバンプの疲労となり易く、結果として、アッセンブリのクラック及び最終的な破損となる。
電気的接続に影響を与えることなく、機械的応力を分散するため及びはんだ接合を強化するために、半導体チップと基板の間のギャップは、通常、ポリマー材料（polymeric material）で充填され、これが、バンプを封止し、ギャップを充填する。例えば、ＩＢＭ（International Business Machines Corporation）が開発した周知の「Ｃ−４」プロセスでは、シリコン・チップとセラミック基板との間のギャップを充填するためにポリマー材料が用いられる。
封止体は、典型的に、はんだバンプがリフロー・プロセスを受け、ＩＣチップと基板との間の電気的接続のための金属接合を形成した後に提供される。「アンダーフィル」と呼ぶこともある、粘性ポリマー前駆体が、チップに隣接する基板上にディスペンスされ、毛細引力によってギャップ内に引き込まれる。この前駆体はその後、加熱され、重合され、硬化されて封止体を形成する。
この硬化プロセスに必要とされる温度サイクルが、それ自体に対する熱機械的応力を生じさせ、これがチップ及び／又ははんだ相互接続に好ましくないことは、この業界でよく知られている。例えば、アンダーフィル・プロセスの直ぐ前のリフロー後の冷却工程によって、及びアンダーフィル硬化工程後の冷却によって生じる応力は、はんだ接合を剥離させたり、チップのパッシベーション膜にクラックを生じさせたり、又は破断を回路構造内に拡大させたりする可能性がある。一般に、集積回路の層状構造のクラックの生じ易さは、種々の層の厚みを低減させ、低誘電率絶縁体の機械的弱さを増加させることによって著しく増加する。
このため、アンダーフィル・プロセスの有害な副作用なしに、アンダーフィル材料の応力分散の利点を享受し得、その結果、デバイス信頼性を向上させるアッセンブリ手法が求められている。この手法は、一貫性があり、低コストであり、及び異なる半導体製品ファミリ、及び幅広い範囲の設計及びプロセス・バリエーションに適用するのに充分な適応性があるべきである。好ましくは、これらの技術的革新は、製造サイクルタイムを短縮し、スループットを高めつつ、達成されるべきである。新しい装置設計は、プロセス・フローの種々の工程で、製品の製造利点を提供するために充分に汎用的であるべきである。
本発明の一実施例は、製品を製造するためのシステムであり、このシステムにおいて、第１のワークステーションが、完成していない製品のピース部品（piece parts）に対し第１の製造アクションを実行するように機能し得、この第１のステーションは第１の入口及び第１の出口を有する。第２のワークステーションは、製品部品に対し第２の製造アクションを実行するように機能し得、この第２のステーションは第２の入口及び第２の出口を有する。第１の出口と第２の入口の間の搬送ラインは、製品部品をコンピュータ制御で移動させるように機能し得る。チャンバーは、搬送ラインの一部を囲み、その搬送が、第１のステーションから第２のステーションへのバランスのとれたスループットを達成する一方で、製品部品が、そのチャンバーを介する搬送の間、コンピュータ制御された環境条件にさらされるように構成される。
搬送ラインは、製品部品を保持するための可動プラットフォーム又はパレットを備えた機械的システムを含む。チャンバーでのバランスのとれたスループットは、チャンバー内の部品の位置及び時間を追跡するためのコンピュータ制御されたモニターを備えた、製品部品のための待機ライン（waiting lines）によって達成される。このような製品の一例は、半導体デバイスである。
本発明の別の実施例は、製造された製品を受け取り、保存し、搬送し、解放するためのチャンバーであって、このチャンバーは、製品製造の種々の段階で製造フローへ挿入され得る。チャンバーは、ガス雰囲気（gaseous ambient）、湿度、及び温度など、特定の環境を維持する。チャンバーは、センサを備えた、コンピュータ制御された入口及び出口、及び入口と出口を接続する搬送システムを有する。搬送システムは、製品又は部品を搬送するのに適した可動プラットフォームを含み、このシステムは、水平に回転する円形コンベヤ（carousels）、又は垂直に回転するホイール（wheels）、又は延長されたコンベヤ・システムを利用して、プラットフォームに置載された製品部品のための待機ラインを作るように設計される。バランスのとれたスループットを達成するために、コンピュータ制御されたモニターがプラットフォームの位置及び時間を追跡する。
本発明の別の実施例は、少なくとも１つのコンタクト・パッドを有するチップ、及び少なくとも１つの端子パッドを有する基板を含む半導体デバイスの、応力が軽減されたアッセンブリのための方法である。まず、基板をパレット上に配置し、はんだボールなどのリフロー素子（element）をチップのコンタクト・パッドに取り付ける。その後、リフロー素子が基板の端子パッドに接触して配置されるように、このチップを基板上に裏返しにする。次に、パレットを、リフロー・オペレーションを実行するのに適した第１のワークステーションに移動させ、ここで、はんだボールをリフローするためにチップ及び基板に熱エネルギーを供給し、ギャップで間隔が空けられたチップ及び基板のアッセンブリをつくる。このアッセンブリを含むパレットは、その後、第１のワークステーションから、一定の第１の温度に維持された第１のチャンバーへ搬送され、このパレットは、第１の期間の間、待機ラインに配置される。
指令に応じて、パレットは、前記待機ラインから引き出され、アンダーフィル・オペレーションを実行するのに適した第２のワークステーションに移動され、ここで、アッセンブリのギャップはポリマー前駆体で充填される。次に、充填されたアッセンブリを含むパレットは、第２のワークステーションから、前駆体を部分的に重合させるのに充分な一定の第２の温度に維持された第２のチャンバーへ搬送され、このパレットは、第２の期間の間、待機ラインに配置される。
指令に応じて、パレットは、待機ラインから引き出され、前駆体の重合を完了させるのに適した第３のワークステーションに移動され、ここで、前駆体を完全に重合させる。最後に、完成したアッセンブリは室温まで冷却される。全ての加熱及び冷却工程は、コンピュータ制御されたランプレートで実行される。一定の温度の待機期間と共に、温度上昇又は低下（ramp）は、熱機械的応力を緩和するように設計される。
本発明の実施例は、はんだボール及びバンプ接合ＩＣアッセンブリ、半導体デバイス・パッケージ、表面実装及びチップ・スケール・パッケージに関連する。本発明が、適応性があり高スループットのアッセンブリ手法を提供し、それによって、応力が非常に低く信頼性のある製品となることは、技術的利点である。更なる技術的利点は、本発明が、製造ライン・フローのバランスをとるためにチャンバーを用いることであり、これは、製造フローの種々の段階で製造フローに挿入することができるという、その概念及び特徴において充分に汎用的である。更なる技術的利点には、ＩＣ小型化の現在のトレンドに対応して、アッセンブリを一層小さな寸法及び機械的に一層弱い材料に縮小する機会、及び、入力／出力数を一層増やす現在のトレンドに対応して、チップ・コンタクトをチップ・パラメータに沿った直線的配置に制限するのではなく、チップ・コンタクトをそのチップ・エリアにわたって一層均一に分散する機会が含まれる。
本発明の特定の実施例によって示される技術的利点は、添付の図面及び添付の特許請求の範囲に記載の新規の特徴と関連して考究すれば、本発明の好ましい実施例の以下の説明から明らかになるであろう。
本発明は、2001年4月10日に発行された米国特許番号6,213,347号、及び2001年5月8日に発行された米国特許番号6,228,680号（Thomas, ”Low Stress Method and Apparatus for Underfilling Flip-Chip Electronic Devices”）、及び2001年6月12日に発行された米国特許番号6,245,583号（Amador et al., ”Low Stress Method and Apparatus of Underfilling Flip-Chip Electronic Devices”）に関連する。
本発明の一実施例を説明するため、図１は、或る製品の製造プロセス・フローの一部を形成するように連続的に配置された、ワークステーション及び他のシステムのグループ１００を概略的に示す。製造フローの方向は、図１では破線矢印１０３で示している。半導体技術におけるこのような製品及び製造フローの一例は、フリップチップ・プロセスを用いた基板上への集積回路チップのアッセンブリである。
図１において、第１のワークステーション１０１は、第１の入口１０１ａ及び第１の出口１０１ｂを有する。ワークステーション１０１は、製品に対し特定の製造アクションを実行するように機能する。半導体デバイス製造の技術において、このアクションは、例えば、はんだ相互接続のリフローであり得る。第２のワークステーション１０２は、第２の入口１０２ａ及び第２の出口１０２ｂを有する。ワークステーション１０２は、ワークステーション１０１のアクションに続いて、製品に対し別の特定の製造アクションを実行するように機能する。半導体デバイス製造の技術において、このアクションは、例えば、アンダーフィル前駆体のディスペンスであり得る。
製品搬送ライン１０３は、第１の出口１０１ｂと第２の入口１０２ａを接続する。この搬送ラインは、製品部品をコンピュータ制御で出口１０１ｂから入口１０２ａへ移動させる手段を提供する。例えば、搬送ライン１０３は、ワークピースを保持するパレット又はプラットフォームを移動させるように機能し得る機械式レール・ラインであり得る。例として、パレット上に置載される製品部品は、製造工程を受ける必要がある半導体デバイス部品であり得る。
チャンバー１０４は、搬送ライン１０３の部分１０３ａを囲む。チャンバー１０４は、第１のワークステーション１０１の出口１０１ｂに面する入口１０４ａ、及び第２のワークステーション１０２の入口１０２ａに面する出口１０４ｂを有する。このチャンバー１０４はラインの部分１０３ａのための環境１１０を提供し、これは、コンピュータ制御された条件下にある。これらの環境条件の例には、ガス雰囲気、ガス圧、湿度、及び温度が含まれる（更なる詳細については図２から図４を参照）。更に、チャンバー１０４内の搬送ライン１０３ａは、第１のワークステーション出口１０１ｂから第２のワークステーション入口１０２ａへの部品の、バランスのとれた調整されたスループットを達成するように、構成されコンピュータ制御される。搬送ラインの１つの特徴は、チャンバー１０４内の製品部品のための待機ラインの形成であり、別の特徴は、それら待機ラインが特定の製造工程を円滑にし得ることであり、その特定の製造工程は、温度など、規定された環境条件下で費やされる時間を特有の特徴として含む。適切な搬送ライン構成の幾つかの例は図２から図４に示す。
チャンバー１０４を介するバランス調整されたライン搬送は、重合プロセスで放出されるガスの温度及び／又は濃度など、特定の条件を探知するモニターによって維持される。図１のチャンバー１０４では、幾つかのモニターを、１０５ａ、１０５ｂ、１０５ｃ、及び１０５ｄで概略的に例示している。これらのモニターは、コンピュータで制御され、データ及びフィードバックをコンピュータへ提供する。
本発明の別の実施例は、製造された製品を受け取り、保存し、搬送し、解放するためのチャンバーであり、このチャンバーは、時には、１つ又はそれ以上のその特徴をわずかに変化させて、製品製造の種々の段階で製造フローへ挿入され得るように構成される。適切なチャンバーの例は、図２、図３、及び図４に示す。各チャンバーの黒い矢印は、それぞれの入口からそれぞれの出口への、チャンバーを介する製品フローの全体的な方向を示す。
次に図２を参照すると、入口２０４ａ及び出口２０４ｂを有するチャンバー２０４の概略的な断面図が示されている。製品搬送ラインは、入口２０４ａと出口２０４ｂを接続する。図２において、チャンバーを介する製品搬送ラインは３つの区画で示されている。区画２０３ａ及び２０３ｃは、直線的な部分を含んでいてもよく、或いは、別の輪郭を有していてもよく、区画２０３ｂは製品待機部分である。この例の待機部分２０３ｂは、軸２３０（これは、ホイール２０３ｂの面に対して垂直である）の周りを垂直に回転可能なホイールである。搬送システムは、製品部品を搬送するのに適した可動プラットフォーム又はパレットを有し得る。
製品ユニット又は部品（例えば、パレット上の製品）２２０ａは、入口２０４ａからホイール２０３ｂへ移動されると、ホイール上の位置にアクセスし、回転するホイール上で所定の時間量を費やすことができる。図２では、幾つかの更なる製品部品又はユニット２２０ｂ、２２０ｃなどが示されている。ホイール及びホイールの製品ホルダー２２１は、製品部品がチャンバー２０４に入っていく際それらを収容する。各製品又は部品の位置及び休止時間は、センサによって監視され、これらは、待機時間を制御するコンピュータへデータをフィードバックする。図２では幾つかのセンサ２０５を概略的に示している。監視された製品ユニットの位置及び休止時間データは、チャンバー２０４を介した、コンピュータによってバランス調整された製品スループットを可能にするために必要とされる入力である。適応性を付加するため、幾つかのチャンバーが、場合によっては異なる速度で回転可能な、多数のホイールを有していてもよい。
種々の特徴の付加により、チャンバー２０４は、製品製造の種々の段階に挿入するための適応性を有するものとなる。製品が半導体デバイスであり、製造プロセスが基板上への集積回路チップのアッセンブリ、又は基板上へのパッケージ・デバイスのアッセンブリであるアプリケーションでは、チャンバー２０４は、コンピュータ制御された、ガス雰囲気、ガス圧、及び湿度の環境を特徴とし得、更に、チャンバー２０４は、コンピュータ制御された温度を提供し得る。これらの環境条件は、一定のままであってもよく、又は所定の方式又は周期で変化してもよい。図２では、これらの環境条件を全般的に２１０で示している。
図３は、入口３０４ａ及び出口３０４ｂを有するチャンバー３０４の上面を示す。搬送ラインは、入口３０４ａと出口３０４ｂを接続する。図３において、チャンバーを介する製品搬送ラインは３つの区画で示されている。区画３０３ａ及び３０３ｃは、直線的な部分を含んでいてもよく、或いは、別の輪郭を有していてもよく、区画３０３ｂは製品待機部分である。この実施例の待機部分３０３ｂは、軸３３０（これは、円形コンベヤ３０３ｂの面に対して垂直である）の周りを水平に回転する円形コンベヤである。搬送システムは、製品部品を搬送するのに適した可動プラットフォーム又はパレットを有し得る。
製品部品又はユニット（例えば、パレット上の製品）３２０ａは、入口３０４ａから円形コンベヤ３０３ｂへ移動されると、円形コンベヤにアクセスし、回転する円形コンベヤ上で所定の時間量を費やすことができる。図３では、幾つかの更なる製品ユニット３２０ｂ、３２０ｃなどが示されている。円形コンベヤは、チャンバー３０４用に意図された特定の製品を収容する。各製品の位置及び休止時間は、センサによって監視され、これらは、待機時間を制御するコンピュータへデータをフィードバックする。図３では幾つかのセンサ３０５を概略的に示している。監視された製品ユニットの位置及び休止時間データは、チャンバー３０４を介した、コンピュータによってバランス調整された製品スループットを可能にするために必要とされる入力である。適応性を付加するため、幾つかのチャンバーが、場合によっては異なる速度で回転可能な、多数のホイールを有していてもよい。
図２で説明した実施例と同様に、種々の特徴の付加により、図３のチャンバー３０４は、製品製造の種々の段階に挿入するための適応性を有するものとなる。製品が半導体デバイスであり、製造プロセスが基板上への集積回路チップのアッセンブリ、又は基板上へのパッケージ・デバイスのアッセンブリであるアプリケーションでは、チャンバー３０４は、コンピュータ制御された、ガス雰囲気、ガス圧、及び湿度の環境を特徴とし得、更に、チャンバー３０４は、コンピュータ制御された温度を提供し得る。これらの環境条件は、一定のままであってもよく、又は所定の方式又は周期で変化してもよい。図３では、これらの環境条件を全般的に３１０で示している。
図４は、製造された製品又は部品を受け取り、保存し、搬送し、解放するための別の装置の概略的な上面図を示す。この装置は、製品製造の種々の段階での製造フローへの挿入に適している。チャンバーの機能及び適応性に関していえば、図４の装置は、図２及び図３で説明した実施例と同様である。
しかし、製品の保存に関しては、図４の装置は、複数の、直線的であるが長い製品待機ラインを含んでいる。図４を参照すると、チャンバー４０４は、コンピュータ制御された入口４０４ａ及び出口４０４ｂを接続する製品搬送ライン４０３を有する。製品又は部品は、チャンバーに入った後、第１のコンベヤ４０３ａに沿って搬送される。これはその後、複数の直線的なストレッチ（stretch）４３０として設計された、搬送ラインの待機部分４０３ｂに入る。ストレッチ４３０は、任意の所定の時間期間、製品又は部品が置載された可動プラットフォーム又はパレットを保存することができる。これらのライン部分は、コンベヤ・ベルトとして動いてもよい。多数のライン部分を有する実施例の場合、各ベルトが異なる速度で移動してもよい。指令に応じて、製品は、第３のコンベヤ４０３ｃ及び出口ドア４０４ｂで、最終的にチャンバーを出る。滞留する位置及び時間はコンピュータ制御される。コンピュータにデータを供給するモニターは、全般的に４０５で示している。チャンバーの環境条件４１０は、コンピュータ制御された、ガス雰囲気、圧力、及び湿度に加え、温度を含む。
図４の装置の実施例を、リフロー炉５０１とアンダーフィル・ディスペンス装置５０２との間の半導体デバイス・アッセンブリ・ラインに挿入したものが、図５に概略的に示されている（幾つかのタイプのリフロー炉及びアンダーフィル・ディスペンス装置が市販されている。好ましいアンダーフィル技術については、上述の米国特許を参照されたい）。コンベヤ５０３は、加熱されたチャンバー５１０への自動搬送のためにパレット５０４を届けるように機能し得る。リフロー炉の出力コンベヤ５０３に搭載される位置センサ５０５は、パレット５０４など、入ってくるパレット・ユニットの存在を検出する。このセンサは、チャンバー５１０を制御するコンピュータ５２０へ電気信号を送信する。トラップドア（trap door）５１１がぱっと開き、リフロー炉５０１の出力コンベヤ５０３からチャンバー５１０の入力コンベヤ５１２上へパレット５０４を直接搬送できるようにする。トラップドア５１１は、パレット５０４の搬送が完了すると閉まる。チャンバー５１０は、制御された雰囲気及び制御された温度（好ましくは上昇させた温度。図７参照。）で特徴付けられる。
入力コンベヤ５１２から、パレット５０６が中央コンベヤ５１３へ搬送される。図５の実施例では、中央コンベヤ５１３は双方向に移動し、（次に供給され得るパレットを受け取るために入力コンベアを空けておき）入ってくるパレットが直ぐに配置され得、先に入ったパレット５０７が要求に応じて出力コンベヤ５１４上に配置され得るようにする。トラップドア５１５はぱっと開き、チャンバー５１０の出力コンベヤ５１４からアンダーフィル・ディスペンス装置５０２の入力コンベヤ５０９上へパレット５０８を直接搬送できるようにする。トラップドア５１５は、搬送が完了すると閉まる（アンダーフィル・ディスペンス装置内部のツールについては、図５では予熱台５０２ａのみを示す）。予熱台５０２ａの上に搭載される位置センサ５３０は、次のパレットを受け取る可能性を検出する。センサ５３０は、チャンバー５１０を制御するコンピュータ５２０へ電気信号を送信する。データ・フィードバック及びコンピュータ制御によって、図５のシステムは、バランスのとれた製品フロー及び製造時間の適応性を確実にする。
図６に示す実施例は、はんだリフロー及びデバイス・アンダーフィル製造システムを概略的に示し、図７で時間プロファイルに対して対応する温度を示すことができるように配置されている。室温のピック・アンド・プレース装置６０１で開始し（曲線部７０１）、製品部品は、リフロー炉６０２に移動し、リフロー・プロセスを受ける。リフロー・プロセスは、合わせると時間ｔ１から時間ｔ２までの期間にわたる２つの段階、７０２ａ及び７０２ｂの加熱サイクルと、その後続く部分冷却サイクル７０３とを有するように概略的に示されている（実際の加熱及び冷却サイクルは、選択されるリフロー材料に因る）。部分冷却温度７０３ａは、好ましくは90℃から120℃であり、室温よりも著しく高い。
製品部品は、かなりの時間の期間、地点７０３ａに達したその温度に留まる。この期間は、まず製品部品が第１のチャンバー６０３で費やす、ｔ２からｔ３までの適応可能な（flexible）時間の期間（チャンバー６０３の特性は図５に関連して更に詳細に説明している）、その後、製品がアンダーフィル前駆体を受け取る必要がある、ｔ３からｔ４までの時間の期間、そして最後に、製品が第２のチャンバー６０５で費やす、ｔ４からｔ５までの時間の期間（チャンバー６０５の特性は図５で説明した特性に類似する）である。アンダーフィル前駆体を完全に重合させるため、製品は、アンダーフィル硬化炉６０６に入り、（選択されたアンダーフィル材料に従って）いくらか上昇させた温度７０５でｔ５からｔ６までの時間期間を費やす。硬化炉６０６を出た後、製品温度は、ランプサイクル７０６で室温まで冷却される。
図７では、図６の実施例によって達成される時間／温度グラフ（実線曲線）の技術的利点が、従来技術で典型的な時間／温度グラフ（点線曲線）と対比されている。後者のグラフは、室温までの深い冷却サイクル、それぞれ、曲線部分７１０及び７１１、７１２及び７１３、を特徴とする。これらの深い冷却サイクルは、はんだ接合及び隣接する誘電体材料に、これらのデバイス・ゾーンが破断及び破損を受ける恐れのある大きさの熱機械的応力を生じさせる（図１０及び図１１参照）。図８には、既知の技術に基づいたアッセンブリ製造ラインの典型的な例を概略的に示す。製品は、ピック・アンド・プレース装置８０１からリフロー炉８０２へ移動する。製品はその後、ステージング（staging）・ラインで室温まで冷却されるのを待ち得る。ディスペンス装置８０４でアンダーフィル前駆体を受け取った後、製品は、再び、ステージング・ラインで室温まで冷却されるのを待ち得る。アンダーフィル前駆体が硬化炉８０６で重合された後、完成した製品が最終的に室温まで冷却される。
本発明の別の実施例は、半導体デバイスの、応力が低減されたアッセンブリの方法である。デバイスは、基板上にフリップ・アセンブルされた集積回路チップを含んでいてもよく、或いは、リフロー接続によって基板に取り付けられたパッケージ・ユニットを含んでいてもよい。この方法の一例を図９のプロセス・フロー・チャートに概略的に示す。
このプロセス・フローへの１つの入力は、少なくとも１つのコンタクト・パッドを有する半導体チップから成るピース部分９０１である。一例は、はんだ付け可能な又は溶接可能な表面を有する金属パッドを備えたシリコン集積回路であり、別の例は、はんだ付け可能な表面を有する金属パッドを備えたパッケージ半導体デバイスである。好ましいはんだ付け可能な表面は、ニッケル又はパラジウム表面を含む。別の入力は、はんだボール又は錫バンプなど、リフロー対応可能な素子から成るピース部分９０２である。好ましいリフロー対応可能な素子、即ちコネクタは、錫／銀、錫／ビスマス、又は錫／鉛からつくられる。別の入力は、はんだ付け可能な表面を備えた少なくとも１つの端子パッドを有する基板から成るピース部分９０３であり、好ましい例は、金被覆銅パッドを備えたＦＲ−４印刷回路基板である。別の入力は、半導体デバイスを搬送するのに適した可動プラットフォームから成るピース部分９０４であり、一例はパレットである。
プロセス工程９０５において、リフロー素子９０２が、チップ９０１のコンタクト・パッドに取り付けられる。好ましい取り付け技術は、パッド上にコネクタ素子をリフローすることである。工程９０６において、基板９０３がパレット９０４上に配置される。
工程９０７において、リフロー素子９０２が取り付けられたチップ９０１は、リフロー素子９０２が基板９０３の端子パッドと接触して配置されるように、パレット９０４上に配置された基板９０３上に裏返しにされる。次の工程で、パレットは第１のワークステーション９０８に移動される。このワークステーションは、リフロー・オペレーションを実行するのに適した装置であり、好ましい装置は、自動チェーンリンク・スループットを備えた、コンピュータ制御されるリフロー炉である。この第１のワークステーション９０８において、熱エネルギーが、素子９０２をリフローするのに充分な量でパレット上のチップ９０１及び基板９０３に供給される。はんだが溶融するこの工程９０９により、スペーシング要素としてリフロー・コネクタを備えた、ギャップで間隔が空けられたチップ９０１及び基板９０２のアッセンブリがつくられる。コネクタは、第１のワークステーション９０８で固化され得るが、コネクタの温度は、溶融温度より著しく低くなるべきではなく、明らかに室温ではない。
遅延なく、チップ／基板アッセンブリが置載されたパレットは、ワークステーション９０８から第１のチャンバー９１０に搬送される。この搬送の間、チップ／基板アッセンブリの温度は実質的に低下しない。第１のチャンバー９１０は、図２、図３、及び図４で説明した装置のチャンバーと同様に構成される。新たに到着したパレットは、第１の期間の間、待機ラインに配置される。この待機期間の間、アッセンブリの温度は、一定であり、アッセンブリのはんだ接合に熱機械的応力の蓄積が少ししか存在しないようなレベルに維持される。パレットの位置、温度、環境条件、及び時間は、センサによって監視され、コンピュータによって制御される。
次のプロセス工程において、アッセンブリを載せたパレットは、第１のチャンバー９１０の待機ラインから引き出され、第２のワークステーション９１１へ移動される。このワークステーションは、アンダーフィル・オペレーションを実行するのに適した装置であり、好ましい装置は、所定のレートでアンダーフィル前駆体をディスペンスする位置及びノズル開口に設計されたコンピュータ制御シリンジ（syringes）を備え、雰囲気制御及び温度制御されるチャンバーから成る。工程９１２において、前駆体は、制御されたレートで毛細引力によってチップ／基板アッセンブリのギャップを充填する。好ましいアンダーフィル前駆体には、酸無水物エポキシ又はシアノエステル（cyanoester）などのポリマーが含まれ、これらのポリマーの場合、チップ／基板アッセンブリの温度は、好ましくは、90℃から120℃までの範囲であるべきである。
アンダーフィル・プロセスの後、充填されたアッセンブリを載せたパレットは、第２のワークステーション９１１から第２のチャンバー９１３へ搬送される。第２のチャンバー９１３は、図２、図３、及び図４で説明した装置のチャンバーと同様に構成される。新たに到着したパレットは、第２の期間の間、待機ラインに配置される。この待機期間の間、アッセンブリの温度は、一定であり、アンダーフィル・ポリマー前駆体を少なくとも部分的に重合させるのに充分なレベルに維持される。パレットの位置、温度、環境条件、及び時間は、センサによって監視され、コンピュータによって制御される。
次に、アンダーフィルされたアッセンブリが置載されたパレットは、待機ラインから引き出され、アンダーフィル・ポリマーの重合を完了させるのに適した第３のワークステーション９１４へ移動される。プロセス工程９１５は、重合（ポリマー硬化と呼ぶこともある）、及びこれにより基板上のフリップ・チップのアッセンブリの、完了を示す。
完了したアッセンブリは、第３のワークステーション９１４を出て、工程９１６で室温まで冷却される。図９の全プロセス・フローの間、加熱および冷却工程は、熱機械的応力の蓄積を避けるため、又は存在する応力を緩和させるため、コンピュータ制御されたランプレート及び待機時間で実行される。完了したアッセンブリは、最終的に出荷準備ができている（９１７）。
図９に示したアッセンブリ・プロセス・フローでは、温度プロファイルがコンピュータ制御され、１つ又はそれ以上のプロセス工程後の室温までの低下が避けられ、このプロセス・フローの技術的利点は、はんだ接合及び隣接する誘電体材料の熱機械的応力分散の有限要素モデリングによって裏付けることができる。
図１０では、メガパスカル（Mpa）で測定される、はんだ接続の平均引っ張り応力が、アッセンブリ・プロセスの３つの段階に対してグラフ化されている。段階１００１は、チップが基板にはんだ付けされ、アンダーフィル前にリフロー温度から室温まで冷却された後の応力値である。段階１００２は、チップが基板にはんだ付けされ、アンダーフィル前にリフロー温度から約90℃まで冷却された後の応力値である。段階１００３は、チップが基板にはんだ付けされ、90℃までのみ冷却され、アンダーフィルされ、硬化され、室温まで冷却され、更に、動作条件下で動作させた後の応力値である。点線１０１０は、高性能集積回路で用いられるような、典型的な低誘電率（low-k）層間（interlevel）誘電体材料が耐え得る、おおよその最大引っ張り強度を示す。図１０で分かるように、引っ張り強度限界は約105 Mpaである。これは、段階１となるプロセスの場合、このプロセスがその材料耐性よりも大幅に高い応力レベルに直面するため、層間誘電体層にクラックが発生する重大な危険性があることを意味する。一方、段階２となる本発明の実施例ではこの危険性を避けている。
図１１Ａ及び図１１Ｂは、基板にアセンブルされるべきチップの、特に選択されたはんだボールのモデル化結果を示し、これらのモデル化結果は、本発明の装置及び方法実施例の利点を裏付ける。図１１Ａは、半導体チップに取り付けられた複数のはんだボールを表わし、チップ・コーナーに最も近いはんだボールが１１０１（コーナー・ボール）で示されている。アッセンブリの種々の段階及び温度露出でこれらのはんだボールにかかる引っ張り応力は、チップ中央からチップ・コーナーに達するラインに沿って計算される。このラインに沿って、中心から最も遠いコーナー・ボール１１０１、及び地点Ａ及びＢを含み、幾つかのはんだボールがある。地点Ａに対し、参照のためｘ−ｙ座標系を示している。
図１１Ｂでは、計算された引っ張り応力（Mpaで表す）が、ｘ軸に沿った地点Ａまでの距離（μｍで表す）の関数としてグラフ化されている。応力は、３つの製造状況に対して計算されている。曲線１１１０は、リフロー温度からの冷却後及びアンダーフィル工程の前の室温での応力を示す（従来の製造方法）。曲線１１１１は、リフロー温度後及びアンダーフィル工程の前で90℃に維持された応力を示す（本発明の方法）。曲線１１１２は、アッセンブリの完成後、動作条件下の応力を示す。線１１１３は、高速高性能集積回路で層間絶縁体として用いられる低誘電率誘電体材料の、おおよその応力限界（約105 Mpa）を示す。
曲線１１１０から、チップ・コーナーに近くに、従来の製造プロセスでの温度変動によって生じる応力がＩＣ誘電体の引っ張り強度を超えるリスク・ゾーンがあることが明らかである。従って、層間誘電体の凝集クラック（cohesive cracking）がこの応力ゾーン内に生じる可能性がある。この危険な応力ピーク及びクラックの危険性は、図１１Ａのコーナーはんだ接続１１０１の近辺で特に顕著である。
本発明を例示用の実施例に関して説明してきたが、この説明が限定的な意味で解釈されることは意図していない。当業者であれば、この説明を参照すれば、これらの例示用の実施例の種々の変形及び組合せだけでなく、本発明の他の実施例が明らかであろう。
一例として、図９のプロセス・フロー・チャートは、図９で示したＩＣチップの代わりにパッケージ半導体デバイスを代用したアッセンブリ・プロセスに適用することができる。そのため、本発明のこの実施例は、ボール・グリッド・アレイ、チップ・スケール・パッケージ、及びチップサイズ・パッケージに適用する。
従って、添付の特許請求の範囲は、これら全ての変形及び実施例を包含することを意図している。
図１は、本発明の一実施例に従った、バランス調整された製品フローのための製造システム及び装置の一部の概略図である。 図２は、本発明の別の実施例に従って、製造された製品を受け取り、保存し、搬送し、解放するためのチャンバーの概略断面図である。 図３は、本発明の別の実施例に従って、製造された製品を受け取り、保存し、搬送し、解放するためのチャンバーの概略上面図である。 図４は、本発明の更に別の実施例に従って、製造された製品を受け取り、保存し、搬送し、解放するためのチャンバーの概略上面図を示す。 図５は、製造された製品を受け取り、保存し、搬送し、解放するためのチャンバーの更に詳細な概略断面図を示す。 図６は、本発明の一実施例に従った、２つの保存チャンバーを含む、半導体デバイスのためのアッセンブリ・プロセス・フローを図示する。 図７は、図６で示した段階を移動する製品のアッセンブリ・フローの、時間に対する温度プロファイルを示し、比較のため、図８に示す従来のアッセンブリ段階を移動する製品の温度プロファイルも示す。 図８は、従来技術に従った半導体デバイスのアッセンブリ・プロセス・フローを図示する。 図９は、フリップチップ電子デバイスの低応力アンダーフィルに適用される、本発明の一実施例の概略化したプロセス・フロー・チャートである。 図１０は、異なるアッセンブリ段階に対してモデル化した、半導体デバイスのアッセンブリにおけるプロセス温度によって受ける低誘電率層間誘電体の応力を比較する。 図１１Ａは、応力モデル化に用いたパラメータを示す、複数のはんだボールの概略上面図である。 図１１Ｂは、半導体デバイスの異なるアッセンブリ段階に対してモデル化した、プロセス温度によって受ける低誘電率層間誘電体の応力の幾何学的変動を比較する。

Claims (15)

  1. 製品を製造するシステムであって、前記システムは、
    前記製品の部品に対して第１の製造アクションを実行するように機能し得る第１のワークステーションであって、第１の入口及び第１の出口を有する前記第１のステーション、
    前記製品部品に対して第２の製造アクションを実行するように機能し得る第２のワークステーションであって、第２の入口及び第２の出口を有する前記第２のステーション、
    前記第１の出口と第２の入口の間の製品搬送ラインであって、前記製品部品をコンピュータ制御で移動させるように機能し得る前記ライン、及び、
    前記搬送ラインの一部を囲むチャンバーであって、前記第１のステーションから前記第２のステーションへのバランスのとれた、調整されたスループットを提供するための手段、及び、前記チャンバーを介して搬送されている間、前記製品部品をコンピュータ制御された環境状態にさらすための手段を含むチャンバー、
    を含むシステム。
  2. 請求項１に従ったシステムであって、前記搬送ラインが、前記製品部品を保持するのに適した可動プラットフォームを含む機械的システムを含むシステム。
  3. 請求項２に従ったシステムであって、前記製品部品が半導体デバイスを含むシステム。
  4. 請求項１に従ったシステムであって、前記バランスのとれたスループットが、前記製品部品のための待機ライン（waiting lines）、及び前記チャンバーでの製品位置及び時間のためのコンピュータ制御されたモニターを含むシステム。
  5. 製造された製品を受け取り、保存し、搬送し、解放するための装置であって、前記装置は、製品製造の種々の段階での製造フローへの挿入に適しており、
    特定の環境を維持するためのチャンバーであって、コンピュータ制御された入口及び出口を有する前記チャンバー、
    前記入口と出口を接続する搬送システムであって、前記システムは、前記製品を搬送するのに適した可動プラットフォームを含み、前記プラットフォームに置載された前記製品のための待機ラインを作るように設計された前記システム、及び
    前記プラットフォームの位置及び時間のためのコンピュータ制御されたモニターであって、前記チャンバーを介する、バランスのとれた製品スループットを達成するように機能し得る前記モニター、
    を含む装置。
  6. 請求項５に従った装置であって、前記チャンバーの環境が、コンピュータ制御されたガス雰囲気（gaseous ambient）、湿度、及び温度を含む装置。
  7. 請求項５に従った装置であって、前記製品が半導体デバイスを含む装置。
  8. 請求項５に従った装置であって、前記待機ラインが、水平に回転可能な円形コンベヤ（carousels）として構成される装置。
  9. 請求項５に従った装置であって、前記待機ラインが、垂直に回転可能なホイール（wheels）として構成される装置。
  10. 請求項５に従った装置であって、前記待機ラインが、延長されたコンベヤ・システムとして構成される装置。
  11. 請求項５に従った装置であって、前記入口及び出口が、それらの観察データを前記コンピュータ制御にフィードバックするセンサによってサポートされる装置。
  12. 少なくとも１つのコンタクト・パッドを有するチップ、及び少なくとも１つの端子パッドを有する基板を含む半導体デバイスの、応力が軽減されたアッセンブリのための方法であって、
    前記基板をパレット上に配置し、
    リフロー素子（reflow element）を前記チップのコンタクト・パッドに取り付け、
    前記リフロー素子が前記端子パッドに接触して置かれるように、前記チップを前記基板上に裏返しにし（flip）、
    リフロー・オペレーションを実行するための手段を含む第１のワークステーションに前記パレットを移動させ、
    前記チップ及び前記基板に、前記素子をリフローさせるのに充分な熱エネルギーを供給し、それにより、ギャップで間隔が空けられたチップ及び基板のアッセンブリをつくり、
    前記アッセンブリを含む前記パレットを、前記第１のワークステーションから、一定の第１の温度に維持された第１のチャンバーへ搬送し、前記パレットを第１の期間の間、待機ラインに配置し、
    前記待機ラインから前記パレットを引き出し、前記パレットを、アンダーフィル・オペレーションを実行するための手段を含む第２のワークステーションに移動させ、
    前記ギャップをポリマー前駆体で充填し、
    前記充填されたアッセンブリを含む前記パレットを、前記第２のワークステーションから、前記前駆体を重合させるのに充分な一定の第２の温度に維持された第２のチャンバーへ搬送し、前記パレットを第２の期間の間、待機ラインに配置し、
    前記前駆体を完全に重合させ、
    前記待機ラインから前記パレットを引き出し、完成したアッセンブリを室温まで冷却する
    工程を含む方法。
  13. 請求項１２に従った方法であって、前記加熱及び冷却する工程は、熱機械的応力を緩和させるため、コンピュータ制御されたランプレートで実行される方法。
  14. 請求項１３に従った方法であって、熱機械的応力を緩和させるため、前記温度は、一定の温度の前記待機時間と共に、上昇又は低下（ramp）する方法。
  15. 請求項１２に従った方法であって、前駆体を重合させる前記工程は、前記第２のワークステーションで実行される部分的重合、その後、第３のワークステーションで実行される完全な重合、の２つの段階で実施される方法。
JP2006542872A 2003-12-05 2004-12-06 フリップチップ電子デバイスの低応力アンダーフィルへの適用を備えた、バランスのとれた製造フローのための製造システム及び装置 Pending JP2007515064A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/729,128 US6977429B2 (en) 2003-12-05 2003-12-05 Manufacturing system and apparatus for balanced product flow with application to low-stress underfilling of flip-chip electronic devices
PCT/US2004/040869 WO2005057627A2 (en) 2003-12-05 2004-12-06 Manufacturing system and apparatus for balanced product flow with application to low-stress underfiling of flip-chip electronic devices

Publications (1)

Publication Number Publication Date
JP2007515064A true JP2007515064A (ja) 2007-06-07

Family

ID=34633860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006542872A Pending JP2007515064A (ja) 2003-12-05 2004-12-06 フリップチップ電子デバイスの低応力アンダーフィルへの適用を備えた、バランスのとれた製造フローのための製造システム及び装置

Country Status (6)

Country Link
US (2) US6977429B2 (ja)
EP (1) EP1697239A4 (ja)
JP (1) JP2007515064A (ja)
KR (1) KR20070028296A (ja)
CN (1) CN1878713A (ja)
WO (1) WO2005057627A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060185A (ja) * 2011-12-22 2012-03-22 Fujitsu Semiconductor Ltd 半導体素子の実装方法及び半導体装置の製造方法
JP2020064909A (ja) * 2018-10-15 2020-04-23 東京エレクトロン株式会社 組付け状態提示装置および組付け状態提示方法
WO2021256106A1 (ja) * 2020-06-17 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、および充填樹脂

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070254255A1 (en) * 2006-03-28 2007-11-01 Neville James E System, apparatus and methods for board cooling
US7585693B2 (en) * 2006-03-31 2009-09-08 Intel Corporation Method of forming a microelectronic package using control of die and substrate differential expansions and microelectronic package formed according to the method
US20070269930A1 (en) * 2006-05-19 2007-11-22 Texas Instruments Incorporated Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
US7588968B1 (en) * 2008-03-31 2009-09-15 Intel Corporation Linked chip attach and underfill
US9073730B2 (en) * 2008-10-23 2015-07-07 The Ames Companies, Inc. Deck box
DE102010003562B4 (de) * 2010-03-31 2021-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und Wiederaufschmelzsystem zum Verbinden eines Halbleiterchips mit einem Gehäusesubstrat
JP5310634B2 (ja) * 2010-04-09 2013-10-09 千住金属工業株式会社 はんだ付け装置
WO2018195757A1 (en) * 2017-04-25 2018-11-01 Abb Schweiz Ag Method and apparatus for estimating throughput of production line
CN110824338A (zh) * 2019-10-17 2020-02-21 苏州长光华芯光电技术有限公司 一种自动测试芯片的方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171643A (ja) * 1989-11-29 1991-07-25 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JPH05315400A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 電子回路装置の接合装置
JPH0954134A (ja) * 1995-08-12 1997-02-25 Tdk Corp 電子部品の特性測定方法及び装置
JPH11126796A (ja) * 1997-10-23 1999-05-11 Nec Niigata Ltd ベアチップ実装方法及び実装装置
JP2003115503A (ja) * 2001-10-05 2003-04-18 Ricoh Co Ltd 高温処理部品の調整組立装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989444A (en) * 1988-08-09 1991-02-05 Daikin Industries, Ltd. Industrial robot for pressing system, pressing system, and method for bending plate material
DE4309092C2 (de) * 1993-03-22 1998-11-12 Joachim Dr Scheerer Verfahren und Vorrichtung zur Handhabung und zum Transport von Wafern in Reinst-Räumen
US5417537A (en) * 1993-05-07 1995-05-23 Miller; Kenneth C. Wafer transport device
TW295677B (ja) * 1994-08-19 1997-01-11 Tokyo Electron Co Ltd
KR100643105B1 (ko) 1998-05-06 2006-11-13 텍사스 인스트루먼츠 인코포레이티드 플립-칩 전자 디바이스를 언더필링하는 저응력 방법 및 장치
CN1347566A (zh) * 1999-04-16 2002-05-01 东京电子株式会社 半导体器件的制造方法及其制造生产线
US6591161B2 (en) * 2001-01-31 2003-07-08 Wafermasters, Inc. Method for determining robot alignment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171643A (ja) * 1989-11-29 1991-07-25 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JPH05315400A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 電子回路装置の接合装置
JPH0954134A (ja) * 1995-08-12 1997-02-25 Tdk Corp 電子部品の特性測定方法及び装置
JPH11126796A (ja) * 1997-10-23 1999-05-11 Nec Niigata Ltd ベアチップ実装方法及び実装装置
JP2003115503A (ja) * 2001-10-05 2003-04-18 Ricoh Co Ltd 高温処理部品の調整組立装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060185A (ja) * 2011-12-22 2012-03-22 Fujitsu Semiconductor Ltd 半導体素子の実装方法及び半導体装置の製造方法
JP2020064909A (ja) * 2018-10-15 2020-04-23 東京エレクトロン株式会社 組付け状態提示装置および組付け状態提示方法
JP7103910B2 (ja) 2018-10-15 2022-07-20 東京エレクトロン株式会社 組付け状態提示装置および組付け状態提示方法
WO2021256106A1 (ja) * 2020-06-17 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、および充填樹脂

Also Published As

Publication number Publication date
WO2005057627A2 (en) 2005-06-23
EP1697239A2 (en) 2006-09-06
CN1878713A (zh) 2006-12-13
EP1697239A4 (en) 2010-01-27
KR20070028296A (ko) 2007-03-12
US20050124090A1 (en) 2005-06-09
US6977429B2 (en) 2005-12-20
US20060027907A1 (en) 2006-02-09
US7323362B2 (en) 2008-01-29
WO2005057627A3 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
US7323362B2 (en) Manufacturing system and apparatus for balanced product flow with application to low-stress underfilling of flip-chip electronic devices
US7898083B2 (en) Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US8963311B2 (en) PoP structure with electrically insulating material between packages
US20050253281A1 (en) Vibration-assisted method for underfilling flip-chip electronic devices
US8324737B2 (en) Modified chip attach process
EP0977253B1 (en) Flip-chip bonding of semiconductor chips
EP0955669B1 (en) Improvements in or relating to integrated circuit assemblies
US6245583B1 (en) Low stress method and apparatus of underfilling flip-chip electronic devices
US8132775B2 (en) Solder mold plates used in packaging process and method of manufacturing solder mold plates
EP1982353A2 (en) Flip-attached and underfilled stacked semiconductor devices
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
Hsu et al. Construction of FO-MCM with C4 bumps built first using Chip last assembly Technology
Chan et al. Study of the self-alignment of no-flow underfill for micro-BGA assembly
Tu et al. Reliability of microBGA assembly using no-flow underfill
US20050095744A1 (en) System to couple integrated circuit die to substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405