CN1873830A - 熔丝切断测试电路、熔丝切断测试方法以及半导体电路 - Google Patents
熔丝切断测试电路、熔丝切断测试方法以及半导体电路 Download PDFInfo
- Publication number
- CN1873830A CN1873830A CNA2006100877019A CN200610087701A CN1873830A CN 1873830 A CN1873830 A CN 1873830A CN A2006100877019 A CNA2006100877019 A CN A2006100877019A CN 200610087701 A CN200610087701 A CN 200610087701A CN 1873830 A CN1873830 A CN 1873830A
- Authority
- CN
- China
- Prior art keywords
- fuse
- current value
- circuit
- current
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种测试熔丝状态的熔丝切断测试方法,包括测量流过熔丝的电流并根据该测量结果确定熔丝是处于断开、未断开、还是两者之间的状态。
Description
技术领域
本发明涉及熔丝切断测试电路、熔丝切断测试方法和半导体电路,特别涉及对包括冗余存储单元的半导体存储器中的熔丝切断状态进行详细确认的测试电路和测试方法。
背景技术
在半导体存储器制造工艺中,用冗余存储单元替代已经发生故障的存储单元的技术已经成为主流。作为替代方法,通常断开熔丝以进行替代。存在激光束熔融型熔丝和电压施加型熔丝两种,在激光束熔融型熔丝中,通过来自外部的激光束辐射熔丝以断开连线;在电压施加型熔丝中,施加高电压以断开连线或破坏绝缘膜。由于工艺微型化的进展和半导体存储器容量的提高,这种技术正变得日益重要,并且不仅将熔丝用在半导体存储器中,而且将其用于进行各种电路状态的切换或调整。
在上述技术中,当切断要被断开的熔丝时,会引起不需被断开的其他熔丝被错误断开的情况发生,以及要被断开的熔丝没有完全断开的情况。鉴于此,用于进行如下测试的技术与上述技术一起变得日益重要:确定要被断开的熔丝是否已经通过切断处理而被正确地断开、以及确定不需要被断开的熔丝是否正确地存在。例如,在日本未审专利申请公开第5-242691号中公开了常规的熔丝电路和用于这种电路的测试方法。
如上述文献所述,在熔丝切断故障的检查中,例如在高速SRAM产品中存在这样的故障模式,即如果电源不是逐渐上升则不能检测到这种故障模式(缓慢上升故障)。这种故障模式发生在应被断开的熔丝没有被完全断开时。具体地,当熔丝没有完全断开时,熔丝起到了高阻抗的作用。在根据熔丝是否断开而产生逻辑的电路中,在该熔丝随后的阶段中信号变得不稳定。
使用图7和图8进一步详细解释上述缓慢上升故障的情况。图7和图8示出了常规熔丝电路结构的电路图。在图7所示的电路中,熔丝1和电阻2串联连接在电源VCC和地之间,使用反相器3将熔丝1和电阻2之间的连接点处的电位反相并输出。NMOS器件4是防止浮动的晶体管;电容5和6用于在电源快速上升时防止由反相器3输出的瞬时操作而导致输出错误信号,且这些电容分别为Cv和Cg。
图8示出了图7中的熔丝1断开状态的电路图。在熔丝1没有完全断开而只是部分断开后,切断熔丝1后的剩余电阻是Rfcut,电阻2的剩余补偿电阻是Rg。Cvi和Cgo是寄生电容。
在诸如图7的电路中,当熔丝1没有完全断开时,熔丝1被看作是高电阻,且不清楚熔丝1和电阻2之间出现的电位将被选择为“H”(高)电位还是“L”(低)电位。例如,如图9所示,当电源快速上升时,程序电路的接触点(OUT)在电源输入后立即呈现被容性分割的电位,且NMOS器件4导通,从而使信号变成稳定。
进一步详细解释,当熔丝1没有完全断开时,如上所述熔丝1进入高阻抗状态,且在熔丝1和电阻2之间经由熔丝1的电位上升。然而,如果电源快速上升,则在超过阈值(在所述阈值处熔丝1和电阻2之间的电位被认为是“H”)之前反相器3在电位处于“L”的状态下操作,以致于反相器3的输出为“H”且NMOS器件4导通。然后,如图8所示的电位IN接地,由此使来自反相器3的输出稳定在“H”处,且输出了表示熔丝1断开的信号。
另一方面,当花更多时间来升高电源电平时,如图10所示,当在程序电路连接点处被阻性分割的电位IN超过该阈值时,操作基本稳定。在这种情况下,获得了表示熔丝未断开的值“L”作为输出。该电位与表示熔丝已经断开的期望值“H”相反。
进一步详细解释,当熔丝1没有完全断开且处于高阻抗状态时,熔丝1和电阻2之间经由熔丝1的电位上升与电源电平快速上升的情况相类似。然而,当需要时间来升高电源电平时,直到反相器3开始操作耗费了一定的时间,并且在反相器3操作之前,图8所示的电位IN会在某些情况下超过被认为是“H”的阈值。在这种情况下,反相器3的输出稳定为“L”,且输出了表示熔丝1未断开的信号。
这样,为了检测到熔丝1的不完全切断,需要这样的测试图形:在电源电平上升时,时间遵从于该测试图形(缓慢上升测试图形)。当使用缓慢上升测试图形时,电源必须在毫秒级时间内上升,并延长测试所需的时间。当使用缓慢上升测试图形时,如果在电位IN超过了被认为“H”的阈值之前反相器3工作,则电位IN接地,并由此输出表示熔丝1断开的信号;因此不能获得稳定的测试结果。
发明概述
根据本发明的一个方面,一种测试熔丝状态的熔丝切断测试方法包括:测量通过熔丝的电流并基于该测量结果确定熔丝是处于断开、还是未断开、或是处于两者之间的状态。
根据本发明的另一方面,一种测试熔丝状态的熔丝切断测试电路,包括能够提供第一电流值的电流源,当所述第一电流值的电流流过熔丝时,该第一电流值表示熔丝处于未切换状态;电流比较电路,其将流过熔丝的电流值和第一电流值进行比较;以及电流比较结果确定电路,其根据电流比较电路的比较结果输出表示熔丝状态的信号。当没有电流在熔丝中流动时,电流比较结果确定电路输出表示熔丝处于切换状态的信号;当流过熔丝的电流值等于或大于第一电流时,输出表示熔丝处于未切换状态的信号;且当流过熔丝的电流值不是以上任一种情况时,输出表示熔丝处于不完全状态的信号。
根据本发明的又一方面,一种通过切断熔丝来调整电路状态的半导体电路,包括通常地连接熔丝的第一路径和用于测试熔丝状态的第二路径。
附图说明
本发明的上述和其他目的、优点和特征将通过下面参考附图的描述而更加明显,其中:
图1示出了本发明熔丝电路的电路图;
图2示出了本发明熔丝切断测试方法的电路图;
图3示出了本发明熔丝切断测试方法的流程图;
图4示出了本发明的具有熔丝切断测试电路的半导体电路的电路图;
图5示出了本发明熔丝伪切断电路的电路图;
图6示出了本发明路径切换电路的电路图;
图7示出了现有技术的熔丝电路的电路图;
图8示出了现有技术的熔丝电路熔丝切断状态的电路图;
图9示出了现有技术中当熔丝电路的电源电平快速升高时不同点处电位的转变;
图10示出了现有技术中当熔丝电路的电源电平缓慢升高时不同点处电位的转变。
具体实施方式
现在将在此参考说明性的实施例描述本发明。本领域技术人员将认识到,使用本发明的教导可以完成许多可选实施例并且本发明不限于用于解释目的而说明的实施例。
实施例1
在本发明中,进行检查以确定在为进行电路状态切换的熔丝切断过程中期望的熔丝是否被完全切断,并确定电路状态是否已经完全切换。在该检查中,通过检查流过熔丝的电流值,不仅可以检测熔丝是否已经切断,而且还可以检测熔丝是否处于切断和未切断两者之间的不完全状态。作为本发明的例子,描述了用于对具有冗余存储单元的半导体存储器中的故障存储单元进行替代的熔丝切断方法。下文中,将完全切断熔丝和已经切换到相应存储单元的状态称为断开状态;将未切断熔丝和未切换到相应存储单元的状态称为未断开状态;将未完全切断熔丝的状态称为不完全状态。
图1示出了这方面的熔丝电路100的电路图。类似于现有技术,在电源VCC和地GND之间串联连接熔丝101和电阻102。熔丝101和电阻102连接点处的电位被反相器103反相并输出到输出端子。NMOS器件104是防止浮动的晶体管。PMOS晶体管105连接到熔丝101的电源VCC侧上,NMOS晶体管106连接到熔丝101的地GND侧上。测试信号输入到PMOS晶体管105的栅极。被反相器107反相后的测试信号输入到NMOS晶体管106的栅极。
另一方面,熔丝101还位于在检查电源VCC_FUSE和检查地线GND_FUSE之间(路径A)。也就是说,电源VCC和检查电源VCC_FUSE相对于熔丝101并联连接,且地线GND和检查地线GND_FUSE相对于熔丝101并联连接。PMOS晶体管109连接到熔丝101的检查电源VCC_FUSE侧上,NMOS晶体管110连接到熔丝101的检查地线GND_FUSE侧上。被反相器108反相的测试信号输入到PMOS晶体管109的栅极,被反相器108反相并再次被反相器111反相的测试信号输入到NMOS晶体管110的栅极。
作为测试信号,当图1所示的电路处于正常状态时输入“L”,当电路处于熔丝断开测试状态时输入“H”。图1所示的电路在正常状态下在电源VCC和地线GND之间工作。根据熔丝是断开还是未断开,处于正常状态的电路将“H”或“L”信号输出到输出端。另一方面,当电路处于熔丝断开测试状态时,电路在检查电源VCC_FUSE和检查地线GND_FUSE之间(图1中的路径A)工作。
在熔丝断开测试状态下,通过测量流过路径A的电流,可以确定熔丝101的断开状态。即,在熔丝101未断开的状态下,流过路径A的电流最大,且在熔丝101完全断开的状态下,路径A中没有电流或电流最小。通常,存在着这两种状态中的任一种;但在熔丝不完全断开的状态下,熔丝101作为大电阻,且因此流过路径A中的电流是大于最小电流并小于最大电流的值。
因此,在熔丝101的未切换状态下和已切换状态下,通过预先测量并储存路径A中的电流,并将这些值和熔丝断开测试期间路径A中的电流值进行比较,不仅可以检测熔丝101是否完全断开并处于切换状态或熔丝101是否完全保持在未切换状态,而且还可以检测熔丝101是否处于不完全断开状态。这样,通过分别地提供了熔丝101在电路中处于正常使用状态的路径和测试熔丝101状态的路径,可以在不受其他元件影响或者将受其他元件的影响保持到最小的情况下测试熔丝101的状态。下面,利用图2和图3详细描述对熔丝断开的测试。
图2示出了本实施例的熔丝断开测试电路。如图2所示,本实施例的熔丝断开测试电路具有图1所示的熔丝电路100、电流比较电路201、弱电流源202、最大电流源203和电流比较结果确定电路204。电流比较电路201连接到图1所示的检查电源VCC_FUSE的端子,并将检查电源VCC_FUSE从连接到电流比较电路201的端子提供给熔丝电路100。
电流比较电路201选择性地连接到弱电流源202和最大电流源203,并将弱电流源202或最大电流源203的电流值与熔丝电路100的路径A中流动的电流相比较。将比较结果输出到电流比较结果确定电流204。在此,不一定需要两个电流源,可以使用能输出各种电流的单个电流源以获得本实施例的有利结果。电流比较结果确定电路204根据电流比较电路201的输出信号确定比较结果,并输出表示熔丝101状态的信号。
弱电流源202的电流值是非常弱的电流值,并且是用于确定与熔丝101相应的存储单元是否处于切换状态的电流值。当流过路径A中的电流等于或小于弱电流源202的电流时,电流比较电路201和电流比较结果确定电路204确定熔丝101处于断开状态。即,当路径A中的电流高于弱电流源202的电流时,可以确定熔丝101至少没有完全断开,而是处于继续存在状态,即处于不完全状态。
在此,为了使相应于熔丝101的存储单元进入切换状态,通常断开熔丝101,且因此电流不在熔丝101中流动;因此弱电流源202可以具有零电流值。然而,不一定需要熔丝101完全断开;为了避免由熔丝101的不完全断开而带来的问题,在图10所示的缓慢上升测试中,在反相器103开始操作前,只要反相器103的输入侧电位不超过阈值(在图1中被认为是“H”)就足够了。
因此即使当弱电流源202的电流值是图1的电路中熔丝101中流动的电流值,且电源的电流逐渐升高时,电流值仍然可以不超过该阈值,其中在所述阈值处,在反相器103开始操作之前,反相器103输入侧上的电位被认为是“H”。
最大电流源203的电流值是表示这样状态下的电流值,所述状态是熔丝101未断开且相应于熔丝101的存储单元未被切换的状态。更详细地,对于从VCC_FUSE到GND_FUSE的电位差来说,该电流是在路径A上流动的最大电流,或者是略低于该电流的值。根据路径A中流动的电流等于或大于最大电流源203的电流的结果,电流比较电路201和电流比较结果确定电路204确定熔丝101没有被断开,而是处于继续存在状态。即,当路径A中流动的电流低于最大电流源203的电流时,熔丝101没有保持在完好状态,且可判定其处在完全断开状态或不完全(断开)状态。
在此,当相应于熔丝101的存储单元处于未切换状态时,熔丝101未断开,因此最大电流源203的电流值如上所述。然而,当电源电平快速升高时,至少如图9所示,如果在反相器103开始操作前图1所示的反相器103输入侧上被认为“H”的电位超过了阈值,则认为相应于熔丝101的存储单元处于未切换状态。
因此,最大电流源203的电流值是在图1的电路中熔丝101中流动的电流,并且即使当电源的电流快速升高时,可以使电流值超过阈值,其中在该阈值处,在反相器103开始操作前反相器103输入侧上的电位被认为是“H”。
接着,利用图3解释熔丝断开测试中的操作。图3示出了熔丝断开测试中的操作流程图。首先,电流比较电路201测量熔丝电路100的路径A中的电流(S301)。然后选择弱电流源202,并将弱电流源202的电流与路径A中的电流比较(S302)。当路径A中的电流低于弱电流源202的电流时,电流比较电路201将表示此状态的信号输出到电流比较结果确定电路204,且电流比较结果确定电路204确定熔丝101处于切换状态(S303)。
当路径A中的电流大于弱电流源202的电流时,电流比较电路201选择最大电流源203,并比较最大电流源203的电流值和路径A中的电流(S304)。当路径A中的电流低于最大电流源203的电流值时,电流比较电路201将表示此状态的信号输出到电流比较结果确定电路,且电流比较结果确定电路204确定熔丝处于不完全状态(S305)。
另一方面,当路径A中的电流高于弱电流源202或最大电流源203的电流时,电流比较电路201将表示此状态的信号输出到电流比较结果确定电路,且电流比较结果确定电路204确定熔丝101处于未切换状态(S306)。
在以上解释中,在步骤S301中,在测量路径A中的电流值之后,电流比较电路201将路径A中的电流值和每个电流源的电流进行比较;但是也可以直接将路径A的电流值与电流源的每一个电流进行比较。
这样,通过测量熔丝101中流动的电流并将结果与预先设置的电流值进行比较,不仅可以检测熔丝101是否断开或继续存在,或者相应于熔丝101的存储单元处于切换或未切换状态,而且还可以检测熔丝101的不完全状态。因此,在如现有技术的技术一样,在使用缓慢上升测试图形进行测试的情况下,不会延长测试时间。
而且,当使用缓慢上升测试图形时,依赖于所施加的电压和温度条件测试结果可能会不稳定;但是如上所述,通过测量流过熔丝101流动的电流,可以更准确地检测熔丝101的状态,并可以排除由不完全的熔丝状态引起的故障。
而且,可以将图2的测试电路构造成图4所示的内部电路。图4示出了这样的例子,其中在具有多个熔丝电路100的半导体电路中插入图2的熔丝断开测试电路。如图4所示,多个熔丝电路100通过选择器207连接到电流比较电路201。弱电流源202和最大电流源203通过选择器206连接到电流比较电路201。将电流比较电路201的输出输出给电流比较结果存储电路(寄存器)205,该电流比较结果存储电路205取代了电流比较结果确定电路204。
电流比较结果存储电路205、选择器206和207连接到顺序控制器208。顺序控制器208输出控制信号。即,由选择器206和207进行的切换操作和由电流比较结果存储电路205对电流比较结果的储存操作都是由顺序控制器208控制的。将表示自动测试入口的测试模式信号输入到顺序控制器208。
测试模式信号包括表示是否可以将熔丝101的连接从正常路径切换到路径A的信息。顺序控制器208根据包括在测试模式信号的信息来切换选择器207,以确定用于测试的熔丝电路100。顺序控制器208控制电流比较结果存储电路205,例如根据被测试的熔丝电路100来改变在电流比较结果存储电路205内用于储存电流比较结果的区域。
通过这种内部电路的结构,可以如不需要关于熔丝101的信息而进行操作的背景技术一样,进行如图3所示的辨别操作。借此,可以消除检测未切断熔丝101所需的明显的时间,并且可以缩短有效测试的时间。而且,通过在电流比较结果存储电路205中储存测试结果,可以在任何时间对在背景技术中执行的处理结果进行参考。
如上所述,根据本发明,通过测量在熔丝中流动的电流,可以确定熔丝断开的状态,并且可以快速并准确地进行熔丝断开状态的辨别。在本实施例中解释了应用在半导体存储器中替代存储单元的情况;但除这方面所示的替代半导体存储器中存储单元之外,也可以应用在通过熔丝断开来调整电路参考电压,且类似地,应用于切换或调整电路状态。
在本实施例中,使用弱电流源202和最大电流源203用于允许检测熔丝101的三种状态,即,切换状态、未切换状态和不完全状态;但是如果假设要将熔丝101断开,则不需要最大电流源203。例如,如果路径A中流动的电流等于或大于弱电流源202的电流,则确定熔丝101未完全断开,且因此再次进行断开熔丝101的操作。
而且,当熔丝101处于切换状态时,如果明显地电流不在路径A中流动,则不需要弱电流源202。例如,首先进行电流是否在路径A中流动的判断,且如果没有电流流动,则可以确定熔丝101处于切换状态。另一方面如果电流在熔丝101中流动,则将电流值与最大电流源203的电流值比较,并通过确定两个电流值哪个更高,可以判断熔丝101处于未切换状态或处于不完全状态。
而且,如图1所示,本发明中独立地提供了在电路中正常使用熔丝101的路径,以及用于测量流过熔丝101中电流的路径,即,独立地提供了用于测试熔丝101状态的路径。除本发明所示的通过测量熔丝101中的电流来测试熔丝状态所使用的模式之外,本结构还可以应用于图7和图8所示的现有技术中。而且,还可以在通过断开熔丝来调整电路状态的半导体电路中应用。因此在图7所示的情况中,可以在不受除熔丝1之外的其他元件影响的情况下测试熔丝1的状态。
其他实施例
图5示出了图1所示的熔丝电路100其他使用模式的电路图。在图1所示的熔丝电路100中,测试信号用作使路径A有效的信号和临时切断正常路径的信号。然而,如图5所示,测试信号可以用作使路径A有效的信号,而可以将不同于该测试信号的被称为暂时切断信号的信号用来临时切断正常路径。借此,不考虑熔丝101的断开辨别,可以伪切断熔丝。
如图5所示,NMOS晶体管105b、PMOS晶体管106b和反相器107b可以提供冗余开关,在图1的熔丝电路100中,该冗余开关仅由PMOS晶体管105或NMOS晶体管106构成。借此,可以更稳定地进行切换的开/关控制。这种冗余开关结构不仅可以应用于PMOS晶体管105和NMOS晶体管106,但也可以应用于PMOS晶体管109和NMOS晶体管110。
在图1和图5所示的电路中,需要专用电源来测量路径A中的电流,例如检查电源VCC_FUSE和检查地线GND_FUSE。然而,如图6所示,通过在检查电源VCC_FUSE和检查地线GND_FUSE之间提供平行于路径A的路径B,当不使用路径A时,可以使用路径B以有效地利用检查电源VCC_FUSE和检查地线GND_FUSE。
更详细地,在路径B中串联连接PMOS晶体管113和NMOS晶体管114,同时使用将电源连接在PMOS晶体管113和NMOS晶体管114之间的结构。测试信号输入到PMOS晶体管113的栅极,且测试信号在被反相器112反相之后输入到NMOS晶体管114的栅极,从而切换路径A和路径B。
很明显,本发明不限于上述实施例,并且在不脱离本发明保护范围和精神的情况下可以进行修改和改变。
Claims (10)
1.一种测试熔丝状态的熔丝切断测试方法,包括:
测量流过熔丝的电流;和
根据所测电流值,确定熔丝是处于断开、未断开、还是两者之间的状态。
2.根据权利要求1的熔丝切断测试方法,还包括:
当熔丝中没有电流流动时,确定熔丝处于切换状态;
当流过熔丝的电流值等于或大于表示熔丝处于未切换状态的第一电流值时,确定熔丝处于未切换状态;和
当流过熔丝的电流值不是以上任一种情况时,确定熔丝处于不完全状态。
3.根据权利要求1的熔丝切断测试方法,还包括步骤:
当流过熔丝的电流值等于或大于表示熔丝处于未切换状态的第一电流值时,确定熔丝处于未切换状态;
当流过熔丝的电流值等于或小于表示熔丝处于切换状态的第二电流值时,确定熔丝处于切换状态;和
当流过熔丝的电流值不是以上任一种情况时,确定熔丝处于不完全状态。
4.根据权利要求2的熔丝切断测试方法,其中第一电流值基本等于当熔丝处于未切换状态、并对熔丝两端施加规定电压时流过熔丝的电流值。
5.根据权利要求3的熔丝切断测试方法,其中第一电流值基本等于当熔丝处于未切换状态、并对熔丝两端施加规定电压时流过熔丝的电流值。
6.根据权利要求3的熔丝切断测试方法,其中第二电流值基本等于当熔丝处于切换状态、并对熔丝两端施加规定电压时流过熔丝的电流值。
7.一种测试熔丝状态的熔丝切断测试电路,包括:
电流源,能够以第一电流值提供电流,当该第一电流值的电流流过熔丝时,表示熔丝处于未切换状态;
电流比较电路,其将流过熔丝的电流值和该第一电流值进行比较;和
电流比较结果确定电路,其根据电流比较电路的比较结果输出表示熔丝状态的信号,
其中当熔丝中没有电流流动时,该电流比较结果确定电路输出表示熔丝处于切换状态的信号;当流过熔丝的电流值等于或大于第一电流时,该电流比较结果确定电路输出表示熔丝处于未切换状态的信号;以及,当流过熔丝的电流值不是以上任一种情况时,输出表示熔丝处于不完全状态的信号。
8.根据权利要求7的熔丝切断测试电路,其中
熔丝切断测试电路还包括能够以第二电流值提供电流的电流源,当该第二电流值的电流流过熔丝时,表示熔丝处于切换状态,
该电流比较电路将流过熔丝的电流值与第一电流值和第二电流值进行比较,且
当流过熔丝的电流值等于或小于第二电流值时,该电流比较结果确定电路进一步输出表示熔丝处于切换状态的信号;而当流过熔丝的电流值不是以上任一种情况时,输出表示熔丝处于不完全状态的信号。
9.一种半导体电路,其中通过切断熔丝来调整电路的状态,包括:
第一路径,熔丝通常连接到该路径;和
用于测试熔丝状态的第二路径。
10.根据权利要求9的半导体电路,其中将熔丝选择性地连接到第一路径和第二路径中的一个上,并根据表示正在测试熔丝的信号来执行在第一路径和第二路径之间的切换操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005160184A JP2006339290A (ja) | 2005-05-31 | 2005-05-31 | ヒューズ切断テスト回路及びヒューズ切断テスト方法並びに半導体回路 |
JP2005160184 | 2005-05-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1873830A true CN1873830A (zh) | 2006-12-06 |
Family
ID=37463073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006100877019A Pending CN1873830A (zh) | 2005-05-31 | 2006-05-31 | 熔丝切断测试电路、熔丝切断测试方法以及半导体电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7573273B2 (zh) |
JP (1) | JP2006339290A (zh) |
CN (1) | CN1873830A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103018650A (zh) * | 2012-12-04 | 2013-04-03 | 无锡圆方半导体测试有限公司 | 一种晶圆检测系统 |
CN103187097A (zh) * | 2010-01-06 | 2013-07-03 | 联发科技股份有限公司 | 电熔丝巨集 |
CN104901266A (zh) * | 2015-05-06 | 2015-09-09 | 深圳市明微电子股份有限公司 | 保险丝修调电路 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4959267B2 (ja) * | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
US7733096B2 (en) * | 2007-04-02 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of testing fuse elements for memory devices |
JP2009177044A (ja) * | 2008-01-28 | 2009-08-06 | Panasonic Corp | 電気ヒューズ回路 |
KR100949264B1 (ko) * | 2008-06-10 | 2010-03-25 | 주식회사 하이닉스반도체 | 반도체 소자의 모니터링 회로 |
US9159453B2 (en) * | 2012-07-11 | 2015-10-13 | SK Hynix Inc. | Memory device and method for measuring resistance of memory cell |
CN105989208B (zh) * | 2015-02-17 | 2019-06-04 | 中芯国际集成电路制造(上海)有限公司 | 熔丝单元工作区间的确定方法和装置 |
US10598703B2 (en) | 2015-07-20 | 2020-03-24 | Eaton Intelligent Power Limited | Electric fuse current sensing systems and monitoring methods |
US10304645B2 (en) * | 2015-12-09 | 2019-05-28 | Fuji Electric Co., Ltd. | Trimming apparatus |
US11143718B2 (en) | 2018-05-31 | 2021-10-12 | Eaton Intelligent Power Limited | Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse |
US11289298B2 (en) | 2018-05-31 | 2022-03-29 | Eaton Intelligent Power Limited | Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse |
CN108845252B (zh) * | 2018-08-23 | 2024-02-02 | 浙江方圆电气设备检测有限公司 | 一种汽车熔断器性能检测装置 |
JP7368198B2 (ja) * | 2019-11-22 | 2023-10-24 | ローム株式会社 | 半導体装置、メモリ異常判定システム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4969124A (en) * | 1989-03-07 | 1990-11-06 | National Semiconductor Corporation | Method for vertical fuse testing |
US5095274A (en) * | 1989-09-22 | 1992-03-10 | Analog Devices, Inc. | Temperature-compensated apparatus for monitoring current having controlled sensitivity to supply voltage |
JPH05242691A (ja) | 1992-02-27 | 1993-09-21 | Nec Ic Microcomput Syst Ltd | プログラム回路 |
US5414364A (en) * | 1993-09-08 | 1995-05-09 | Actel Corporation | Apparatus and method for measuring programmed antifuse resistance |
US5635854A (en) * | 1994-05-24 | 1997-06-03 | Philips Electronics North America Corporation | Programmable logic integrated circuit including verify circuitry for classifying fuse link states as validly closed, validly open or invalid |
US5952833A (en) * | 1997-03-07 | 1999-09-14 | Micron Technology, Inc. | Programmable voltage divider and method for testing the impedance of a programmable element |
DE19757026A1 (de) * | 1997-12-20 | 1999-07-01 | Leonische Drahtwerke Ag | Elektrische Sicherung |
JP2002033452A (ja) * | 2000-07-14 | 2002-01-31 | Nec Microsystems Ltd | ヒューズ抵抗測定機能付き半導体集積回路 |
JP2003152087A (ja) * | 2001-11-15 | 2003-05-23 | Mitsubishi Electric Corp | 半導体集積回路のレーザトリミングヒューズ検出装置およびその方法 |
JP4364515B2 (ja) * | 2003-01-09 | 2009-11-18 | Okiセミコンダクタ株式会社 | ヒューズレイアウト,及びトリミング方法 |
-
2005
- 2005-05-31 JP JP2005160184A patent/JP2006339290A/ja active Pending
-
2006
- 2006-05-25 US US11/440,071 patent/US7573273B2/en active Active
- 2006-05-31 CN CNA2006100877019A patent/CN1873830A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103187097A (zh) * | 2010-01-06 | 2013-07-03 | 联发科技股份有限公司 | 电熔丝巨集 |
US9171639B2 (en) | 2010-01-06 | 2015-10-27 | Mediatek Inc. | eFuse macro |
CN103187097B (zh) * | 2010-01-06 | 2016-05-18 | 联发科技股份有限公司 | 电熔丝巨集 |
CN103018650A (zh) * | 2012-12-04 | 2013-04-03 | 无锡圆方半导体测试有限公司 | 一种晶圆检测系统 |
CN103018650B (zh) * | 2012-12-04 | 2016-05-25 | 无锡圆方半导体测试有限公司 | 一种晶圆检测系统 |
CN104901266A (zh) * | 2015-05-06 | 2015-09-09 | 深圳市明微电子股份有限公司 | 保险丝修调电路 |
CN104901266B (zh) * | 2015-05-06 | 2018-01-19 | 深圳市明微电子股份有限公司 | 保险丝修调电路 |
Also Published As
Publication number | Publication date |
---|---|
US20060268485A1 (en) | 2006-11-30 |
US7573273B2 (en) | 2009-08-11 |
JP2006339290A (ja) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1873830A (zh) | 熔丝切断测试电路、熔丝切断测试方法以及半导体电路 | |
CN1246854C (zh) | 带保险丝检测电路的集成电路存储器及其方法 | |
US6128241A (en) | Repair circuit of semiconductor memory device using anti-fuse | |
CN102117793B (zh) | 电熔丝巨集 | |
KR100203606B1 (ko) | 불량 구제 판정 회로 | |
KR100310755B1 (ko) | 반도체장치및퓨즈검사방법 | |
CN109314024A (zh) | 用于车辆的配电器和保险系统 | |
KR100897285B1 (ko) | 멀티칩 및 그것의 리페어 방법 | |
JP4597278B2 (ja) | 電気回路装置及び検査方法 | |
CN103765521A (zh) | 用于测试集成电路的保险丝熔断可靠性的系统和方法 | |
US8059477B2 (en) | Redundancy circuit of semiconductor memory | |
CN1396658A (zh) | 半导体集成电路 | |
JP2007158104A (ja) | ヒューズ回路を有する半導体集積回路及びその製造方法 | |
EP0011974B1 (en) | Programmable memory device provided with test means | |
KR100191775B1 (ko) | 반도체 메모리 장치의 리페어 정보 저장 및 검출 회로 | |
KR20220131732A (ko) | 반도체를 이용한 회로 차단기 및 그 제어 방법 | |
CN101226225B (zh) | 一种在线测试仪的通道号查找方法 | |
US8217709B2 (en) | Semiconductor device | |
CN115602237B (zh) | 一种芯片修调电路、方法及驱动芯片 | |
JP7404171B2 (ja) | 直流電流遮断装置 | |
CN115373462B (zh) | 芯片修调检测电路及其芯片、电子设备 | |
KR100817069B1 (ko) | 퓨즈 박스의 퓨즈 배치 방법 및 그 방법을 사용하는 반도체메모리 장치 | |
JP3049049B1 (ja) | 半導体集積回路及びその試験方法 | |
JP2012173056A (ja) | 半導体集積回路及び故障検出方法 | |
KR960003696Y1 (ko) | 멀티플렉서 회로의 릴레이 접점검사장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |