CN1870437A - 锁相环、信号产生设备和同步方法 - Google Patents
锁相环、信号产生设备和同步方法 Download PDFInfo
- Publication number
- CN1870437A CN1870437A CNA2006100810593A CN200610081059A CN1870437A CN 1870437 A CN1870437 A CN 1870437A CN A2006100810593 A CNA2006100810593 A CN A2006100810593A CN 200610081059 A CN200610081059 A CN 200610081059A CN 1870437 A CN1870437 A CN 1870437A
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- locked loop
- frequency
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000012937 correction Methods 0.000 claims abstract description 92
- 230000001360 synchronised effect Effects 0.000 claims description 18
- 238000013519 translation Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种通过基于输入信号执行同步和频率变换来输出高频信号的锁相环,以及一种相位比较器电路,其用于将输入信号的相位与控制型振荡器的输出信号的相位进行比较,并用于将相位误差信号通过环路滤波器输出并提供到所述控制型振荡器。该锁相环还包括用于将相位比较器电路输出的相位误差信号的高频分量加到作为校正信号该相位误差信号上的校正信号产生电路。根据该锁相环,将相位比较器电路输出的相位误差信号的高频分量加到作为校正信号的环路滤波器的输出信号上,以便能获得宽频带上平坦的频率特性。
Description
本申请要求2005年5月24日提交的日本专利申请2005-151658的优先权,该在先日本专利申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及一种锁相环、一种信号产生设备和一种同步方法,其中,将从相位比较器电路输出的相位误差信号提供给控制型振荡器,从而根据输入信号来执行同步和频率变换,由此输出一个高频信号。
背景技术
图6是一个现有技术的锁相环(PLL:锁相环)的框图。这种锁相环被广泛应用于诸如数字调制信号产生设备之类的信号产生设备,并也被应用于各种装置。
图6所示的锁相环包括基准信号发生器101、相位比较器电路105、环路滤波器106、控制型振荡器107、诸如分频器之类的变频器108、和调制信号发生器109。
在未执行调制时,与来自基准信号发生器101的基准信号101a同步的输出信号107a从控制型振荡器107中输出。
在执行调制时,将调制信号发生器109产生的调制信号109a加到来自环路滤波器106的输出信号106a上,从而生成一个控制信号来用于该控制型振荡器107(例如,参考JP-A-2002-290155和JP-A-1-129615)。
在图6所示的锁相环中,将调制信号加到控制型振荡器的频率调整端,以便由调制信号直接调制控制型振荡器。
然而,在这种情况下,如图7所示,该锁相环具有关于调制输入的高通特性。因此,为了在低频部分执行调制,环频带必须相对于调制频率足够的窄。然而,缩窄环频带易于在低频部分的调制,但是也缩窄了锁定范围。这导致了很难获得环路同步的问题。还存在由高通特性引起的无法由DC来实现调制的问题。
为了使调制增益平坦,可采用如图8所示的结构。
在图8的示例中,由调制信号发生器109产生的调制信号109a通过调制器输入电路111提供到调制器110,从而产生已调波110a。因此,环路从控制型振荡器107输出与已调波110a同步的输出信号107a。另一方面,由校正信号产生电路112产生的校正信号112a与来自环路滤波器106的输出信号106a相加,从而生成控制信号来用于该控制型振荡器107。
以这种方式,将调制信号109a加到调制器110来生成已调波,并且还将调制信号109a部分分流来产生校正信号112a,并将该校正信号112a加到控制型振荡器107的频率调整端。该示例中,在环频带内,控制型振荡器107输出与来自调制器110的已调波110a同步的已调波,而在环频带外,该控制型振荡器107由校正信号112a直接调制。因此,如图9A所示,可获得宽带频率特性。
然而,在这种情况下,调制器110的调制灵敏度必须与锁相环的频率特性匹配。为此目的,必须在外部提供一个用于调整该校正信号增益和频率特性的电路。为了确定这种调整电路的特性,必须准确获得环路滤波器106的频率特性、相位比较器电路105的相位检测灵敏度和控制型振荡器107的频率特性。这将导致难于在宽频带上提供平坦的频率特性的问题。例如,从图9B可以看出,频率特性中很可能出现不规则性。
而且,如图10所示,可在具有通过使环路滤波器的元件常量可变而扩展的锁定范围的状态下保证同步。在图10所示的示例中,由常量切换器113来对环路滤波器106A的常量进行切换,从而使环频带可变。因此,可根据环内的同步过程以及未执行调制或进行调制时的状态来适当地选择环频带。
在这种情况下,为了改变元件常量,使用模拟切换器。然而,为了改善环路的相位噪声特性,从抑制热噪声的观点看必须将元件常量设置在一个较低的值。另一方面,由于模拟切换器的导通电阻,所以对元件常量的电阻的减小是有限制的。这导致了无法提供具有优秀的相位噪声的锁相环的问题。
考虑以上情况,希望提供一种锁相环,其可以实现由DC调制,并且能在宽频带上容易地给出具有平坦的频率特性的调制,而不会减小环路的锁定范围。而且,希望无需从锁相环外部提供校正信号就可以进行调制,并且希望不根据模拟切换器的导通电阻来确定环路滤波器的元件常量。
发明内容
考虑上述情况设计本发明,并提供一种锁相环、一种信号产生设备和一种同步方法,本发明的设备和方法可以在宽频带上容易地获得平坦的频率特性,同时保证大的锁定范围。
在一些实施方案中,通过基于输入信号执行同步和频率变换来输出高频信号的本发明的锁相环包含:
控制型振荡器;
相位比较器电路,其用于将输入信号的相位与所述控制型振荡器的输出信号的相位进行比较,并用于将相位误差信号输出并提供到该控制型振荡器;以及
校正部分,其用于将所述输出的相位误差信号的高频分量加到作为校正信号的所述输出的相位误差信号上。
根据该锁相环,将相位比较器电路输出的相位误差信号的高频分量加到作为校正信号的该相位误差信号上,以便能在宽频带上获得平坦的频率特性。
本发明的锁相环可包括开关部分,其用来对由校正部分执行的校正进行开关。
在这种情况下,可根据情况来选择频率特性。
本发明的锁相环可包括校正量调整部分,其用来对校正部分的校正量进行调整。
在这种情况下,可根据情况来改变频率特性。
本发明的锁相环可包括变频器,其根据作为输入信号的基准频率信号来将控制型振荡器输出的信号频率变换为低频,并且用来将该低频反馈到该相位比较器电路。
本发明的锁相环可包括:
相位噪声检测部分,其用来检测锁相环中的相位噪声;和显示器,其用来显示检测到的相位噪声。
在一些实施方案中,本发明的信号产生设备包含:
调频器电路,其根据调制信号来执行调频;和
根据本发明的锁相环,
其中,将该调频器电路的输出信号提供到该锁相环的相位比较器电路作为输入信号。
在一些实施方案中,本发明的信号产生设备包含:
调相器电路,其根据调制信号来执行调相;和
根据本发明的锁相环,
其中,将该调相器电路的输出信号提供到该锁相环的相位比较器电路作为输入信号。
在一些实施方案中,本发明的信号产生设备包含:
锁相环,其包括控制型振荡器、相位比较器电路和校正部分,该相位比较器电路将输入信号的相位与从所述控制型振荡器输出的信号的相位进行比较,并且该校正部分将所述相位比较器电路输出的相位误差信号的高频分量加到作为校正信号的所述输出的相位误差信号上,并将已加上高频分量的相位误差信号提供到所述控制型振荡器;
调频器电路,其根据调制信号来执行调频,并将输出信号提供到该锁相环的相位比较器电路作为输入信号;和
开关部分,当在调频器电路中执行调频时该开关部分开启由校正部分执行的校正,并且当在调频器电路中未执行调频时其关闭由校正部分执行的校正。
根据该信号产生设备,当在调频器电路中执行调制时,由校正部分执行的校正被开启,而当在调频器电路中未执行调制时,由校正部分执行的校正被关闭。由此,可以兼顾未执行调制时的操作的稳定性和执行调制时的宽频带特性。
在一些实施方案中,本发明的信号产生设备包含:
锁相环,其包括控制型振荡器、相位比较器电路和校正部分,该相位比较器电路将输入信号的相位与从所述控制型振荡器输出的信号的相位进行比较,并且该校正部分将所述相位比较器电路输出的相位误差信号的高频分量加到作为校正信号的所述输出的相位误差信号上,并将添加了高频分量的相位误差信号提供到所述控制型振荡器;
调相器电路,其根据调制信号来执行调相,并将输出信号提供到该锁相环的相位比较器电路作为输入信号;和
开关部分,当在调相器电路中执行调相时该开关部分开启由校正部分执行的校正,并且当在调相器电路中未执行调相时其关闭由校正部分执行的校正。
根据该信号产生设备,当在调相器电路中执行调制时,由校正部分执行的校正被开启,而当在调相器电路中未执行调制时,由校正部分执行的校正被关闭。由此,可以兼顾未执行调制时的操作的稳定性和执行调制时的宽频带特性。
在一些实施方案中,在通过基于输入信号执行同步和频率变换来输出高频信号的锁相环中,本发明的同步方法包含:
将输入信号的相位与所述控制型振荡器的输出信号的相位进行比较,从而输出相位误差信号并将该相位误差信号提供到所述控制型振荡器;
将所述输出的相位误差信号的高频分量加到作为校正信号的该输出的相位误差信号上,从而在扩展锁定范围的状态下保证同步;以及
在保证了同步之后停止将该校正信号加到所述相位误差信号。
根据该同步方法,通过添加了该相位误差信号作为校正信号,在扩展锁定范围的状态下保证了同步,并且在保证了同步之后,不将该校正信号加到所述相位误差信号。由此,可兼顾扩展的锁定范围和保证同步之后操作的稳定性。
根据该锁相环,将所述相位比较器电路输出的相位误差信号的高频分量加到作为校正信号所述相位误差信号上,以便能获得宽频带上平坦的频率特性。
根据该信号产生设备,当在调频器电路中执行调制时,由校正部分执行的校正被开启,而当在调频器电路中未执行调制时,由校正部分执行的校正被关闭。由此,可以兼顾未执行调制时的操作的稳定性和执行调制时的宽频带特性。
根据该信号产生设备,当在调相器电路中执行调制时,由校正部分执行的校正被开启,而当在调相器电路中未执行调制时,由校正部分执行的校正被关闭。由此,可以兼顾未执行调制时的操作的稳定性和执行调制时的宽频带特性。
根据该同步方法,通过添加作为校正信号的该相位误差信号,在扩展锁定范围的状态下保证了同步,并且在保证了同步之后,不将该校正信号加到所述相位误差信号。由此,可兼顾扩展的锁定范围和保证同步之后操作的稳定性。
附图说明
图1是示出使用了根据本发明一个实施例的锁相环的信号发生器的构造的框图。
图2A是示出包括了环路滤波器和校正信号产生电路的电路频率特性的示图。
图2B是示出锁相环开环增益的频率特性的示图。
图2C是示出锁相环闭环增益的频率特性的示图。
图3是示出使用了根据本发明一个实施例的锁相环的测量系统构造的框图。
图4是示出在显示部分上的示例性显示的示图。
图5是示出使用了根据本发明一个实施例的锁相环的信号发生器的构造的框图。
图6是现有技术的锁相环的框图。
图7是示出现有技术的锁相环的频率特性的示图。
图8是示出用于组成环频带内部和外部特性的锁相环构造的框图。
图9A和9B是示出图8所示构造的频率特性的示图。
图10是示出锁相环构造的框图,其中的环路滤波器的元件常量可变。
具体实施方式
下面将给出对根据本发明的锁相环的各个实施例的解释。
【第一实施例】
现在参考图1和2给出对根据本发明的锁相环的第一实施例的解释。
图1是示出使用了根据本发明第一实施例的锁相环的信号发生器构造的框图。
图1所示的信号发生器包括用于产生基准信号1a的基准信号发生器1、用于产生调制信号2a的调制信号发生器2、用于产生已调波3a的调制器3、相位比较器电路5、环路滤波器6、控制型振荡器7、和诸如分频器之类的变频器8。该调制器3可执行调频或调相。
环路滤波器6、控制型振荡器7、变频器8和相位比较器5构成一个锁相环(PLL:锁相环)。在未执行调制时,与基准信号发生器1输出的基准信号1a同步的输出信号7a从控制型振荡器7中输出。变频器8将输出信号7a的频率变化为低频来产生变换信号8a,并将该信号提供到相位比较器电路5。
在未执行调制时,来自基准信号发生器1的基准信号1a被提供到相位比较器电路5。相位比较器电路5将基准信号1a的相位与变换信号8a的相位进行比较。在执行调制时,来自调制信号发生器2的调制信号2a被提供到调制器3来产生已调波3a。将已调波3a提供到相位比较器电路5。相位比较器电路5将已调波3a的相位与变换信号8a的相位进行比较。从相位比较器电路5输出的相位误差信号5a被提供到环路滤波器6。
如图1所示,在该锁相环中提供校正信号产生电路11和连接到该校正信号产生电路11的输出端的开关部分12,其中,从相位比较器电路5输出的相位误差信号5a被提供到该校正信号产生电路11。由来自校正信号控制部分13的信号来控制该开关部分12的开/关。如果开关部分12为“开”,则加法器15将校正信号产生电路11输出的校正信号11a与环路滤波器6的输出信号6a相加。将加法器15输出的控制信号15a提供到控制型振荡器7的频率调整终端。如果开关部分12为“关”,则将来自环路滤波器6的输出信号6a作为控制信号15a来应用于控制型振荡器7的频率调整端。
图2A是示出包括了环路滤波器6和校正信号产生电路11的电路的频率特性的示图。图2B是示出锁相环开环增益的频率特性的示图。图2C是示出锁相环闭环增益的频率特性的示图。
如图2A所示,在本实施例中,在加上了来自校正信号产生电路11的校正信号11a从而对来自环路滤波器6的输出信号6a进行校正的情况下,控制信号15a的频带被扩展到一个较高的频率端。在图2A中,长虚线表示在未执行校正情况下的环路滤波器6的特性,而实线表示在执行校正情况下的环路滤波器6的特性。此外,短虚线表示从校正信号产生电路11输出的校正信号11a的频率特性。因此,该校正信号产生电路11表现了在较高频率范围内增益增加的特性。可使用例如包括了放大器和旁路滤波器的电路作为校正信号产生电路11来获得这一特性。
在图2B中,长虚线表示在未执行校正情况下锁相环的开环增益的频率特性;实线表示在执行校正情况下锁相环的开环增益的频率。
在图2C中,长虚线表示在未执行校正情况下锁相环的闭环增益的频率特性;实线表示在执行校正情况下锁相环的闭环增益的频率。
如图2B和2C所示,通过加上校正信号11a进行的校正,可将锁相环的频带上限从频带上限f1扩展到另一频带上限f2。
下面将说明对该信号发生器的操作。
首先,在启动该信号发生器时,通过校正信号控制部分13提供的信号来打开开关部分12,从而设置了由校正信号11a来对环路滤波器6的输出信号6a进行校正的状态。因此,可扩展锁相环中同步处理的锁定范围,从而将控制型振荡器7的振荡频率稳定地设置在一个预定频率。在锁相环的同步处理中,不将来自调制信号发生器2的调制信号2a提供到调制器3,从而不执行调制操作。
接下来,通过校正信号控制部分13提供的信号来关闭开关部分12,从而设置了将未校正的输出信号6a提供到控制型振荡器7的状态。因此,可缩窄锁相环的频带,从而抑制了振荡波形的失真,同时保持了控制型振荡器7的振荡频率。在这种状态下,未执行调制操作,从而从控制型振荡器7中获得了较少失真的非调制信号波形。
下面,将来自调制信号发生器2的调制信号2a提供到调制器3,从而启动该调制器3的调制操作。在启动该调制操作时,由来自校正信号控制部分13的信号再次打开该开关部分12,从而设置了由校正信号11a来对环路滤波器6的输出信号6a进行校正的状态。因此,通过校正,扩展了锁相环的频带,从而在宽频带上执行具有平坦特性的调制。
如上所述,根据本实施例,可扩展锁相环中的环频带,从而在执行调制时可保证宽频带上的环频带。此外,可扩展锁相环同步处理中的锁定范围。而且,在不由环频带来限制已调波的情况下,即可执行调制操作。所以可实现由DC进行调制。另外,在未执行调制时,不进行校正,以便能获得失真较小的波形。
而且,通过增加开环增益扩展了环频带,但是不在环频带以外进行校正。因此,通过将环路滤波器6、相位比较器电路5和控制型振荡器7的特性实现为某一等级,可在宽频带上相对容易地进行具有平坦特性的调制。
而且,由于只根据在锁相环内部产生的信号来产生校正信号,所以无需从外部提供校正信号。
而且,根据本实施例,诸如环路滤波器内的元件自身发生改变的情况,不会发生由于模拟开关的导通电阻而产生的影响。因此,无需根据模拟开关的导通电阻就可确定环路滤波器的元件常量。
而且,可修改本实施例,从而根据同步处理、非调制和调制时的状态,通过由校正信号控制部分13进行的控制来自动选择开关部分12的开关状态。
【第二实施例】
现在参考图3和4来给出对根据本发明的锁相环的第二实施例的说明。
图3是示出使用了根据本发明第二实施例的锁相环的测量系统构造的框图。在图3中,相同的符号表示与根据本发明第一实施例中相同的成分。
以下主要说明与第一实施例的不同之处。
图3中示出的测量系统包括相位噪声计算部分18和用于显示该相位噪声计算部分18中的计算结果的显示部分19,其中来自相位比较器电路5的相位误差信号5a被提供到所述相位噪声计算部分18。
设计了与根据第一实施例的校正信号产生电路11相对应的校正信号产生电路11A,以便能改变该电路增益。由增益控制部分16控制该校正信号产生电路11A的增益。
图4是示出在显示部分19上的示例性显示的示图。
在本实施例中,当提供具有特定相位噪声特性的测量信号20时,在相位比较器电路5中将测量信号20的相位与变换信号8a的相位进行比较。相位噪声计算部分18分别根据相位误差信号5a来计算环频带之外的相位噪声的检测结果,以及根据控制信号15a来计算环频带之内的相位噪声的检测结果。如图4所示将这两个检测结果都显示在显示部分19上。
根据本实施例,通过校正信号产生电路11A的增益来调整由校正信号11a执行的校正量,以便能使环频带可变。例如,如果该环路的相位噪声显示了由实线表示的特性,则由“B”表示的寄生(非必须波)分量被隐藏在环路的相位噪声中并无法被观察到。如果该环路的相位噪声显示了由虚线表示的特性,由“A”表示的寄生分量被隐藏在环路的相位噪声中并无法被观察到。然而,根据本实施例,通过调整环频带,可观察到这些寄生分量。
以这种方式,通过该测量系统中的相位噪声特性来对接近了该测量系统中的测量极限情况下的寄生分量的测量进行控制。因此,只要用户可改变环频带,就可根据测量信号20的属性来改变测量系统的相位噪声特性,并可对接近了测量极限情况下的可测量范围进行扩展。
第二实施例采用了其中的校正信号产生电路11A的增益可变的结构。
然而,只要环频带可变,可采用任意的结构。
【第三实施例】
现在参考图5将给出针对根据本发明的锁相环的第三实施例的说明。
图5是示出使用了根据本发明第三实施例的锁相环的信号发生器的构造的框图。在图5中,相同的符号表示与根据本发明第一和第二实施例中相同的成分。以下主要说明与第一和第二实施例的不同之处。
图5所示的信号发生器包括基准信号发生器30,其用来将基准信号提供到变频器8A。该变频器8A可以是例如高频混频器。在这种情况下,可通过从基准信号发生器30输出的基准信号来控制锁相环的振荡频率。
不应将本发明的应用领域限制在上述实施例内。本发明不仅可应用于信号产生设备,而且可被广泛应用于基于输入信号来执行同步和频率变换的锁相环中来输出高频信号。
本领域技术人员可以容易地根据所述本发明的优选实施例来作出各种修改和变形,而不脱离本发明的精神和范围。因此本发明意在涵盖由权利要求和其同等物的范围组成的本发明的所有修改和变形。
Claims (10)
1.一种锁相环,其通过基于输入信号执行同步和频率变换来输出高频信号,该锁相环包含:
控制型振荡器;
相位比较器电路,其用于将输入信号的相位与所述控制型振荡器的输出信号的相位进行比较,并用于将相位误差信号输出并提供到所述控制型振荡器;以及
校正部分,其用于将所述输出的相位误差信号的高频分量加到作为校正信号的所述输出的相位误差信号上。
2.根据权利要求1的锁相环,还包含:
开关部分,其用来对由校正部分执行的校正进行开关。
3.根据权利要求1的锁相环,还包含:
校正量调整部分,其用来对校正部分的校正量进行调整。
4.根据权利要求1的锁相环,还包含:
变频器,其根据作为输入信号的基准频率信号将所述控制型振荡器输出的信号频率变换为低频,并且用来将该低频反馈到所述相位比较器电路。
5.根据权利要求1的锁相环,还包含:
相位噪声检测部分,其用来检测锁相环中的相位噪声;和
显示器,其用来显示检测到的相位噪声。
6.一种信号产生设备,其包含:
调频器电路,其根据调制信号来执行调频;和
根据权利要求1的锁相环,
其中,将该调频器电路的输出信号提供到该锁相环的相位比较器电路作为输入信号。
7.一种信号产生设备,其包含:
调相器电路,其根据调制信号来执行调相;和
根据权利要求1的锁相环,
其中,将该调相器电路的输出信号提供到该锁相环的相位比较器电路作为输入信号。
8.一种信号产生设备,其包含:
锁相环,所述锁相环包括控制型振荡器、相位比较器电路和校正部分,所述相位比较器电路将输入信号的相位与所述控制型振荡器的输出信号的相位进行比较,并且所述校正部分将所述相位比较器电路输出的相位误差信号的高频分量加到作为校正信号的所述输出的相位误差信号上,并将添加了高频分量的相位误差信号提供到所述控制型振荡器;
调频器电路,其根据调制信号来执行调频,并将输出信号提供到所述锁相环的相位比较器电路来作为输入信号;和
开关部分,当在所述调频器电路中执行调频时,所述开关部分开启由所述校正部分执行的校正,并且当在所述调频器电路中未执行调频时,所述开关部分关闭由所述校正部分执行的校正。
9.一种信号产生设备,其包含:
锁相环,所述锁相环包括控制型振荡器、相位比较器电路和校正部分,所述相位比较器电路将输入信号的相位与所述控制型振荡器的输出信号的相位进行比较,并且所述校正部分将所述相位比较器电路输出的相位误差信号的高频分量加到作为校正信号的所述输出的相位误差信号上,并将添加了高频分量的相位误差信号提供到所述控制型振荡器;
调相器电路,其根据调制信号来执行调相,并将输出信号提供到该锁相环的相位比较器电路作为输入信号;和
开关部分,当在所述调相器电路中执行调相时该开关部分开启由所述校正部分执行的校正,并且当在所述调相器电路中未执行调相时其关闭由所述校正部分执行的校正。
10.一种锁相环中的同步方法,所述锁相环通过基于输入信号执行同步和频率变换来输出高频信号,所述同步方法包含:
将输入信号的相位与一控制型振荡器的输出信号的相位进行比较,从而输出相位误差信号并将该相位误差信号提供到所述控制型振荡器;
将所述输出的相位误差信号的高频分量加到作为校正信号的该输出的相位误差信号上,从而在扩展锁定范围的情况下保证同步;以及
在保证了同步之后停止将所述校正信号加到所述相位误差信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005151658A JP2006332915A (ja) | 2005-05-24 | 2005-05-24 | 位相同期ループ、信号発生装置および同期方法 |
JP2005151658 | 2005-05-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1870437A true CN1870437A (zh) | 2006-11-29 |
Family
ID=37444007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006100810593A Pending CN1870437A (zh) | 2005-05-24 | 2006-05-23 | 锁相环、信号产生设备和同步方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7408416B2 (zh) |
JP (1) | JP2006332915A (zh) |
CN (1) | CN1870437A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102281093A (zh) * | 2010-06-08 | 2011-12-14 | 佳律通信设备(上海)有限公司 | 一种可自动平坦度校正的选频移频直放站装置 |
CN102428643A (zh) * | 2009-05-19 | 2012-04-25 | 诺基亚公司 | 用于减少由耦合所导致的性能退化的装置 |
CN101753137B (zh) * | 2008-12-09 | 2012-12-12 | 台湾积体电路制造股份有限公司 | 具有启动电路的锁相环 |
CN103125073A (zh) * | 2010-08-30 | 2013-05-29 | 剑桥模拟技术股份有限公司 | 用于高数字锁相环路的非线性且并行的数字控制 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100897381B1 (ko) | 2007-07-13 | 2009-05-14 | 고려대학교 산학협력단 | 입력신호 듀티비에 무관한 클록 발생장치 |
FR2957212B1 (fr) * | 2010-03-05 | 2012-11-16 | Commissariat Energie Atomique | Dispositif de synthese de frequence a boucle de retroaction |
JP5097235B2 (ja) * | 2010-03-29 | 2012-12-12 | 株式会社日立製作所 | 半導体装置 |
JP2012195833A (ja) * | 2011-03-17 | 2012-10-11 | Yokogawa Denshikiki Co Ltd | 多周波発振器 |
CN113900084B (zh) * | 2021-09-06 | 2022-06-28 | 珠海正和微芯科技有限公司 | 无晶振fmcw雷达收发机系统及频率校准方法 |
CN113933791B (zh) * | 2021-09-06 | 2022-05-27 | 珠海正和微芯科技有限公司 | 无晶振fmcw雷达收发机装置及频率校准方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01129615A (ja) | 1987-11-16 | 1989-05-22 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ装置 |
US5256981A (en) * | 1992-02-27 | 1993-10-26 | Hughes Aircraft Company | Digital error corrected fractional-N synthesizer and method |
JP4002073B2 (ja) | 2001-03-27 | 2007-10-31 | 三菱電機株式会社 | Fm変調装置及びfm変調装置の周波数制御方法 |
US7215215B2 (en) * | 2004-03-15 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | Phase modulation apparatus, polar modulation transmission apparatus, wireless transmission apparatus and wireless communication apparatus |
-
2005
- 2005-05-24 JP JP2005151658A patent/JP2006332915A/ja not_active Withdrawn
-
2006
- 2006-05-23 CN CNA2006100810593A patent/CN1870437A/zh active Pending
- 2006-05-24 US US11/439,263 patent/US7408416B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101753137B (zh) * | 2008-12-09 | 2012-12-12 | 台湾积体电路制造股份有限公司 | 具有启动电路的锁相环 |
CN102428643A (zh) * | 2009-05-19 | 2012-04-25 | 诺基亚公司 | 用于减少由耦合所导致的性能退化的装置 |
CN102281093A (zh) * | 2010-06-08 | 2011-12-14 | 佳律通信设备(上海)有限公司 | 一种可自动平坦度校正的选频移频直放站装置 |
CN103125073A (zh) * | 2010-08-30 | 2013-05-29 | 剑桥模拟技术股份有限公司 | 用于高数字锁相环路的非线性且并行的数字控制 |
CN103125073B (zh) * | 2010-08-30 | 2016-09-07 | 剑桥模拟技术股份有限公司 | 用于锁相环路的系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060267692A1 (en) | 2006-11-30 |
US7408416B2 (en) | 2008-08-05 |
JP2006332915A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1870437A (zh) | 锁相环、信号产生设备和同步方法 | |
CN1175571C (zh) | 延迟电路、时钟生成电路及相位同步电路 | |
CN1440123A (zh) | 多相时钟传送电路及多相时钟传送方法 | |
US7397883B2 (en) | Spread spectrum type clock generation circuit for improving frequency modulation efficiency | |
CN1058589C (zh) | 一种双超外差接收机及其检测电路 | |
CN1666456A (zh) | 时钟数据恢复电路 | |
CN1518226A (zh) | 具有占空比校正电路的模拟延迟锁相环 | |
CN1701505A (zh) | 调制器及其校正方法 | |
CN1251411C (zh) | 锁相环电路、时钟生成电路和时钟生成方法 | |
CN1144381C (zh) | 能够选择最佳压控振荡器的接收机 | |
CN1885720A (zh) | 时钟生成电路和时钟生成方法 | |
US9813068B2 (en) | Spread spectrum clock generator, electronic apparatus, and spread spectrum clock generation method | |
CN1630196A (zh) | 时钟同步器 | |
CN101039108A (zh) | 延迟同步电路及半导体集成电路器件 | |
CN1756327A (zh) | 自动频率调谐系统 | |
CN1574635A (zh) | 振荡器 | |
CN1836370A (zh) | 宽带调制锁相环路及其调制系数调整方法 | |
US20070164793A1 (en) | Apparatus for generating clock pulses using a direct digital synthesizer | |
JP2010288073A (ja) | スペクトラム拡散クロック生成器及び半導体装置 | |
CN1591694A (zh) | 用于测试半导体存储器件的装置和方法 | |
CN1737899A (zh) | 图像信号处理装置和相位同步方法 | |
CN1960185A (zh) | Pll过渡响应控制系统和通信系统 | |
US8896390B2 (en) | Circuit of inductance/capacitance (LC) voltage-control oscillator | |
JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
US20080042758A1 (en) | Phase-locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |