CN1869797A - 用于显示装置的布线、薄膜晶体管阵列面板及其制造方法 - Google Patents

用于显示装置的布线、薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN1869797A
CN1869797A CNA2006100784334A CN200610078433A CN1869797A CN 1869797 A CN1869797 A CN 1869797A CN A2006100784334 A CNA2006100784334 A CN A2006100784334A CN 200610078433 A CN200610078433 A CN 200610078433A CN 1869797 A CN1869797 A CN 1869797A
Authority
CN
China
Prior art keywords
layer
conductive oxide
conductive
conductive layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100784334A
Other languages
English (en)
Other versions
CN1869797B (zh
Inventor
申原硕
裵良浩
朴弘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1869797A publication Critical patent/CN1869797A/zh
Application granted granted Critical
Publication of CN1869797B publication Critical patent/CN1869797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

本发明提供了一种薄膜晶体管阵列面板的制造方法，包括：在基板上形成第一信号线；在第一信号线上顺序地形成栅极绝缘层和半导体层；在栅极绝缘层和半导体层上形成第二信号线；以及形成连接至第二信号线的像素电极。第一信号线和第二信号线中的至少一条包括第一导电氧化物层、含银(Ag)导电层、以及以比第一导电氧化物层低的温度形成的第二导电氧化物层。

Description

用于显示装置的布线、薄膜晶体管阵列面板 及其制造方法
相关申请
本申请要求于2005年5月27日提交的韩国专利申请第2005-0044802号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种用于显示装置的布线、具有该布线的薄膜晶体管(TFT)阵列面板及其制造方法。
背景技术
液晶显示器(LCD)是最广泛使用的平板显示器之一。LCD包括液晶(LC)层，液晶层介于设置有场致电极的两个面板之间。通过向场致电极施加电压以产生电场而使LCD显示图像。LC层中的电场确定改变入射光偏振的LC分子的定向。像素电极形成在薄膜晶体管阵列面板上。通过向每个像素电极施加不同电压来显示图像。薄膜晶体管(TFT)用作开关元件，以响应于施加到栅极线的扫描信号而将图像信号从数据线传输到像素电极。TFT还用作开关元件，用于控制有源矩阵(active matrix)有机发光显示器(AM-OLED)的各个发光元件。
大尺寸LCD和AM-OLED显示装置的发展趋势需要栅极线和数据线的长度变长，导致这些线呈现出较高的电阻，而这带来信号延迟的问题。为了解决这个问题，需要由具有低电阻率的材料(电阻率最低的材料是银(Ag))制成栅极线和数据线。不幸的是，银对玻璃基板以及由无机材料或有机材料制成的层有不良的粘附性，因此必须镀有其他导电材料。然而，这导致不良的蚀刻外型。
发明内容
为了利用Ag布线的低电阻率并且改善其粘附性和蚀刻外型，本发明提供了一种用于显示装置的布线，其包括具有第一多晶导电氧化物的第一导电层、具有银(Ag)的第二导电层、以及具有由非晶导电氧化物制成的第二多晶导电氧化物的第三导电层。本发明还提供了一种薄膜晶体管阵列面板，其包括：基板；第一信号线和第二信号线，形成在基板上并彼此交叉；薄膜晶体管，连接至第一信号线和第二信号线；以及像素电极，连接至薄膜晶体管。第一信号线和第二信号线中的至少一条包括具有第一多晶导电氧化物的第一导电层、具有银(Ag)的第二导电层、以及具有由非晶导电氧化物制成的第二多晶导电氧化物的第三导电层。
本发明还提供了一种薄膜晶体管阵列面板的制造方法，包括：在基板上形成第一信号线；在第一信号线上顺序地形成栅极绝缘层和半导体层；在栅极绝缘层和半导体层上形成第二信号线；以及形成连接至第二信号线的像素电极。形成第一信号线和形成第二信号线中的至少一个过程包括：形成第一导电氧化层；形成含银(Ag)的导电层；以及以比形成第一导电氧化层时更低的温度形成第二导电氧化层。
附图说明
图1是根据本发明实施例的TFT阵列面板的布局图；
图2和图3是沿图1所示的II-II线和III-III线截取的TFT阵列面板的截面图；
图4、图7、图10和图13是布局图，用于顺序地说明根据本发明实施例的TFT阵列面板的制造方法的中间步骤；
图5和图6是沿图4所示的V-V线和VI-VI线截取的TFT阵列面板的截面图；
图8和图9是沿图7所示的VIII-VIII线和IX-IX线截取的TFT阵列面板的截面图；
图11和图12是沿图10所示的XI-XI线和XII-XII线截取的TFT阵列面板的截面图；
图14和图15是沿图13所示的XIV-XIV线和XV-XV线截取的TFT阵列面板的截面图；
图16A是其中顺序地沉积有多晶ITO、银(Ag)、和多晶ITO的布线截面的照片；以及
图16B是其中顺序地沉积有多晶ITO、银、和非晶ITO的布线截面的照片。
具体实施方式
下文中，将参照附图更加全面地描述本发明的优选实施例。然而，本发明可以多种不同的形式实现，而不应认为局限于文中所述的实施例。相反地，提供这些实施例使得本公开更充分和完整，并且使本领域技术人员全面地了解本发明的范围。在附图中，为了清楚起见，扩大了层、膜、以及区域的厚度。相同的标号始终表示相同的元件。应当理解，当提到诸如层、薄膜、区域、或基板的元件“位于”另一个元件上时，是指其直接位于另一个元件上，或者也可能存在插入元件。
下面，将参照图1至图3来详细描述根据本发明实施例的TFT阵列面板。
图1是根据本发明实施例的TFT阵列面板的布局图，以及图2和图3分别是沿图1所示的II-II线和III-III线截取的TFT阵列面板的截面图。
多条栅极线121和多条存储电极线131形成在由诸如透明玻璃或塑料的材料制成的绝缘基板110上。栅极线121传输选通信号(gate line)，并沿大致横向的方向延伸。每条栅极线121均包括向下突出的多个栅电极124以及端部129，该端部具有用于与另一层或外部驱动电路连接的大面积。用于生成选通信号的栅极驱动器(未示出)可以安装在附着到基板110的柔性印刷电路膜(未示出)上。栅极驱动器可以直接装配在基板110上或与其集成。当栅极驱动器集成到基板110中时，栅极线121可以延伸成直接与其连接。
用于接收指定电压的存储电极线131包括几乎平行于栅极线121延伸的干线(stem line)和多对存储电极133a和133b。每条存储电极线131均位于两条相邻的栅极线121之间，并且干线靠近两条栅极线121中较低的一条。每个存储电极133a和133b均包括连接至干线的固定端和在相对侧的自由端。存储电极133b的固定端具有大面积，并且存储电极133b的自由端被划分成直线部分(straight portion)和弯曲部分(crooked portion)。然而，存储电极线131的形状和位置可以有各种变化。
栅极线121和存储电极线131具有由诸如ITO的导电氧化物制成的下部层133ap、133bp、131p、124p、和129p(下文中，称为“下部ITO层”)、含Ag的导电层133aq、133bq、131q、124q、和129q(下文中，称为“含Ag层”)、以及由诸如ITO或IZO的导电氧化物制成的上部层133ar、133br、131r、124r、和129r(下文中，称为“上部ITO层”)。含Ag层133aq、133bq、131q、124q、和129q具有低电阻率，以减小信号延迟。分别位于含Ag层133aq、133bq、131q、124q、和129q的下面和上面的下部ITO层133ap、133bp、131p、124p、和129p以及上部ITO层133ar、133br、131r、124r、和129r增强了含Ag层133aq、133bq、131q、124q、和129q到基板110或上层的粘附性。含Ag层133aq、133bq、131q、124q、和129q比下部层133ap、133bp、131p、124p、和129p以及上部层133ar、133br、131r、124r、和129r厚。
下部ITO层133ap、133bp、131p、124p、和129p以及上部ITO层133ar、133br、131r、124r、和129r在彼此不同的温度条件下形成。下部ITO层133ap、133bp、131p、124p、和129P以高于大约150℃的温度并且优选地以200℃至350℃的温度形成结晶ITO。另一方面，上部ITO层133ar、133br、131r、124r、和129r以大约25℃和150℃之间的温度并且优选地以室温形成非晶ITO。通过使下部ITO层133ap、133bp、131p、124p、和129p以及上部ITO层133ar、133br、131r、124r、和129r的形成温度彼此不同，改善了下部ITO层133ap、133bp、131p、124p、和129p、含Ag层133aq、133bq、131q、124q、和129q、以及上部ITO层133ar、133br、131r、124r、和129r的蚀刻外型(etched profile)。
诸如ITO或IZO的导电氧化物的形成温度确定了其是否具有结晶结构，从而也确定了其蚀刻速度。一般地，非晶结构的蚀刻速度比多晶结构快。因此，当ITO层形成在含Ag层的下面和上面以改善粘附性时，通过使上部ITO层形成有被迅速蚀刻的非晶ITO并且使下部ITO层形成有相对被较慢蚀刻的多晶ITO，可以使外型形成为具有平缓的倾斜角。
图16A和图16B分别是以相同温度和不同温度形成的下部ITO层和上部ITO层截面的照片。图16A示出当以大约300℃的高温在基板110上的含Ag层q下面和上面形成下部ITO层p和上部ITO层r时形成的圆形外型。由于下部ITO层p和上部ITO层r的蚀刻速度相同，因此形成圆形外型。
相反地，图16B是以不同温度在基板110上的含Ag层q下面和上面形成的ITO层截面的照片，其中，下部ITO层p以大约300℃的高温形成并且上部ITO层r以室温形成。这里，由于两个层p和r的蚀刻速度的差异，从而形成良好的外型。栅极线121和存储电极线131的侧面相对于基板110的表面倾斜，并且其倾斜角优选地在大约30度至80度的范围内。
由诸如氮化硅(SiNx)或氧化硅(SiOx)的材料制成的栅极绝缘层140形成在栅极线121、存储电极线131和基板110上。由诸如氢化非晶硅(简写为“a-Si”)或多晶硅的材料制成的多个半导体带151形成在栅极绝缘层140上。每个半导体带151均沿大致纵向的方向延伸，并具有多个向栅电极124伸出的突起154。每个半导体带151的宽度在靠近栅极线121和存储电极线131的地方变大，以覆盖栅极线121和存储电极线131的大面积。多个欧姆接触带161和岛165形成在半导体带151上。欧姆接触部161和165可由诸如重掺有n型杂质(诸如磷(p)或硅化物)的n+氢化a-Si的材料制成。每个欧姆接触带161均具有多个突起163，并且突起163和欧姆接触岛165成对地位于半导体带151的突起154上。半导体带151以及欧姆接触部161和165的侧面也相对于基板110的表面倾斜，并且其倾斜角在大约30度至80度的范围内。
多条数据线171和多个漏电极175形成在欧姆接触部161和165以及栅极绝缘层140上。用于传输数据电压的数据线171大致沿纵向方向延伸，并与栅极线121交叉。每条数据线171还与存储电极线131交叉，并且位于相邻存储电极线133a和133b之间。每条数据线171均包括向栅电极124伸出的多个源电极173和端部179，该端部具有用于与另一层或外部驱动电路连接的大面积。用于生成数据信号的数据驱动器(未示出)可以安装在附着到基板110的柔性印刷电路膜(未示出)上，直接装配在基板110上，或集成到基板110中。当数据驱动器集成到基板110中时，数据线171可以延伸成直接与其连接。
每个漏电极175均与数据线171分离，并相对于栅电极124与源电极173相对。每个漏电极175具有端部，该端部具有大面积并且是棒状的。具有大面积的端部与存储电极线131重叠，并且棒状端部由弯曲成U形的源电极173部分地围绕。
栅电极124、源电极173、和漏电极175连同半导体带151的突起154形成TFT，该TFT具有形成在位于源电极173和漏电极175之间的突起154中的沟道(channel)。数据线171和漏电极175具有由诸如ITO的导电氧化物制成的下部层171p、173p、175p、和179p(下文中，称为“下部ITO层”)、含Ag的导电层171q、173q、175q、和179q(下文中，称为“含Ag层”)、以及由诸如ITO或IZO的导电氧化物制成的上部层171r、173r、175r、和179r(下文中，称为“上部ITO层”)。含Ag层171q、173q、175q、和179q具有低电阻率，以减小信号延迟。分别位于含Ag层171q、173q、175q、和179q的下面和上面的下部ITO层171p、173p、175p、和179p以及上部ITO层171r、173r、175r、和179r增强了含Ag层171q、173q、175q、和179q到下部层或上部层的粘附性。含Ag层171q、173q、175q、和179q比下部ITO层171p、173p、175p、和179p以及上部层171r、173r、175r、和179r厚。
在此，下部ITO层171p、173p、175p、和179p以及上部ITO层171r、173r、175r、和179r在彼此不同的温度条件下形成。下部ITO层171p、173p、175p、和179p以高于大约150℃的温度并且优选地以200℃至350℃的温度形成结晶ITO。另一方面，上部ITO层171r、173r、175r、和179r以大约25℃和150℃之间的温度并且优选地以室温形成非晶ITO。如上所述，通过使下部ITO层171p、173p、175p、和179p以及上部ITO层171r、173r、175r、和179r的形成温度彼此不同，改善了下部ITO层171p、173p、175p、和179p、含Ag层171q、173q、175q、和179q、以及上部ITO层171r、173r、175r、和179r的蚀刻外型。
根据诸如ITO或IZO的导电氧化物的形成温度确定其是否具有结晶结构，从而也确定了蚀刻速度。一般地，非晶结构的蚀刻速度比多晶结构的蚀刻速度快。因此，当ITO层形成在含Ag层的下面和上面，以改善粘附性时，通过使上部ITO层形成有被迅速蚀刻的非晶ITO并且使下部ITO层形成有被相对较慢蚀刻的多晶ITO，可以使外型形成为具有平缓的倾斜角。
数据线171和漏电极175的侧面也相对于基板110的表面倾斜，并且其倾斜角优选地在大约30度至80度的范围内。
欧姆接触部161和165仅介于下层(underlying)半导体带151与上覆(overlying)数据线171以及其上的漏电极175之间，并降低其间的接触电阻。大多数半导体带151比数据线171窄，但是如上所述，半导体带151的宽度在靠近半导体带151和栅极线121彼此相交的地方变宽，以使表面的外型光滑并防止数据线171断开。半导体带151在源电极173和漏电极175之间的地方以及未被数据线171和漏电极175覆盖的其他地方部分地露出。
钝化层180形成在数据线171、漏电极175、以及半导体带151的突起154的露出部分上。钝化层180由诸如无机绝缘体(例如，氮化硅或氧化硅)、有机绝缘体、或低介电绝缘体的材料制成。有机绝缘体和低介电绝缘体具有优选地低于4.0的介电常数，并且低介电绝缘体的实例是通过等离子增强型化学汽相沉积(PECVD)形成的a-Si:C:O和a-Si:C:F。钝化层180可以由具有感光性的有机绝缘体制成，并且其表面可以是平坦的。然而，钝化层180可以具有包括下部无机层和上部有机层的双层结构，以保护半导体带151的突起154的露出部分，并且利用有机层的实质绝缘特性。
钝化层180具有多个接触孔182和185，分别露出数据线171的端部179和漏电极175的部分。钝化层180和栅极绝缘层140在存储电极133b的固定端附近具有多个用于露出栅极线121的端部129的接触孔181和用于露出存储电极线131的部分的多个接触孔184。
可由诸如ITO或IZO的透明导体或诸如Al、Ag、或其合金的反射金属制成的多个像素电极191、多个跨线桥(overpass)84、以及多个接触辅助部81和82形成在钝化层180上。像素电极191通过接触孔185与漏电极175物理并电连接，并且接收来自漏电极175的数据电压。施加有数据电压的像素电极191与施加有共电压的相对面板(未示出)的共电极(未示出)一起产生电场，从而确定介于两个电极之间的液晶层(未示出)中的液晶分子的方向。像素电极191和共电极形成电容器(下文中，称为“液晶电容器”)，以在TFT截止之后存储并保持所接收的电压。
像素电极191与包括存储电极133a和133b的存储电极线131重叠。为了增强电压存储能力，设置了另一电容器，其与液晶电容器并联，并且称为“存储电容器”。像素电极191和与像素电极191电连接的漏电极175与存储电极线131重叠，以形成电容器(称为存储电容器)，其增强了液晶电容器的电压存储能力。接触辅助部81和82分别通过接触孔181和182连接至栅极线121的端部129和数据线171的端部179。接触辅助部81和82分别补充栅极线121的端部129和外部装置之间的粘附力以及数据线171的端部179和外部装置之间的粘附力，并保护它们。
跨线桥84横过栅极线121，并通过接触孔184连接至存储电极线131的露出部分和存储电极133b的自由端的露出端部，接触孔相对于其间的栅极线121彼此相对设置。包括存储电极133a和133b的存储电极线131可以与跨线桥84一起用于修复栅极线121、数据线171、或TFT的缺陷。
现在，将参照图4至图15详细描述图1至3中示出的TFT阵列面板的制造方法。
图4、图7、图10和图13是布局图，用于顺序地说明根据本发明实施例的TFT阵列面板的制造方法的中间步骤。图5和图6是沿图4所示的V-V线和VI-VI线截取的TFT阵列面板的截面图，图8和图9是沿图7所示的VIII-VIII线和IX-IX线截取的TFT阵列面板的截面图，以及图11和图12是沿图10所示的XI-XI线和XII-XII线截取的TFT阵列面板的截面图。图14和图15是沿图13所示的XIV-XIV线和XV-XV线截取的TFT阵列面板的截面图。
首先，将下部ITO层、含Ag层、以及上部ITO层顺序沉积在由诸如透明玻璃或塑料的材料制成的绝缘基板110上。这里，通过溅射形成ITO层和含Ag层。首先，在不向Ag靶(target)供电的同时向ITO靶供电，以在基板110上沉积ITO层。这里，溅射的温度高于大约150℃，并且优选地大约为200℃至350℃。当优选地以这样的温度范围进行溅射时，形成多晶ITO层。在关闭施加到ITO靶的电源后，向Ag靶供电，以在下部ITO层上沉积含Ag层。
当关闭施加到Ag靶的电源时，再次向ITO靶供电，以在含Ag层上沉积ITO层。这里，溅射的温度在大约25℃和150℃之间，并且优选地为室温。当以这样的温度范围进行溅射时，形成非晶ITO层。此外，在溅射期间可以通过应用氢气(H2)或水蒸气(H2O)，以增加其功效。此外，在溅射期间可以同时应用氮气(N2)，以形成ITO氮化物。这里，通过防止由于在含Ag层和ITO层的接触面形成氮化物而导致Ag扩散到ITO层中，可以防止电阻的增加。
接下来，如图4至图6中所示，下部ITO层、Ag层、以及上部ITO层被同时湿蚀刻，以形成具有栅电极124和端部129的栅极线121以及具有存储电极133a和133b的存储电极线131。这里，蚀刻剂可以是过氧化氢(H2O2)蚀刻剂或含有适当比例的磷酸(H2PO3)、硝酸(HNO3)、醋酸(CH3COOH)和作为剩余部分的去离子水的蚀刻剂。
接下来，在栅极线121、存储电极线131、和基板110上顺序沉积SiNx、本征a-Si、和掺有杂质的a-Si。这里，由于沉积温度高于大约250℃，因此包括在栅极线121和存储电极线131中的每个上部ITO层形成多晶ITO。然后，将掺有杂质的a-Si和本征a-Si蚀刻，以形成栅极绝缘层140、包括由本征a-Si制成的多个突起154的半导体带151、以及包括由掺有杂质的a-Si制成的多个欧姆接触图样164的欧姆接触带161。
接下来，在欧姆接触带161和栅极绝缘层140上顺序地形成下部ITO层、含Ag层、和上部ITO层。这里，如同栅极线121和存储电极线131一样，通过溅射来形成下部ITO层、含Ag层、和上部ITO层。然后，如图10至图12中所示，下部ITO层、含Ag层、和上部ITO层被同时湿蚀刻，以形成具有源电极173和端部179的数据线171以及漏电极175。
接下来，去除未被源电极173和漏电极175覆盖的欧姆接触图样164的露出部分，以形成具有多个突起163的多个欧姆接触带161和多个欧姆接触岛165，并露出下面的半导体带151的突起154。这里，随后可以执行氧气(O2)等离子处理，以稳定突起154的露出表面。接下来，如图13至图15所示，通过等离子加强的化学汽相沉积(PECVD)沉积具有实质钝化特性和感光性的有机材料、诸如SiNx的无机材料、或低介电绝缘材料，以形成钝化层180。由于以高于大约250℃的高温进行沉积，因此将包括在数据线171和漏电极175中的上部ITO层结晶，以变成多晶ITO。
然后，在钝化层180上涂覆光刻胶，并通过光掩模曝光，从而将被曝光的掩模显影，以形成多个接触孔181、182、184和185。接下来，如图1至图3中所示，诸如ITO的透明导电层通过溅射沉积在钝化层180上，然后被图样化以形成像素电极191、接触辅助部81和82、以及跨线桥84。在本实施例中，栅极线和数据线都形成有下部ITO层、含Ag层、和上部ITO层，但是这种布置仅可以应用于其中之一。如上所述，通过以不同的形成条件在含Ag层下面和上面形成导电氧化物层，改善了低电阻率、上部层和下部层的粘附性、以及外型。
尽管以上详细地描述了本发明的优选实施例，但是应该清楚地理解，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种用于显示装置的布线，包括：
第一导电层，包括第一多晶导电氧化物；
第二导电层，包括银(Ag)；以及
第三导电层，包括由非晶导电氧化物制成的第二多晶导电氧化物。
2.根据权利要求1所述的用于显示装置的布线，其中，所述第一多晶导电氧化物是多晶ITO。
3.根据权利要求1所述的用于显示装置的布线，其中，所述非晶导电氧化物是非晶ITO或IZO。
4.根据权利要求1所述的用于显示装置的布线，其中，通过将非晶导电氧化物结晶而形成所述第三导电层。
5.一种用于显示装置的布线，包括：
第一导电层，包括第一导电氧化物；
第二导电层，包括形成在所述第一导电层上的Ag；以及
第三导电层，形成在所述第二导电层上，所述第三导电层包括第二导电氧化物；
其中，所述第一导电层和所述第三导电层以彼此不同的温度形成。
6.根据权利要求5所述的用于显示装置的布线，其中，所述第三导电层以比所述第一导电层低的温度形成。
7.一种薄膜晶体管阵列面板，包括：
基板；
第一信号线和第二信号线，形成在所述基板上，所述第一信号线和所述第二信号线彼此交叉；
薄膜晶体管，连接至所述第一信号线和所述第二信号线；以及
像素电极，连接至所述薄膜晶体管，
其中，所述第一信号线和所述第二信号线中的至少一条包括具有第一多晶导电氧化物的第一导电层、具有银的第二导电层、以及具有由非晶导电氧化物制成的第二多晶导电氧化物的第三导电层。
8.根据权利要求7所述的薄膜晶体管阵列面板，其中，所述第一多晶导电氧化物是多晶ITO。
9.根据权利要求7所述的薄膜晶体管阵列面板，其中，所述第三导电层通过将非晶导电氧化物结晶而形成。
10.根据权利要求7所述的薄膜晶体管阵列面板，其中，所述第一导电层和所述第三导电层以彼此不同的温度形成。
11.根据权利要求10所述的薄膜晶体管阵列面板，其中，所述第三导电层以比所述第一导电层低的温度形成。
12.根据权利要求7所述的薄膜晶体管阵列面板，其中，所述第二导电层比所述第一导电层和所述第三导电层厚。
13.一种薄膜晶体管阵列面板的制造方法，包括：
在基板上形成第一信号线；
在所述第一信号线上顺序地形成栅极绝缘层和半导体层；
在所述栅极绝缘层和所述半导体层上形成第二信号线；以及
形成连接至所述第二信号线的像素电极，
其中，形成所述第一信号线和形成所述第二信号线的过程中的至少一个包括形成第一导电氧化物层、形成含银的导电层、以及以比所述第一导电氧化物层低的温度形成第二导电氧化物层。
14.根据权利要求13所述的方法，其中，以高于150℃的温度执行所述第一导电氧化物层的形成。
15.根据权利要求13所述的方法，其中，以25℃至150℃的温度执行所述第二导电氧化物层的形成。
16.根据权利要求15所述的方法，其中，以室温执行所述第二导电氧化物层的形成。
17.根据权利要求13所述的方法，其中，在形成所述第二导电氧化物层之后，还包括同时蚀刻所述第一导电氧化物层、所述含银的导电层、以及所述第二导电氧化物层的步骤。
18.根据权利要求17所述的方法，其中，通过湿蚀刻来执行所述蚀刻。
19.根据权利要求13所述的方法，其中，所述第二导电氧化物层的形成包括将所述第二导电氧化物层暴露于从氧气(O2)、氢气(H2)、和水蒸气(H2O)中选择的至少一种。
20.根据权利要求19所述的方法，其中，所述第二导电氧化物层的形成包括将所述第二导电氧化物层暴露于含氮的气体。
CN2006100784334A 2005-05-27 2006-05-26 用于显示装置的布线、薄膜晶体管阵列面板及其制造方法 Active CN1869797B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0044802 2005-05-27
KR1020050044802A KR101152127B1 (ko) 2005-05-27 2005-05-27 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR1020050044802 2005-05-27

Publications (2)

Publication Number Publication Date
CN1869797A true CN1869797A (zh) 2006-11-29
CN1869797B CN1869797B (zh) 2010-09-01

Family

ID=37443493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100784334A Active CN1869797B (zh) 2005-05-27 2006-05-26 用于显示装置的布线、薄膜晶体管阵列面板及其制造方法

Country Status (5)

Country Link
US (1) US20060269786A1 (zh)
JP (1) JP5230909B2 (zh)
KR (1) KR101152127B1 (zh)
CN (1) CN1869797B (zh)
TW (1) TWI406416B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105842941A (zh) * 2015-01-13 2016-08-10 群创光电股份有限公司 显示面板
CN106856199A (zh) * 2015-12-08 2017-06-16 群创光电股份有限公司 显示面板及其制造方法
CN106910779A (zh) * 2017-04-06 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2381743A1 (fr) * 2006-09-07 2011-10-26 Saint-Gobain Glass France Substrat pour dispositif electroluminescent organique, utilisation et procede de fabrication de ce substrat, ainsi que dispositif electroluminescent organique
EP2408269B1 (fr) * 2006-11-17 2017-01-18 Saint-Gobain Glass France Electrode pour dispositif electroluminescent organique ainsi que dispositif electroluminescent organique l'incorporant
FR2913146B1 (fr) * 2007-02-23 2009-05-01 Saint Gobain Electrode discontinue, dispositif electroluminescent organique l'incorporant, et leurs fabrications
FR2924274B1 (fr) 2007-11-22 2012-11-30 Saint Gobain Substrat porteur d'une electrode, dispositif electroluminescent organique l'incorporant, et sa fabrication
FR2925981B1 (fr) * 2007-12-27 2010-02-19 Saint Gobain Substrat porteur d'une electrode, dispositif electroluminescent organique l'incorporant.
FR2936358B1 (fr) 2008-09-24 2011-01-21 Saint Gobain Procede de fabrication d'un masque a ouvertures submillimetriques pour grille electroconductrice submillimetrique, masque a ouverture submillimetriques, grille electroconductrice submillimetrique.
FR2936362B1 (fr) 2008-09-25 2010-09-10 Saint Gobain Procede de fabrication d'une grille submillimetrique electroconductrice revetue d'une grille surgrille, grille submillimetrique electroconductrice revetue d'une surgrille
KR101182403B1 (ko) * 2008-12-22 2012-09-13 한국전자통신연구원 투명 트랜지스터 및 그의 제조 방법
FR2944145B1 (fr) 2009-04-02 2011-08-26 Saint Gobain Procede de fabrication d'une structure a surface texturee pour dispositif a diode electroluminescente organique et structure a surface texturee
FR2955575B1 (fr) 2010-01-22 2012-02-24 Saint Gobain Substrat verrier revetu d'une couche haut indice sous un revetement electrode et dispositif electroluminescent organique comportant un tel substrat.
US20110227467A1 (en) * 2010-03-18 2011-09-22 Foot Traffic Media Group, LLC Media island
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101815256B1 (ko) 2011-06-28 2018-01-08 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20130007053A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP5827088B2 (ja) * 2011-09-27 2015-12-02 セイコーインスツル株式会社 電子部品の端子接続構造、パッケージ、圧電振動子、発振器、電子機器および電波時計
KR102022396B1 (ko) * 2013-02-20 2019-09-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US20170162609A1 (en) * 2015-12-08 2017-06-08 Innolux Corporation Display panel and manufacturing method thereof
KR20190137458A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법
JP2022115708A (ja) * 2021-01-28 2022-08-09 凸版印刷株式会社 表示装置及び波長変換基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281473A (ja) * 1996-04-09 1997-10-31 Matsushita Electric Ind Co Ltd 電極基板の製造方法および電極基板を用いた表示素子
KR100516316B1 (ko) * 1996-05-15 2005-09-23 세이코 엡슨 가부시키가이샤 디바이스 제조 방법 및 전자 디바이스 제조 방법
EP0907304B1 (en) * 1996-05-29 2002-11-06 Idemitsu Kosan Company Limited Organic el device
KR20000041955A (ko) * 1998-12-24 2000-07-15 김영환 박막 트랜지스터 액정표시소자
KR100767354B1 (ko) * 2000-09-04 2007-10-16 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
JP2002038262A (ja) * 2000-07-24 2002-02-06 Toshiba Corp 透明導電性膜の形成方法、アレイ基板および液晶表示装置
KR100720087B1 (ko) * 2000-07-31 2007-05-18 삼성전자주식회사 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
JP2002121435A (ja) * 2000-10-12 2002-04-23 Fuji Xerox Co Ltd インクジェット記録用再充填インク及びその再充填方法
US20040023244A1 (en) * 2001-06-21 2004-02-05 Griffin Jennifer A Receptors
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
US6833322B2 (en) * 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
JP4062171B2 (ja) * 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105842941A (zh) * 2015-01-13 2016-08-10 群创光电股份有限公司 显示面板
CN105842941B (zh) * 2015-01-13 2019-07-05 群创光电股份有限公司 显示面板
CN106856199A (zh) * 2015-12-08 2017-06-16 群创光电股份有限公司 显示面板及其制造方法
CN106856199B (zh) * 2015-12-08 2020-04-24 群创光电股份有限公司 显示面板及其制造方法
CN106910779A (zh) * 2017-04-06 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置

Also Published As

Publication number Publication date
TWI406416B (zh) 2013-08-21
TW200703662A (en) 2007-01-16
JP2006332674A (ja) 2006-12-07
KR20060122382A (ko) 2006-11-30
JP5230909B2 (ja) 2013-07-10
US20060269786A1 (en) 2006-11-30
CN1869797B (zh) 2010-09-01
KR101152127B1 (ko) 2012-06-15

Similar Documents

Publication Publication Date Title
CN1869797B (zh) 用于显示装置的布线、薄膜晶体管阵列面板及其制造方法
CN101552242B (zh) 薄膜晶体管阵列面板及其制造方法
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
CN1913146B (zh) 薄膜导体及其制造方法
US20080050852A1 (en) Manufacturing of flexible display device panel
CN104851918A (zh) 用于显示设备的阵列基板
US7768010B2 (en) Poly crystalline silicon semiconductor device and method of fabricating the same
US20100155721A1 (en) Thin film transistor array substrate and method of fabricating the same
US9337346B2 (en) Array substrate and method of fabricating the same
CN1885511A (zh) 薄膜晶体管基板及其制造方法
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
CN1767175A (zh) 薄膜晶体管阵列面板的制造方法
CN100446260C (zh) Tft阵列面板及其制造方法
US20120015487A1 (en) Thin film transistor array panel and method for manufacturing the same including forming a temperature dependent gate insulating layer
CN1897248A (zh) 形成接触孔的方法和利用该方法制造薄膜晶体管板的方法
US20130306974A1 (en) Manufacturing method of thin film transistor array panel
US20070103614A1 (en) Thin film transistor array panel for liquid crystal display
CN1893096A (zh) 薄膜晶体管阵列面板及其制造方法
US8932917B2 (en) Thin film transistor array panel and method for manufacturing the same
US7582501B2 (en) Thin film transistor panel and manufacturing method thereof
CN101034235A (zh) 显示装置及其制造方法
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR20060042425A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100379566B1 (ko) 액정표시장치 제조방법
KR20080054574A (ko) 액정 표시 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121228

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121228

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.